KR20040084700A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040084700A
KR20040084700A KR1020040019522A KR20040019522A KR20040084700A KR 20040084700 A KR20040084700 A KR 20040084700A KR 1020040019522 A KR1020040019522 A KR 1020040019522A KR 20040019522 A KR20040019522 A KR 20040019522A KR 20040084700 A KR20040084700 A KR 20040084700A
Authority
KR
South Korea
Prior art keywords
insulating film
film layer
forming
cycles
purge time
Prior art date
Application number
KR1020040019522A
Other languages
English (en)
Other versions
KR101139194B1 (ko
Inventor
가와하라다까아끼
도리이가즈요시
Original Assignee
가부시끼가이샤 한도따이 센단 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 센단 테크놀로지스 filed Critical 가부시끼가이샤 한도따이 센단 테크놀로지스
Publication of KR20040084700A publication Critical patent/KR20040084700A/ko
Application granted granted Critical
Publication of KR101139194B1 publication Critical patent/KR101139194B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 과제는 게이트 절연막 중 불순물량을 저감하고 누설 전류를 감소시켜 이동도의 열화를 방지한다.
기판 상에 제1 절연막층을 형성하는 공정과, 제1 절연막층 상에 제2 절연막층을 형성하는 공정과, 제2 절연막층 상에 게이트 전극을 형성하는 공정을 구비하고, 제2 절연막층을 형성하는 공정은 성막 원료를 공급하여 제1 절연막층 상에 흡착시키는 제1 공정과, 흡착하지 않았던 성막 원료를 퍼지하는 제2 공정과, 산화제를 공급하여 흡착하고 있는 성막 원료를 산화하는 제3 공정과, 산화에 기여하지 않았던 산화제를 퍼지하는 제4 공정을 갖고, 제2 절연막층을 형성하는 공정을 복수 사이클 연속하여 반복하고, 최초의 소정 수 사이클의 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 제4 공정에 있어서의 퍼지 시간보다도 길게 한다.

Description

반도체 장치의 제조 방법{MANUFACTURING METHOD FOR SEMICONDUCTOR APPARATUS}
본 발명은, 기판 상에 배치된 절연막층 및 게이트 전극을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로 반도체 장치에 있어서, 게이트 전극과, Si 기판 사이에는 게이트 절연막층이 형성되어 터널 누설 전류를 방지하고 있다. 이 게이트 절연막층은, 일반적으로는 SiO2에 의해 형성된다.
이 게이트 절연막층에 대해, 장래의 CMOS(Complementaly Metal - 0xide Semiconductor) 스케일링에 있어서 예상되는 큰 과제가 있다. 즉, 반도체 칩의 치수가 작아짐에 따라, 채널 영역의 면적도 감소한다. 따라서, 캐패시턴스를 유지하기 위해서는 SiO2막의 치수도 얇게 해야 할 필요가 있다. 그러나, SiO2게이트 절연막층의 막 두께가 2 ㎚ 이하가 되면 터널 누설 전류를 발생해 버린다. 이 터널 누설 전류는 3 pA로 고성능 소자이면 허용할 수 있지만, 1 nA로 오프 전류와 같은 정도가 되어 버려 50 μA로는 허용할 수 있는 값을 넘어 버린다.
한편, ITRS(International Technology Roadmap for Semiconductor) 2001에 따르면, 2006년(70 ㎚ 세대)에는 등가 산화막 층 두께 EOT(Equivalent 0xide Thickness)는 1.5 ㎚ 이하인 것이 요구된다.
따라서, 이 세대 이후가 되면 터널 누설 전류가 허용치를 넘기 때문에, SiO2막을 게이트 절연막층으로서 이용할 수 없다. 이에 대해, 절연체의 정전 용량은유전율에 비례하기 때문에, 게이트 절연막층으로서 금속 산화막층(High - k 재료)을 이용하여 게이트 절연막층의 물리적인 막 두께를 두껍게 하면, 터널 누설 전류를 억제할 수 있다.
단, HFclean을 행함으로써, 표면의 자연 산화막층을 제거한 Si 기판 상에 직접적으로 금속 산화막층을 형성한 경우에는, 그 형성 후에 대기 중에 방치해 두면 Si 기판과 금속 산화막층의 경계에 SiO2막이 성장하고, 그 경계면의 결함 밀도가 많아져 이동도가 저하된다. 이로 인해, 우선 Si 기판 상에 SiO2막을 형성하고, 이 SiO2막 상에 금속 산화막층을 겹쳐서 게이트 절연막층으로 하는 것을 생각할 수 있다.
그러나, SiO2막 상에 금속 산화막층을 형성한 경우, SiO2막과 금속 산화막층과의 경계면 부근 또는 금속 산화막층의 표면에 불순물이 많이 존재한다는 문제가 있다. 이 불순물은 누설 전류를 야기하여 이동도의 열화를 초래한다.
본 발명은, 상술한 바와 같이 과제를 해결하기 위해 이루어진 것으로, 그 목적은 게이트 절연막 중 불순물량을 저감하고, 누설 전류를 감소시켜 이동도의 열화를 방지할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
도1은 본 발명의 반도체 장치의 제조 방법으로 제조되는 반도체 장치를 설명하기 위한 단면 모식도.
도2는 본 발명의 반도체 장치의 제조 방법을 설명하기 위한 흐름도.
도3은 제1 절연막층과 제2 절연막층의 경계면 부근에 대해 불순물을 측정한 결과를 나타내는 도면.
도4는 제조된 반도체 장치에 대해 공급 전압과 누설 전류의 관계를 조사한 실험 결과를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
2 : Si 기판
4 : 게이트 절연막층
6 : 게이트 전극
16 : 제1 절연막층
18 : 제2 절연막층
100 : 반도체 장치
본 발명에 관한 반도체 장치의 제조 방법은, 기판 상에 제1 절연막층을 형성하는 공정과, 제1 절연막층 상에 제2 절연막층을 형성하는 공정과, 제2 절연막층상에 게이트 전극을 형성하는 공정을 구비하고, 제2 절연막층을 형성하는 공정은 성막 원료를 공급하여 제1 절연막층 상에 흡착시키는 제1 공정과, 흡착하지 않았던 성막 원료를 퍼지하는 제2 공정과, 산화제를 공급하여 흡착하고 있는 성막 원료를 산화하는 제3 공정과, 산화에 기여하지 않았던 산화제를 퍼지하는 제4 공정을 갖고, 제2 절연막층을 형성하는 공정을 복수 사이클 연속하여 반복하고, 최초의 소정 수 사이클의 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 제4 공정에 있어서의 퍼지 시간보다도 길게 한다. 본 발명의 그 밖의 특징은 이하에 명백하게 한다.
<제1 실시 형태>
도1은 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 반도체 장치(100)를 설명하기 위한 단면 모식도이다. 도1에 도시한 바와 같이 반도체 장치(100)는 Si 기판(2) 상에 게이트 절연막층(4)이 형성되고, 이 게이트 절연막층(4) 상에 게이트 전극(6)이 형성되고, 게이트 절연막층(4) 및 게이트 전극(6)의 측면에 측벽(8)이 형성되어 있다.
Si 기판(2)의 게이트 절연막층(4)의 양측에는 소스 영역(10) 및 드레인 영역(12)이 형성되어 있다. 또한, 소스 및 드레인 영역(10, 12)의 내측에는 익스텐션(Extension)(14)이 형성되어 있다.
게이트 절연막층(4)은 제1 절연막층(16) 및 제2 절연막층(18)을 갖고 있다. 이 제1 절연막층(16)은 Si 기판(2) 상에 형성된 SiO2막이다. 또한, 제2절연막층(18)은 제1 절연막층(16) 상에 형성되어 있다.
예를 들어, EOT 0.7 ㎚의 제1 절연막층(16)(물리막 두께 0.7 ㎚)과 EOT 0.8 ㎚의 제2 절연막층(18)으로 구성되는 게이트 절연막층(4)[유전율(20)이라 하면 물리막 두께 4.1 ㎚]은 EOT가 1.5 ㎚이며, EOT ≤ 1.5 ㎚를 만족한다. 또한, 제1 절연막층(16) 및 제2 절연막층(18)에서 물리적인 막 두께를 충분하게 확보할 수 있으므로 터널 누설 전류가 억제된다.
도2는 본 발명의 반도체 장치(100)의 제조 방법을 설명하기 위한 흐름도이다. 이하, 도2를 이용하여 반도체 장치(100)의 제조 방법에 대해 설명한다.
우선, Si 기판(2)의 HFclean을 행하여, Si 기판(2)의 표면의 자연 산화막층을 미리 제거한다. 그리고, 이 Si 기판(2) 상에 제1 절연막층(16)을 형성한다(스텝 S1). 여기서는, H2와 N2O를 이용하여, 제1 절연막층(16)으로서 SiO2로 이루어지는 ISSG(In - situ Steam Generation)막을 형성한다.
다음에, ALD(Atomic Layer Deposition ; 원자층 퇴적)법을 이용하여, 이하의 스텝 S2 내지 S5를 연속하여 복수 사이클 반복함으로써 원하는 막 두께의 제2 절연막층(18)을 형성한다. 단, 1 사이클을 10.85초, 성장 속도를 0.52A/사이클, Si 기판(2)을 300 ℃, 챔버 내의 압력을 125 mTorr이라 한다.
우선, 성막 원료인 HfCl4를 1.3초간 공급하고, 이 성막 원료의 일부를 제1 절연막층(16)의 표면[2 사이클째 이후라면 성막 중 제2 절연막층(18)의 표면]에 흡착시켜 단일 원자층을 형성한다(스텝 S2). 다음에, 제1 절연막층(16)[또는 성막중 제2 절연막층(18)]에 흡착하지 않았던 성막 원료를 2초간 퍼지한다(스텝 S3). 그리고, 산화제인 수증기(H2O)를 0.05초간 공급하여 Si 기판(2)의 표면을 수증기에 의해 노출시키고, 제1 절연막층(16) 상에 흡착하고 있는 TMA를 산화한다(스텝 S4).
그리고, 산화에 기여하지 않았던 H2O를 퍼지한다(스텝 S5). 단, 최초의 소정 수 사이클에서는 퍼지 시간을 90초로 하고, 그보다 다음 사이클에서는 퍼지 시간을 7.5초로 한다.
마지막으로, 게이트 전극(6) 등의 형성과 어닐을 행한다(스텝 S6). 구체적으로는 게이트 전극(6)을 형성하고, 그 후 Si 기판(2)에 p형 불순물 또는 n형 불순물을 주입하여 익스텐션 영역(14)을 형성한다. 그리고, 게이트 절연막층(4) 및 게이트 전극(6)의 측벽에, 측벽(8)을 형성한다. 그리고, 측벽(8) 및 게이트 전극(6)을 마스크로 하여 p형 불순물 또는 n형 불순물을 주입하고, 소스 영역(10) 및 드레인 영역(12)을 형성한다. 그 후, 1000 ℃ 정도로 어닐을 행하고, 소스 및 드레인 영역(10, 12)을 활성화한다.
본 제1 실시 형태에 관한 반도체 장치의 제조 방법의 효과를 확인하기 위해, 제1 절연막층과 제2 절연막층의 경계면 부근에 대해 2차 이온 질량 분석(SIMS)으로 불순물을 측정한 결과를 도3에 나타낸다. 도3의 (a) 내지 도3의 (d)는 산화제의 퍼지 시간의 설정이 다르고, 도3의 (a)는 어떤 사이클에서도 7.5초, 도3의 (b)는 어떤 사이클에서도 90초, 도3의 (c)는 최초의 10 사이클에서 90초, 그보다 다음 사이클에서 7.5초, 도3의 (d)는 최초의 20 사이클에서 90초, 그보다 다음 사이클에서7.5초로 한 경우이다.
도3의 (a)인 경우는, 제1 절연막층과 제2 절연막층의 경계면 부근에 6 × 1020atoms/㎤의 염소, 2×1020atoms/㎤의 수소가 검출되었다. 한편, 도3의 (b)의 경우는 2 × 1020atoms/㎤의 염소, 1 × 1020atoms/㎤의 수소가 검출되었다. 따라서, 도3의 (b)와 같이 산화제의 퍼지 시간을 길게 함으로써, 염소 및 수소의 농도를 1/2 내지 1/3로 감소시킬 수 있다.
그러나, 도3의 (b)의 경우는 성막 시간이 지나치게 길어진다는 문제가 있다. 그래서, 최초의 소정 수 사이클의 산화제의 퍼지 시간만 90초로 한다. 이에 의해, 성막 시간을 지나치게 길게 하는 일 없이, 도3의 (c) 및 (d)에 도시한 바와 같이 제1 절연막층과 제2 절연막층의 경계면 부근의 불순물 농도를 충분히 감소시킬 수 있다.
또한, 제조된 반도체 장치에 대해 공급 전압과 누설 전류의 관계를 조사한 실험 결과를 도4에 나타낸다. 이 실험 결과로부터, 종래의 방법으로 제조한 반도체 장치로서는 누설 전류가 큰 것을 알 수 있다. 이는 제1 절연막층과 제2 절연막층의 경계면 부근의 불순물에 의해 결함이 많아지기 때문이다. 한편, 산화제의 퍼지 시간을 길게 하여 제조한 반도체 장치로는 누설 전류가 크게 감소하고, 최초의 10 사이클만 산화제의 퍼지 시간을 길게 하여 제조한 반도체 장치라도 누설 전류가 감소되는 것을 알 수 있다.
이상 설명한 바와 같이, 본 제1 실시 형태에서는 최초의 소정 수 사이클의산화제의 퍼지 시간을 그보다 다음 사이클의 산화제의 퍼지 시간보다도 길게 한다. 이에 의해, 제2 절연막층의 성막에 기여하지 않았던 산화제가 챔버 중에 남은 상태로 성막 원료를 공급하여 제2 절연막층으로 흡착하기 전에 산화제와 반응한 불완전한 성막 원료가 불순물로서 혼입되는 것을 방지하여 게이트 절연막 중 불순물량을 저감하고, 누설 전류를 감소시켜 이동도의 열화를 방지할 수 있다.
또한, 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것이 바람직하다. 상기한 실험 결과로부터, 이 범위의 사이클에서 충분한 효과를 기대할 수 있어 성막 시간을 그다지 길게 하지 않고 완료하기 때문이다.
그리고, 최초의 소정 수 사이클의 상기 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제4 공정에 있어서의 퍼지 시간의 5 내지 15배로 하는 것이 바람직하다.
또한, 제1 절연막층(16)은 EOT 0.7 내지 1.0 ㎚로 할 수 있다. 그래서, 제2 절연막층(18)의 EOT는 0.5 내지 0.8 ㎚인 것이 적합하다. 따라서, 금속 산화물의 비유전율은 약 10 내지 16 이상이 필요하게 된다. 또한, pMOS와 nMOS의 양방에 사용할 수 있게, 전도체대측과 가전자대측의 양방의 배리어 높이가 마찬가지로 큰 것이 구해진다. 그래서, 제2 절연막층(18)으로서 MgO, Sc2O3, Y2O3, La2O3, Pr2O3, Nd2O3, Sm2O3, EuO, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Lu2O3, ZrO2, HfO2, Al2O3또는 이들 재료의 혼정(混晶)이 이용된다.
특히, 제2 절연막층(18)으로서 HfO2, HfAlOx 혹은 HfSiOx 또는 이들의 질화물 중 어느 하나를 이용하는 것이 바람직하다. 단, HfO2는 폴리실리콘의 게이트 전극을 이용한 경우에 활성화에 필요하게 되는 어닐에 의해 결정화하여 누설 전류가 증대되기 때문에, 활성화 어닐이 불필요한 금속의 게이트 전극을 이용한 경우에 한해서 제2 절연막층(18)으로서 이용할 수 있다.
또, 게이트 절연막의 합계의 EOT는 1.2 ㎚ 내지 1.6 ㎚가 필요하게 되므로, 제1 절연막층(16)의 EOT를 0.7 ㎚라고 하면, 제2 절연막층(18)의 EOT는 0.5 내지 0.9 ㎚ 필요하다. 따라서, 비유전율을 15라고 하면 제2 절연막층(18)의 물리막 두께는 약 2 내지 3.6 ㎚ 필요하다. 또한, 성장 속도를 0.52 Å/사이클이라고 하면, 제2 절연막층(18)은 최초의 소정 수 사이클에서 0.5 내지 1 ㎚ 형성되고, 그보다 다음 사이클에서 1 내지 3.1 ㎚ 형성되게 된다.
또한, 상기한 예에서는 제1 절연막층(16)으로서 ISSG막을 이용하였다. ISSG막은 막 밀도가 높기 때문이다. 그러나, 이에 한정되지 않고, 제1 절연막층(16)으로서 H2와 O2를 이용하여 형성한 ISSG막, 습윤 산화에 의한 Chemical Oxide막, 또는 램프 어닐 처리에 의한 RTO(rapid thermal oxide)막 등을 이용해도 좋다.
또한, 상기한 예에서는 제2 절연막층(18)을 형성할 때 ALD법을 이용하였다. 이는 ALD법에 따르면, 화학 흡착의 이점을 살림으로써 두께 및 조성이 매우 균질된 막을 성장시킬 수 있기 때문이다. 그러나, 이에 한정되지 않고, 제2 절연막층(18)을 형성할 때에 CVD(Chemical Vapor Deposition)법이나 스패터링법 등을 이용해도 좋다.
또한, 제2 절연막층(18)으로서 Al2O3막을 형성해도 된다. 이 경우, 성막 원료로서 TMA(trimethylaluminum : Al(CH3)3) 또는 tris(1 - methoxy - 2 - methyl - 2 - propoxy) aluminum[Al(MMP)3: Al(OC(CH3)2CH2OCH3)3]을 이용한다.
또한, 제2 절연막층(18)으로서 HfO2막을 형성하는 경우의 성막 원료로서,
hafnium tetrachloride[HfO4],
tetrakis(1 - methoxy - 2 - methyl - 2 - propoxy) hafnium[Hf(MMP)4: Hf(OC(CH3)2CH2OCH3)4]
tetra tert - butoxy hafnium[Hf(O - t - Bu)4: Hf(OC(CH3)3)4],
tetrakis - dimethylamino - hafnium[TDMAHf : Hf(N(CH3)2)4],
tetrakis - diethylamino - hafnium[TDEAHf : Hf(N(C2H5)2)4],
tetrakis - methylethylamino - hafnium[TEMAHf : Hf(N(CH3)(C2H5))4],
hafnium nitrate[Hf(NO3)4],
tetrakis - dipivaloylmethanato - hafnium[Hf(DPM)4: Hf(C11H19O2)4]
중 어느 하나를 이용해도 좋다.
또한, 제2 절연막층(18)으로서 ZrO2막을 형성해도 된다. 이 경우의 성막 원료는,
zirconium tetrachloride[ZrCl4],
tetrakis(1 - methoxy - 2 - methyl - 2 - propoxy)zirconium[Zr(MMP)4: Zr(OC(CH3)2CH2OCH3)4]
tetra tert - butoxy zirconium[Zr(O - t - Bu)4: Zr(OC(CH3)3)4],
tetrakis - dimethylamino - zirconium[TDMAZ : Zr(N(CH3)2)4],
tetrakis - diethylamino - zirconium[TDEAZ : Zr(N(C2H5)2)4],
tetrakis - methylethylamino - zirconium[TEMAZ : Zr(N(CH3)(C2H5))4],
zirconium nitrate[Zr(NO3)4],
tetrakis - dipivaloylmethanato - zirconium[Zr(DPM)4: Zr(C11H19O2)4]
중 어느 하나를 이용해도 좋다.
또한, TMA, H2O와 염화하프늄, H2O를 교대로 공급하여 제2 절연막층(18)으로서 Al2O3막과 HfO2막의 혼정막을 형성해도 된다. 이 경우, 두개의 성막 원료의 공급 사이클 수 및 각각의 사이클 수비를 변화시킴으로써, 막 두께 및 혼합비를 제어할 수 있다.
또한, 제1 실시 형태에 있어서는 산화제로서 수증기(H2O)를 이용하였다. 그러나, 이에 한정되지 않고, O2, O3, 플라즈마 또는 레이저에 의해 여기된 활성 산소라도 좋다.
<제2 실시 형태>
제1 실시 형태에서는 최초의 소정 수 사이클의 산화제의 퍼지 시간을 그보다 다음 사이클의 산화제의 퍼지 시간보다도 길게 하였지만, 본 제2 실시 형태에서는 그 대신에 최초의 소정 수 사이클의 성막 원료의 퍼지 시간을 그보다 다음 사이클의 성막 원료의 퍼지 시간보다도 길게 한다. 이에 의해, 흡착하지 않았던 성막 원료가 남은 상태로 산화제를 공급하여 산화제와 반응할 수 없는 성막 원료가 불순물로서 혼입되는 것을 방지하여 게이트 절연막 중 불순물량을 저감하고, 누설 전류를 감소시켜 이동도의 열화를 방지할 수 있다.
구체적인 실험에 따르면, 종래와 같이 제1 절연막층 상에 ALD법에 의해 성막 원료 HfCl4의 퍼지 시간 2초, 산화제 H2O의 퍼지 시간 7.5초로 제2 절연막층을 형성한 경우에는 제1 절연막층과 제2 절연막층의 경계면 부근에 5 × 1020atoms/㎤의 수소, 2 × 1020atoms/㎤의 염소가 불순물로서 포함되어 있었다. 이에 반해, 제2 실시 형태의 반도체 장치의 제조 방법을 이용하여, 제2 절연막층(18)의 형성 공정에 있어서 최초의 10 사이클의 성막 원료 HfCl4의 퍼지 시간 30초, 산화제 H2O의 퍼지 시간 90초, 그 이후의 성막 원료 HfCl4의 퍼지 시간 2초, 산화제 H2O의 퍼지 시간 7.5초로 한 경우에는, 제1 절연막층과 제2 절연막층의 경계면 부근에서, ~ 2 × 1020atoms/㎤의 수소, ~ g × 1020atoms/㎤의 염소가 불순물로서 포함되어 있었다.따라서, 제2 실시 형태의 반도체 장치의 제조 방법으로, 종래의 것에 비해 게이트 절연막 중 불순물량을 감소할 수 있는 것이 실험에 의해 확인할 수 있었다.
여기서, 최초의 소정 수 사이클의 상기 제2 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제2 공정에 있어서의 퍼지 시간의 5 내지 10배로 하는 것이 바람직하다. 또한, 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것이 바람직하다. 그리고, 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것이 바람직하다.
<제3 실시 형태>
제1 실시 형태에서는, 최초의 소정 수 사이클의 산화제의 퍼지 시간을 그보다 다음 사이클의 산화제의 퍼지 시간보다도 길게 하였지만, 본 제3 실시 형태에서는 또한 최초의 소정 수 사이클의 성막 원료의 퍼지 시간을 그보다 다음 사이클의 성막 원료의 퍼지 시간보다도 길게 한다. 이에 의해, 또한 게이트 절연막 중 불순물량을 저감하고, 누설 전류를 감소시켜 이동도의 열화를 방지할 수 있다.
여기서, 최초의 소정 수 사이클의 상기 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제4 공정에 있어서의 퍼지 시간의 5 내지 15배로 하고, 최초의 소정 수 사이클의 상기 제2 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제2 공정에 있어서의 퍼지 시간의 5 내지 10배로 하는 것이 바람직하다. 또한, 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것이 바람직하다. 그리고, 최초의 소정 수 사이클은 최초의10 내지 20 사이클인 것이 바람직하다.
<제4 실시 형태>
제1 실시 형태에서는, 최초의 소정 수 사이클의 산화제의 퍼지 시간을 그보다 다음 사이클의 산화제의 퍼지 시간보다도 길게 하였지만, 본 제4 실시 형태에서는 그 대신에 최초의 소정 수 사이클의 스텝 S4에 있어서의 산화제의 공급량을 그보다 다음 사이클의 스텝 S4에 있어서의 산화제의 공급량보다 많게 한다. 이에 의해, 제1 절연막층(16)[또는 성막 중 제2 절연막층(18)]에 부착한 성막 원료를 확실하게 산화시켜, 산화제와 반응할 수 없는 성막 원료가 불순물로서 혼입되는 것을 방지하므로 게이트 절연막 중 불순물량을 저감하고, 누설 전류를 감소시켜 이동도의 열화를 방지할 수 있다.
여기서, 최초의 소정 수 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급량을 그보다 다음 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급량의 2 내지 3배로 하는 것이 바람직하다. 또한, 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것이 바람직하다. 그리고, 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것이 바람직하다.
<제5 실시 형태>
제1 실시 형태에서는, 최초의 소정 수 사이클의 산화제의 퍼지 시간을 그보다 다음 사이클의 산화제의 퍼지 시간보다도 길게 하였지만, 본 제5 실시 형태에서는 그 대신에 스텝 S4에 있어서의 산화제의 공급을 복수회로 나누어 행하고, 최초의 소정 수 사이클의 스텝 S4에 있어서의 산화제의 공급량을 그보다 다음 사이클의 스텝 S4에 있어서의 산화제의 공급량보다 많게 한다. 이에 의해, 제1 절연막층(16)[또는 성막 중 제2 절연막층(18)]에 부착한 성막 원료를 확실하게 산화시켜, 산화제와 반응할 수 없는 성막 원료가 불순물로서 혼입하는 것을 방지하므로 게이트 절연막 중 불순물량을 저감하고, 누설 전류를 감소시켜 이동도의 열화를 방지할 수 있다.
여기서, 최초의 소정 수 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급 횟수를 그보다 다음 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급 횟수의 2 내지 3배로 하는 것이 바람직하다. 또한, 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것이 바람직하다. 그리고, 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것이 바람직하다.
본 발명은 이상 설명한 바와 같이, 게이트 절연막 중 불순물량을 저감하고, 누설 전류를 감소시켜 이동도의 열화를 방지하는 것이 가능하다.

Claims (20)

  1. 기판 상에 제1 절연막층을 형성하는 공정과,
    상기 제1 절연막층 상에 제2 절연막층을 형성하는 공정과,
    상기 제2 절연막층 상에 게이트 전극을 형성하는 공정을 구비하고,
    상기 제2 절연막층을 형성하는 공정은 성막 원료를 공급하여 상기 제1 절연막층 상에 흡착시키는 제1 공정과, 흡착하지 않았던 상기 성막 원료를 퍼지하는 제2 공정과, 산화제를 공급하여 흡착하고 있는 상기 성막 원료를 산화하는 제3 공정과, 산화에 기여하지 않았던 상기 산화제를 퍼지하는 제4 공정을 갖고,
    상기 제2 절연막층을 형성하는 공정을 복수 사이클 연속하여 반복하고,
    최초의 소정 수 사이클의 상기 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제4 공정에 있어서의 퍼지 시간보다도 길게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서 상기 최초의 소정 수 사이클의 상기 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제4 공정에 있어서의 퍼지 시간의 5 내지 15배로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 기판 상에 제1 절연막층을 형성하는 공정과,
    상기 제1 절연막층 상에 제2 절연막층을 형성하는 공정과,
    상기 제2 절연막층 상에 게이트 전극을 형성하는 공정을 구비하고,
    상기 제2 절연막층을 형성하는 공정은 성막 원료를 공급하여 상기 제1 절연막층 상에 흡착시키는 제1 공정과, 흡착하지 않았던 상기 성막 원료를 퍼지하는 제2 공정과, 산화제를 공급하여 흡착하고 있는 상기 성막 원료를 산화하는 제3 공정과, 산화에 기여하지 않았던 상기 산화제를 퍼지하는 제4 공정을 갖고,
    상기 제2 절연막층을 형성하는 공정을 복수 사이클 연속하여 반복하고,
    최초의 소정 수 사이클의 상기 제2 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제2 공정에 있어서의 퍼지 시간보다도 길게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 최초의 소정 수 사이클의 상기 제2 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제2 공정에 있어서의 퍼지 시간의 5 내지 10배로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제5항에 있어서, 상기 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서, 상기 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 기판 상에 제1 절연막층을 형성하는 공정과,
    상기 제1 절연막층 상에 제2 절연막층을 형성하는 공정과,
    상기 제2 절연막층 상에 게이트 전극을 형성하는 공정을 구비하고,
    상기 제2 절연막층을 형성하는 공정은 성막 원료를 공급하여 상기 제1 절연막층 상에 흡착시키는 제1 공정과, 흡착하지 않았던 상기 성막 원료를 퍼지하는 제2 공정과, 산화제를 공급하여 흡착하고 있는 상기 성막 원료를 산화하는 제3 공정과, 산화에 기여하지 않았던 상기 산화제를 퍼지하는 제4 공정을 갖고,
    상기 제2 절연막층을 형성하는 공정을 복수 사이클 연속하여 반복하고,
    상기 최초의 소정 수 사이클의 상기 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제4 공정에 있어서의 퍼지 시간보다도 길게 하고,
    최초의 소정 수 사이클의 상기 제2 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제2 공정에 있어서의 퍼지 시간보다도 길게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 최초의 소정 수 사이클의 상기 제4 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제4 공정에 있어서의 퍼지 시간의 5 내지 15배로 하고,
    상기 최초의 소정 수 사이클의 상기 제2 공정에 있어서의 퍼지 시간을 그보다 다음 사이클의 상기 제2 공정에 있어서의 퍼지 시간의 5 내지 15배로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항에 있어서, 상기 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제9항에 있어서, 상기 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 기판 상에 제1 절연막층을 형성하는 공정과,
    상기 제1 절연막층 상에 제2 절연막층을 형성하는 공정과,
    상기 제2 절연막층 상에 게이트 전극을 형성하는 공정을 구비하고,
    상기 제2 절연막층을 형성하는 공정은 성막 원료를 공급하여 상기 제1 절연막층 상에 흡착시키는 제1 공정과, 흡착하지 않았던 상기 성막 원료를 퍼지하는 제2 공정과, 산화제를 공급하여 흡착하고 있는 상기 성막 원료를 산화하는 제3 공정과, 산화에 기여하지 않았던 상기 산화제를 퍼지하는 제4 공정을 갖고,
    상기 제2 절연막층을 형성하는 공정을 복수 사이클 연속하여 반복하고,
    최초의 소정 수 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급량을 그보다 다음 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급량보다도 많게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서, 최초의 소정 수 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급량을 그보다 다음 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급량의 2 내지 3배로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제13항에 있어서, 상기 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제13항에 있어서, 상기 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 기판 상에 제1 절연막층을 형성하는 공정과,
    상기 제1 절연막층 상에 제2 절연막층을 형성하는 공정과,
    상기 제2 절연막층 상에 게이트 전극을 형성하는 공정을 구비하고,
    상기 제2 절연막층을 형성하는 공정은 성막 원료를 공급하여 상기 제1 절연막층 상에 흡착시키는 제1 공정과, 흡착하지 않았던 상기 성막 원료를 퍼지하는 제2 공정과, 산화제를 공급하여 흡착하고 있는 상기 성막 원료를 산화하는 제3 공정과, 산화에 기여하지 않았던 상기 산화제를 퍼지하는 제4 공정을 갖고,
    상기 제2 절연막층을 형성하는 공정을 복수 사이클 연속하여 반복하고,
    상기 제3 공정에 있어서, 상기 산화제의 공급을 복수회로 나누어 행하고,
    최초의 소정 수 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급 횟수를 그보다 다음 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급 횟수보다도 많게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 최초의 소정 수 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급 횟수를 그보다 다음 사이클의 상기 제3 공정에 있어서의 상기 산화제의 공급 횟수의 2 내지 3배로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제17항에 있어서, 상기 제2 절연막층(18)으로서 HfO2, HfAlOX혹은 HfSiOX또는 이들의 질화물 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제17항에 있어서, 상기 최초의 소정 수 사이클은 최초의 10 내지 20 사이클인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040019522A 2003-03-24 2004-03-23 반도체 장치의 제조 방법 KR101139194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00080007 2003-03-24
JP2003080007A JP3920235B2 (ja) 2003-03-24 2003-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20040084700A true KR20040084700A (ko) 2004-10-06
KR101139194B1 KR101139194B1 (ko) 2012-04-26

Family

ID=32984916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019522A KR101139194B1 (ko) 2003-03-24 2004-03-23 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US7087495B2 (ko)
JP (1) JP3920235B2 (ko)
KR (1) KR101139194B1 (ko)
TW (1) TWI242229B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647484B1 (ko) * 2004-11-23 2006-11-23 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
US7279392B2 (en) 2003-08-04 2007-10-09 Samsung Electronics Co., Ltd. Thin film structure, capacitor, and methods for forming the same
US7425493B2 (en) 2002-08-17 2008-09-16 Samsung Electronics Co., Ltd. Methods of forming dielectric structures and capacitors

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040168627A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of oxide film
JP4907839B2 (ja) * 2003-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005322668A (ja) * 2004-05-06 2005-11-17 Renesas Technology Corp 成膜装置および成膜方法
US7242055B2 (en) * 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
US8012442B2 (en) * 2006-03-31 2011-09-06 Tokyo Electron Limited Method of forming mixed rare earth nitride and aluminum nitride films by atomic layer deposition
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US8097300B2 (en) * 2006-03-31 2012-01-17 Tokyo Electron Limited Method of forming mixed rare earth oxynitride and aluminum oxynitride films by atomic layer deposition
US7816737B2 (en) * 2006-03-31 2010-10-19 Tokyo Electron Limited Semiconductor device with gate dielectric containing mixed rare earth elements
US7759746B2 (en) * 2006-03-31 2010-07-20 Tokyo Electron Limited Semiconductor device with gate dielectric containing aluminum and mixed rare earth elements
KR100716654B1 (ko) 2006-04-04 2007-05-09 주식회사 하이닉스반도체 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7727908B2 (en) 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7767262B2 (en) * 2006-09-29 2010-08-03 Tokyo Electron Limited Nitrogen profile engineering in nitrided high dielectric constant films
FR2915623B1 (fr) * 2007-04-27 2009-09-18 St Microelectronics Crolles 2 Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium.
EP2040300B1 (en) * 2007-09-20 2016-07-06 Imec MOSFET devices and method to fabricate them
JP2009277899A (ja) * 2008-05-15 2009-11-26 Hitachi Kokusai Electric Inc 基板処理方法
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
JP5208294B2 (ja) * 2012-04-23 2013-06-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
CN104395992A (zh) * 2012-07-13 2015-03-04 株式会社村田制作所 晶体管以及晶体管的制造方法
JP6160500B2 (ja) * 2014-02-07 2017-07-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301852B1 (ko) * 1994-03-30 2001-11-30 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100343144B1 (ko) * 1999-10-06 2002-07-05 윤종용 원자층 증착법을 이용한 박막 형성 방법
JP2001237163A (ja) * 2000-02-23 2001-08-31 Canon Inc 光学装置、不活性ガスの制御方法、密閉空間の雰囲気制御装置およびデバイス製造方法
US6348373B1 (en) 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
JP2002134739A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4427254B2 (ja) * 2001-03-20 2010-03-03 マットソン テクノロジイ インコーポレイテッド 誘電体皮膜を堆積するための方法
JP2003007625A (ja) * 2001-06-26 2003-01-10 Hitachi Kokusai Electric Inc 基板処理装置
JP4168775B2 (ja) * 2003-02-12 2008-10-22 株式会社デンソー 薄膜の製造方法
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425493B2 (en) 2002-08-17 2008-09-16 Samsung Electronics Co., Ltd. Methods of forming dielectric structures and capacitors
US7279392B2 (en) 2003-08-04 2007-10-09 Samsung Electronics Co., Ltd. Thin film structure, capacitor, and methods for forming the same
KR100647484B1 (ko) * 2004-11-23 2006-11-23 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
US7566608B2 (en) 2004-11-23 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming thin layers including zirconium hafnium oxide and methods of forming gate structures, capacitors, and flash memory devices using the same

Also Published As

Publication number Publication date
JP2004288923A (ja) 2004-10-14
US7087495B2 (en) 2006-08-08
TW200423202A (en) 2004-11-01
US20040191997A1 (en) 2004-09-30
TWI242229B (en) 2005-10-21
KR101139194B1 (ko) 2012-04-26
JP3920235B2 (ja) 2007-05-30

Similar Documents

Publication Publication Date Title
KR101139194B1 (ko) 반도체 장치의 제조 방법
US7521331B2 (en) High dielectric film and related method of manufacture
US7393736B2 (en) Atomic layer deposition of Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
US8102013B2 (en) Lanthanide doped TiOx films
US7510983B2 (en) Iridium/zirconium oxide structure
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US7727911B2 (en) Method for forming a gate insulating film
US20080217676A1 (en) Zirconium silicon oxide films
US20050282400A1 (en) Method of forming a dielectric film
JP4887604B2 (ja) 半導体装置の製造方法
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
KR20050063411A (ko) 고유전 합금으로 이루어지는 게이트 유전막을 구비하는반도체 소자 및 그 제조 방법
JP2005064317A (ja) 半導体装置
KR100685748B1 (ko) 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
US20130316546A1 (en) Methods of atomic layer deposition of hafnium oxide as gate dielectrics
US7351626B2 (en) Method for controlling defects in gate dielectrics
TWI568877B (zh) 周期式薄膜沉積方法、半導體製造方法及半導體裝置
KR100790567B1 (ko) 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법
US20050189598A1 (en) Logic embedded-memory integrated circuits
JP2006121090A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee