CN1292571A

CN1292571A - 具有电容器保护层的半导体存储器件及其制备方法

Info

Publication number: CN1292571A
Application number: CN00131892.6A
Authority: CN
Inventors: 李容卓; 赵学柱; 金荣宽
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-09-10
Filing date: 2000-09-10
Publication date: 2001-04-25
Anticipated expiration: 2020-09-10
Also published as: GB0022092D0; GB2358287B; JP3950290B2; CN1173406C; GB2358287A; JP2001111007A

Abstract

具有电容器保护层的半导体存储器件以及制备半导体存储器件的方法。半导体存储器件的电容器被具有多层结构的密封层覆盖。密封层包括由不同材料组成的阻隔层和电容器保护层。阻隔层由能防止电容器介质层挥发和/或能防止位于阻隔层之下的材料层与电容器保护层之间反应的材料组成。电容器保护层由能防止氢扩散到电容器介质层中的材料层组成。此外,半导体存储器件可具有在电容器与钝化层之间的作为另一电容器保护层的氢阻挡层。

Description

具有电容器保护层的半导体存储器件及其制备方法

本发明涉及半导体存储器件及其制备方法，尤其是涉及具有电容器保护层的半导体存储器件及其制备方法。

近年来，在制备半导体存储器件领域中，利用铁电材料形成电容器介质层的方法已引起极大关注。这是因为在非易失性半导体装置中，铁电材料的剩余极化强度(P_r)适应于二进制存储器的概念，二进制存储器形成已广泛应用的数字存储器装置的基础。目前，得到使用的两种主要铁电材料：PZT(Pb(Zr、Ti)O₃和SBT(SrBi₂Ta₂O₉)。

然而，在利用铁电材料形成半导体存储器件的电容器介质层中，严重问题在于形成电容器之后完成的半导体存储器件的集成步骤期间，铁电材料的铁电性能退化。具体而言，形成电容器之后，接之以层间介质(ILD)步骤、金属间介质(IMD)步骤、钝化步骤等。在这些步骤期间，衍生出杂质尤其是氢离子。在形成步骤期间，衍生的氢离子夹杂进入ILD层、IMD层或钝化层之后，可直接扩散到电容器，或可逐渐扩散到电容器。结果，剩余极化强度(P_r)(用作电容器介质层的铁电材料的铁电性能的一种)下降到临界水平，从而电容器不正常。

例如，当ILD步骤期间暴露形成在半导体上的铁电电容器以便形成其上的氧化硅层的ILD膜时，电容器介质层恶化。即在使用等离子体增强化学汽相沉积(PECVD)形成具有氧化硅层的ILD步骤中，硅烷(SiH₄)和氧气(O₂)用作反应气体，衍生出作为副产物的氢离子。衍生的氢离子直接扩散到铁电电容器的介质层或夹杂到ILD步骤形成的ILD膜，从而恶化了电容器介质层。结果，电容器介质层的P_r值下降到临界水平，导致电容器介质层的铁电性能的退化。在半导体存储器件的集成步骤中的电容器介质层的恶化并不只限定于ILD步骤，在形成IMD膜的IMD步骤及其形成钝化层的钝化步骤中也发生。

为解决该问题，传统半导体存储器件的制备技术采用单绝缘层密封电容器的方法。例如，U．S．专利No．5822175公开了用氧化硅层、掺杂氧化硅层或氮化硅层密封电容器的方法，以便通过氢扩散防止电容器介质层的恶化。

同时，在形成电容器中，半导体基底上形成电容器介质层之后，氧气气氛下600-800℃的温度下加热以晶化，从而可提高其绝缘性能。此外，形成电容器之后，氧气气氛下450-600℃的温度下进行热处理，修复在形成电容器期间进行的干蚀刻步骤引起的损伤，并稳定所得的电容器。

然而，在热处理期间，氧扩散到接触栓塞，接触栓塞电连接掺杂区例如源区和电容器，从而提高接触电阻。例如，在接触栓塞由掺杂多晶硅形成的情况下，扩散到接触栓塞的氧与多晶硅反应，从而在接触栓塞与电容器之间的界面上形成氧化硅层。结果，接触电阻升高到降低半导体存储器件的运行速度的程度。

为解决上述问题，本发明的目的是提供具有电容器保护层和用于形成低电阻接触的材料层的半导体存储器件，电容器保护层可通过杂质的扩散防止电容器介质层的恶化。

本发明的另一目的是提供制备半导体存储器件的方法，它确保形成电容器之后进行的半导体装置集成的电容器保护。

为实现本发明的第一目的，按照本发明的半导体存储器件的一个实施例包括具有下电极、上电极以及位于下和上电极之间的电容器介质层的电容器。还提供具有多层结构的密封层。密封层可覆盖电容器的整个表面，并包括至少两个由不同绝缘材料形成的材料层。介质层也形成在密封层上，而金属接触经密封层和介质层形成以便接触上电极。

优选密封层包括至少阻隔层和电容器保护层，阻隔层位于电容器保护层之下，而阻隔层和电容器保护层由不同材料层形成。如果密封层具有双层结构，除在其上形成金属接触的上电极部分之外，阻隔层可以是覆盖电容器整个表面的介质层，而电容器保护层可以是覆盖阻隔层整个表面的介质层。优选阻隔层由能防止形成在阻隔层之下的材料层和电容器保护层之间的反应的材料层形成，特别优选阻隔层由TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。

优选电容器保护层由能防止陷入介质层的氢扩散到电容器介质层的材料组成，介质层形成在电容器保护层上，特别优选电容器保护层由Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。优选电容器保护层的材料层不同于阻隔层的材料层。

半导体存储器件还包括金属接触之上的钝化层和介质层。此外，氢阻挡层可选择性位于金属接触与钝化层之间，阻碍氢(夹杂在钝化层138中)扩散到电容器介质层。优选氢阻挡层由Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。

按照本发明的半导体存储器件还包括电容器的下层间介质膜和经层间介质膜形成的导电栓塞。导电栓塞与电容器下电极和硅化钴层组成的层间电连接，硅化钴层在电容器下电极和导电栓塞之间延伸。

按照本发明的半导体存储器件还包括电容器之下的层间介质膜和经层间介质膜形成的导电栓塞。导电栓塞可与电容器下电极电连接。导电栓塞可只由硅化钴层形成或作为导电层和硅化钴层的双层。

按照本发明的半导体存储器件的另一实施例包括具有下电极、上电极以及位于下电极和上电极之间的电容器介质层的电容器。还提供密封层以覆盖电容器的整个表面。密封层可具有至少包括由不同绝缘材料组成的阻隔层和电容器保护层的多层结构，其中阻隔层形成在电容器保护层之下。

按照本发明的半导体存储器件的再一实施例包括具有下电极、上电极以及位于下电极和上电极之间的电容器介质层的电容器。介质层形成在电容器之上。金属接触经介质层形成以便与上电极接触，而钝化层形成金属接触之上。在该实施例中，氢阻挡层位于金属接触与钝化层之间。

为实现本发明的第二目的，制备半导体存储器件的方法的一个实施例包括形成具有下电极、上电极以及位于下电极和上电极之间的电容器介质层的电容器的步骤。还形成具有多层结构的密封层，从而覆盖电容器的整个表面。

具有多层结构的密封层可包括由不同材料组成的阻隔层和电容器保护层。阻隔层可形成在电容器保护层之下。对于双层密封层，阻隔层覆盖电容器的整个表面，而电容器覆盖阻隔层。

在按照本发明的半导体存储器件制备方法中，形成阻隔层之后，可在约400-600℃的温度下氧气气氛中进行热处理过程。阻隔层可由能防止下层与电容器保护层之间的反应、和／或能防止电容器介质材料挥发的材料组成。优选阻隔层可由TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。

电容器保护层可由能阻挡氢扩散到介质层的材料层组成。优选电容器保护层可由TiO₂层、Ta₂O₅层、Al₂O₃层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。在此，电容器保护层由与用于形成阻隔层的材料的不同材料组成。

在按照本发明的半导体存储器件制备方法中，形成密封层之后，可进行在密封层上形成介质层、经介质层形成金属接触以便与上电极接触以及在具有金属接触的半导体基底之上形成钝化层的步骤。

在形成钝化层之前，氢阻挡层可形成在半导体基底的整个表面之上。优选氢阻挡层可由Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。优选通过原子层沉积(ALD)工艺形成氢阻挡层。

在按照本发明的半导体存储器件制备方法的另一实施例中，包括在半导体基底上形成预定半导体集成电路器件以及在具有半导体集成电路器件的半导体基底之上形成钝化层的步骤。氢阻挡层也可在形成钝化层之前形成在半导体基底的整个表面之上。

参考附图，通过详细描述优选实施例，可更清楚本发明的上述目的和优点。

图1A是说明按照本发明的半导体存储器件的第一实施例的剖面图；

图1B是说明按照本发明的半导体存储器件的第二实施例的剖面图；

图2A-2E是部分说明5个示意结构的平面图，每个具有导电栓塞、层间层和电容器，并可作为部件包括在按照本发明的半导体存储器件中；

图3A-3J是说明按照本发明的制备半导体存储器件方法的第一实施例的平面图；

图4A和4B是说明按照本发明的制备半导体存储器件方法的第二实施例的平面图；

图5是说明按照本发明的制备半导体存储器件方法的第六实施例的平面图；

图6和7是相对通过按照本发明的方法制备的样品C1，分别表示电容器的电容器介质层的滞后回路和电容器的泄漏电流性能的图；

图8和9是对于按照本发明的方法制备的样品C1以及由不同方法制备样品C2和C3，表示滞后回路和阻隔层接触电阻的曲线图。

参考附图详细描述本发明，其中表示本发明的优选实施例，涉及具有用多层密封电容器的半导体存储器件及其制备方法。然而，本发明可以以不同形式体现并且不限定此处列出实施例来构成；而且，提供这些实施例使得该公开彻底并完全，将本发明的理念表达给本领域的技术人员。图中，为阐明起见，夸大了层和区域的厚度。也应理解，当提到“一层在另一层或基底上”时，这表明，该一层可直接在另一层或基底上，或也存在中间层。在本发明的实施例中，参考图1-图5所述，半导体存储器件的电容器以位线结构上的电容器(COB)形成。然而，本发明也可应用于电容器以位线结构下的电容器(CUB)形成的情况。

图1A是说明按照本发明的第一实施例的半导体存储器件结构的剖面图。参考图1A，通过硅局部氧化(LOCOS)工艺，隔离层101形成在半导体基底上，确定有源区，而场效应晶体管(FET)T形成在有源区上。确定有源区的隔离层101可通过沟槽隔离技术形成。场效应晶体管T包括栅极102、源区104和漏区106。由氧化物组成的栅氧化物层108位于栅极102与半导体基底100之间。同时，侧壁间隔110由栅极102的侧壁上的氮化物层形成。

具有隔离层101和场效应晶体管T的半导体基底100的整个表面被第一层间介质(ILD)膜112所覆盖，而第二ILD膜114再次在第一ILD膜112上沉积。第一和第二ILD膜112和114可以是硼硅酸盐玻璃(BSG)层、磷硅酸盐玻璃(PSG)层、硼磷硅酸盐玻璃(BPSG)层、四乙氧基原硅烷玻璃(TEOS)、未掺杂硅酸盐玻璃(USG)层、臭氧(O₃)-TEOS层、等离子体增强(PE)-TEOS层或这些层的复合层。此外，在第一ILD膜112中形成着陆栓塞116，而在第二ILD膜114中形成位线接触垫118。而且，导电栓塞120经第一和第二ILD膜112和114形成。尽管未示出，位线接触垫118与位线(未示出)电连接，而着陆栓塞116电连接半导体基底100的掺杂区例如漏区106以及位线接触垫118。导电栓塞120与形成在第二ILD膜114上的电容器C以及半导体基底100的掺杂区例如源区104连接。半导体存储器件的电容器C包括下电极122、电容器介质层124和上电极126，中层间128位于电容器C与第二ILD膜114之间。

图1A中，示意性说明导电栓塞120、界面层128和电容器C，因为导电栓塞120、中层间128和电容器C的特定结构可分别在按照本发明的半导体存储器件中改变。下面参考图2A和2E，描述界面层128和电容器C的各种结构。

用于保护电容器C的具有多层结构的密封层EL形成在电容器C的整个表面(除上电极126的部分表面之外)和第二ILD膜114的表面上。同时，第三ILD膜134形成在密封层EL上，而上电极金属接触136形成在未被密封层EL覆盖的上电极126的部分表面上。第三ILD膜134可以是BSG层、PSG层、BPSG层、TEOS层、USG层、O₃-TEOS层、PE-TEOS层或这些层的复合层。

期望多层密封层EL在保护电容器的同时，完成如下功能。首先，密封层EL必须能防止电容器介质层124的挥发。例如，当电容器介质层124由铁电层例如PZT、BST或PLZT层组成时，重要的是防止氧原子从电容器介质层124中除去。这是因为电容器介质层124的挥发可使电容器C的性能恶化，从而可退化通过聚积电荷而储存信息的内在功能。其次，密封层EL应能阻挡氢扩散到电容器介质层124，氢夹杂在电容器C附近形成的材料层中例如第三ILD膜134。

优选密封层EL包括至少不同绝缘材料组成的阻隔层和电容器保护层。电容器保护层起防止氢扩散到电容器介质层124中的作用。形成在电容器保护层之下的阻隔层防止电容器保护层和下面材料层之间的反应、和／或防止电容器介质层的挥发。阻隔层与电容器保护层的主要作用不同，但阻隔层和电容器保护层可共同完成这些保护作用。

至于密封层EL的多层结构，密封层EL可具有如下结构。例如，对于三层密封层EL，可具有阻隔层、缓冲层和电容器保护层顺序叠层的结构。另一方面，对于双层密封层EL，可具有阻隔层和电容器保护层顺序叠层的结构。应理解密封层EL的结构并不限定双层和三层结构以及构成密封层EL的材料层数量，其结构可以改变。

在表示按照本发明第一实施例的半导体存储器件的结构的图1A中，密封层具有双层结构。阻隔层130直接覆盖电容器C的表面(除上电极126的部分表面之外)以及第二ILD层114的表面。同时，电容器保护层132直接形成在阻隔层130上。

考虑到阻隔层130的功能，选择用于阻隔层130的材料层。优选阻隔层130可以是TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层。在选择用于阻隔层130的材料层中，优选不与电容器介质层124反应的材料层。因此，根据所选择的材料层类型，确定用于阻隔层130的材料层类型以便形成电容器介质层124。例如，如果电容器介质层124由铁电层例如PZT、BST或PLZT层组成，阻隔层130可由所谓溅射工艺形成的TiO₂层的溅射TiO₂层组成。然而，在选择TiO₂作为阻隔层130的材料的情况下，利用包括化学汽相沉积(CVD)、低压化学汽相沉积(LPCVD)、次大气压化学汽相沉积(SACVD)、等离子体增强的化学汽相沉积(PECVD)、原子层沉积(ALD)和激光烧蚀(LA)的多种工艺，可形成阻隔层130。在利用非TiO₂的其它材料作为阻隔层130的情况下，可采用上述技术。鉴于所需要的功能以及所选择的作为阻隔层130的材料的物理和化学性能，确定阻隔层130的厚度。优选阻隔层130的厚度约为50-150。同时，阻隔层130可以是在400-600℃温度下氧气气氛中热处理而稳定阻隔层130的所需功能的材料层。

鉴于电容器保护层132的功能，确定用于电容器保护层132的材料。优选电容器保护层132可以是TiO₂层、Ta₂O₅层、Al₂O₃层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层。在此，根据所选择的作为电容器介质层124和阻隔层130的材料层类型，可改变用于电容器保护层132的材料层类型。例如，易于与阻隔层130反应的材料层不适合电容器保护层132。此外，优选电容器保护层132由不同于阻隔层130的材料层组成。例如，当电容器介质层124由铁电层例如PZT、BST或PLZT层形成，而阻隔层130由溅射TiO₂层形成时，优选电容器保护层132由所谓ALD工艺形成的Al₂O₃层的ALD-Al₂O₃层组成，然而，在选择Al₂O₃作为电容器保护层132的材料的情况下，利用包括化学汽相沉积(CVD)、低压化学汽相沉积(LPCVD)、次大气压化学汽相沉积(SACVD)、等离子体增强的化学汽相沉积(PECVD)、原子层沉积(ALD)和激光烧蚀(LA)的多种工艺，可形成电容器保护层132。在利用非Al₂O₃的其它材料的情况下，上述技术可应用于电容器保护层132。电容器保护层132可以是400-600℃温度下氧气气氛中热处理而稳定电容器保护层132的所需功能的材料层。鉴于所需要的功能以及形成电容器保护层的所选择材料的物理和化学性能，确定电容器保护层132的厚度。优选电容器保护层132的厚度约为50-5000，更优选厚度约为50-1500。

在上电极金属接触136和第三ILD膜134之上形成钝化层138。钝化层138可以是氧化硅层、氮化硅层或氮氧化硅层。钝化层138的厚度约为2000-20000。

为防止氢扩散到半导体存储器件的电容器C中，氢阻挡层140可交替形成在第三ILD膜134和钝化层138之间。氢阻挡层140基本上起与电容器保护层132相同的作用。换句话说，氢阻挡层140阻挡夹杂在钝化层138中的氢经上电极金属接触136扩散到电容器中，从而保护电容器介质层124免受氢冲击。优选氢阻挡层140可以是Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或这些层的复合层。更优选ALD-Al₂O₃层作为氢阻挡层140，因为其晶体结构稳定而比其它层致密并具有100％的台阶覆盖。在选择Al₂O₃作为形成氢阻挡层140的材料的情况下，氢阻挡层140可以是CVD-Al₂O₃层、LPCVD-Al₂O₃层、SACVD-Al₂O₃层、PECVD-Al₂O₃层、溅射-Al₂O₃层或LA-Al₂O₃层。优选氢阻挡层140的厚度约为50-2000，更优选厚度约为200-300。

在一定情况下，氢阻挡层140可以是400-600℃温度下氧气气氛中热处理而稳定的材料层。利用稳定的材料层作为氢阻挡层140可提高氢扩散阻挡作用。

尽管未示出，缓冲层可以位于氢阻挡层140与第三ILD层134之间。例如，缓冲层可以是APCVD工艺(常压CVD)形成的氧化物层或PECVD工艺形成的氧化物层。在缓冲中层是APCVD工艺形成的氧化物层的情况下，可以是O₃-TEOS层、PSG层或BPSG层。同时，在缓冲中层是PECVD工艺形成的氧化物层的情况下，可以是PE-TEOS层或PE-SiH₄层。优选缓冲层厚度约为50-1000。

图1B说明了按照本发明第二实施例的半导体存储器件的结构。形成在半导体基底100上的隔离层101、场效应晶体管T、第一ILD膜112、第二ILD膜114、第一ILD膜112上的着陆栓塞116、第二ILD膜114上的位线接触垫118、经第一与第二ILD膜112和114形成的导电栓塞120基本上与图1A的结构相同。

参考图1B，半导体存储器件的导电栓塞120和电容器C电连接，而中层间128位于其间。电容器C包括下电极122、电容器介质层124和上电极126。电容器C的下电极122和电容器介质层124和第三ILD膜134上，扩散阻挡间隔142位于电容器介质层124的侧壁与第三ILD膜134之间。

按照本发明第二实施例的半导体存储器件的导电栓塞120、界面层128和电容器C可以以各种结构实现，如同图1A的第一实施例的半导体存储器件。下面参考图2A-2E将描述这些结构。

优选扩散阻挡间隔142由能防止夹杂在第三ILD膜中的氢扩散到电容器介质层124中的材料层组成。优选扩散阻挡间隔142可以是Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层、PbTiO₃层或这些层的复合层，更优选扩散阻挡间隔142是ALD-Al₂O₃层。当形成非Al₂O₃层的材料层作为扩散阻挡间隔142时，最好采用ALD技术。

具有多层结构的密封层EL覆盖第三ILD膜134的表面、电容器介质层124的部分表面以及电容器C的上电极126的部分表面和侧壁。

对于本发明的第一实施例，第二实施例的半导体存储器件的密封层EL也具有包括阻隔层130和电容器保护层132的双层结构。第四ILD膜144形成在密封层EL上，而上电极金属接触136经第四ILD膜144和密封层EL形成。此外，钝化层138形成在第四ILD膜144和上电极金属接触136之上。第三ILD膜134和第四ILD膜144基本上由与第一ILD膜112相同的材料层组成。用于钝化层138的材料层类型已在按照本发明第一实施例的半导体存储器件中描述过，因此不重复该描述。

至于按照本发明的半导体存储器件的第一实施例，氢阻挡层140可以交替位于第四ILD膜144和钝化层138之间，用于更有效保护电容器C遭受氢的扩散。用于氢阻挡层140的材料层类型及其厚度已在按照本发明第一实施例的半导体存储器件中描述过，因此不重复该描述。

对于半导体存储器件的第一实施例，缓冲层(未示出)可交替形成在扩散阻隔层140与第四ILD膜144之间。用于缓冲层的材料层类型及其厚度已在按照本发明第一实施例的半导体存储器件中描述过，因此不重复该描述。

如上所述，在图1A和1B中示意性说明导电栓塞120、界面层128和电容器C。因此，相对导电栓塞120结构的优选实施例，下文将参考图2A-2E详细描述界面层128和电容器C。图2A所述的导电栓塞120、界面层128和电容器C限定于图1A和1B的R所示的区域，从而将电容器C的侧面外形不予考虑。导电栓塞120、界面层128和电容器的如下各种结构可分别被图1A和1B所示的半导体存储器件所采用。

图2A说明包含在按照本发明的半导体存储器件中的第一实施例的导电栓塞120、界面层128和电容器C。参考图2A，与掺杂区例如半导体基底100的源区104接触的导电栓塞120a经半导体基底100上的第二和第一ILD膜114和112而形成。导电栓塞120a包括下栓塞200和上栓塞202。优选下栓塞200由低电阻的导电材料形成，而优选上栓塞202由抗氧化并具有热稳定薄膜电阻的导电材料组成。优选下栓塞200可以是掺杂多晶硅层，而上栓塞202是硅化钴层。上栓塞200可以由掺杂多晶硅层、钨(W)层、钽(Ta)层、钌(Ru)层、铱(Ir)层、铂(Pt)层、锇(Os)层、硅化钨层、氮化钨层或这些层的复合层。上栓塞202可以由硅化镍层、硅化钛、硅化钽层、硅化铬层或硅化铪(Hf)层形成。上栓塞202的厚度约为50-1000，更优选厚度约为300-500。

其中粘合层204和扩散阻隔层206顺序叠层的界面层128a形成在第二ILD膜114上。此外，其中金属氧化物层208和耐热金属层210顺序叠层的电容器下电极122a形成在界面层128a上。同时，电容器介质层124a和电容器上电极126a顺序形成在电容器下电极122a上。优选粘合层204可由能改善扩散阻隔层206与其下面层即第二ILD膜114之间的粘合的材料层组成。因此，优选粘合层204由过渡金属层组成。扩散阻隔层206可以由能使金属氧化物层208与形成在金属氧化物层208上的材料层之间的反应最小的材料层以及导电栓塞120a形成。因此，优选扩散阻隔层206由过渡金属氮化物层或贵金属层形成。例如，优选Ti层作为粘合层，粘合层204的厚度范围为20-150，更优选50。此外，用于扩散阻隔层206的过渡金属氮化物层可以由TiN层形成，而用于扩散阻隔层206的贵金属层可以是Ir层和Ru层。优选扩散阻隔层206的厚度约为500-1500，更优选厚度约为1000。尽管在本实施例中分别引入Ti层与TiN层、Ir层与Ru层作为用于粘合层204与扩散阻隔层206的材料层，本领域的技术人员应理解用于粘合层204与扩散阻隔层206的材料层并不限定于上述材料层，任何合适材料可以适用于粘合层204和扩散阻隔层206。

当电容器介质层124a中的氧被除去时，优选金属氧化物层208由能提供氧给下电极122a上的电容器介质层124a的材料层组成，从而防止电容器介质层的介质性能的恶化。更优选金属氧化物层208由IrO₂层组成。金属氧化物层208可以由IrO₂层、RuO₂层、LaSrCoO₃层、(Ca、Sr)RuO₃层或这些层的复合层组成。根据形成金属氧化物层的材料层，改变金属氧化物层208的厚度。然而，优选金属氧化物层的厚度约为200-800。例如，如果选择IrO₂层作为金属氧化物层208的材料层，可形成厚度约500的金属氧化物层208。

优选耐热金属层210由相对电容器介质层124a具有良好界面性能的材料层组成。耐热金属层210可以由Pt层组成。优选耐热金属层210可以由Pt层、Ir层、Ru层、Rh层、Os层、镤(Pa)层或这些层的复合层组成。根据形成耐热金属层的材料层，改变耐热210的厚度。然而，优选耐热金属层210的厚度约为1000-2000。例如，如果选择Pt层作为耐热金属层210的材料层，可形成厚度约1500的耐热金属层210。

对于高容量的电容器C1，电容器介质层124a可由TiO₂层、SiO₂层、Ta₂O₅层、Al₂O₃层、SiO₂／SiN层、BaTiO₃层、SrTiO₃层、(Ba、Sr)TiO₃层、Bi₄Ti₃O₁₂层、PbTiO₃层、PZT(Pb、La)(Zr、TiO₃)层、(SrBi₂Ta₂O₃)(SBT)层或这些层的复合层构成。

电容器上电极126a可以是耐热金属层、金属氧化物层或这些层的复合层。优选形成具有双层结构的电容器上电极126a，其中顺序叠层金属氧化物层212和耐热金属层214。优选金属氧化物层212是IrO₂层，而耐热金属层214是Ir层。金属氧化物层212可以是IrO₂层、RuO₂层、IrO₂层、(Ca、Sr)RuO₂层、LaSrCoO₃层或这些层的复合层。耐热金属层214可以是Pt层、Ir层、Ru层、Rh层、Os层、Pd层或这些层的复合层。在电容器上电极126a具有包括IrO₂层和Ir层的双层结构的情况下，形成厚度约100-1000的IrO₂层和厚度约400-2000的Ir层。

如上所述，在导电栓塞120a的上栓塞202由具有热稳定薄膜电阻的材料层例如硅化钴层组成的情况下，电容器C1和导电栓塞120之间的接触电阻降低，从而改善半导体存储器件的运行速度。

图2B说明了可包含在按照本发明的半导体存储器件中的第二实施例的导电栓塞120、界面层128和电容器C。参考图2B，与掺杂区例如源区104接触的导电栓塞120b经半导体基底100上的第二和第一ILD膜114和112形成。与图2A所示的接触栓塞120a相反，图2B的导电栓塞120b由单材料层形成。优选导电栓塞120b由抗氧化并具有热稳定薄膜电阻的导电材料形成。例如，导电栓塞120b可以由硅化钴层形成。各种材料层可用作导电栓塞120b，包括例如硅化镍层、硅化钛层、硅化钽层、硅化铪层和硅化铬层。

顺序叠层粘合层216和扩散阻隔层218的界面层128b形成在导电栓器120b上。此外，顺序叠层金属氧化物层220和耐热金属层222的电容器下电极122b形成在界面层128b上。而且，电容器介质层124b和电容器上电极126b顺序形成在电容器下电极126b上。用于粘合层216、扩散阻隔层218、金属氧化物层220、耐热金属层222、电容器介质层124b和电容器上电极126b的材料层类型以及这些层的结构和厚度基本上与图2A所示的结构相同。

当导电栓塞120b由具有热稳定薄膜电阻的材料层例如硅化钴层形成时，电容器C2与导电栓塞120b之间的接触电阻可降低，从而改善半导体存储器件的运行速度。

图2C说明了可包含在按照本发明的半导体存储器件中的第三实施例的导电栓塞120、界面层128和电容器C。参考图2C，具有单层结构的导电栓塞120c经半导体基底100上的第二和第一ILD膜114和112形成。导电栓塞120a与掺杂区例如半导体基底的源区104接触。导电栓塞120c基本上可由图2A的下栓塞200相同材料形成。例如，导电栓塞120c可由掺杂多晶硅组成。顺序叠层导电层224、硅化物层226和扩散阻隔层228的界面层形成在导电栓塞120c和第二ILD膜114上。导电层224基本上与图2A的下栓塞200的材料层相同。例如，导电层224可由掺杂多晶硅形成。优选导电层224的厚度约为3000-10000。此外，优选硅化物层226是硅化钴层，厚度约为300-500。扩散阻隔层228基本上由与图2A的扩散阻隔层206的相同材料组成。例如，扩散阻隔层228可以是Ir层，厚度约为300-1500。

此外，顺序叠层金属氧化物层230和耐热金属层232的电容器下电极122c形成在界面层128c上。电容器介质层124c和电容器上电极126c顺序形成在电容器下电极122c上。用于金属氧化物层230、耐热金属层232、电容器介质层124c和电容器上电极126c的材料层类型以及这些层的结构和厚度基本上与图2A所示的结构相同。

如上所述，在耐热并具有热稳定薄膜电阻的硅化物层226例如硅化钴层包含在界面层128c中的情况下，电容器C3与导电栓塞210c之间的接触电阻可降低，从而改善半导体存储器件的运行速度。

图2D说明了可包含在按照本发明的半导体存储器件中的第四实施例的导电栓塞120、界面层128和电容器C。参考图2D，具有单层结构的导电栓塞120d经半导体基底100上的第二和第一ILD膜114和112形成。导电栓塞120d与掺杂区例如半导体基底100的源区104接触。此外，作为导电层的界面层128d形成在导电栓塞120d和第二ILD膜114上。导电栓塞120d和界面层128d基本上可由与图2A的下栓塞200相同材料形成。例如，导电栓塞120d和界面层128d可由掺杂多晶硅组成。优选界面层128d可由导电层形成，具有约3000-10000的厚度。电容器下电极122d形成在具有导电材料层的界面层128d上，导电材料层耐热并具有热稳定薄膜电阻。电容器介质层124d和电容器上电极126d顺序叠层在电容器下电极122d上。电容器下电极122d可基本上由与图2A的上栓塞202的相同材料组成，例如，电容器下电极122d可以是硅化钴层而厚度约为500-3000。用于电容器介质层124d和电容器上电极126d的材料类型及其结构和厚度基本上与图2A的电容器介质层124a和电容器上电极126a相同。

如上所述，在电容器下电极122d由耐热并具有热稳定薄膜电阻的导电材料层例如硅化钴层组成的情况下，电容器C4与导电栓塞120d之间的接触电阻可降低，从而改善半导体存储器件的运行速度。

图2E说明了可包含在按照本发明的半导体存储器件中的第五实施例的导电栓塞120、界面层128和电容器C。参考图2E，具有单层结构的导电栓塞120e经半导体基底100上的第二和第一ILD膜114和112形成。导电栓塞120e与掺杂区例如半导体基底100的源区104接触。导电栓塞120e基本上可由图2A的下栓塞200相同材料形成。例如，导电栓塞120e可由掺杂多晶硅组成。此外，顺序叠层硅化物层232和扩散阻隔层234的界面层128e形成在导电栓塞120e和第二ILD膜114上。硅化物层232可基本上由与图2A的上栓塞202相同材料组成。例如，硅化物层232可以是硅化钴层，厚度约为50-1000。扩散阻隔层234基本上由与图2A的扩散阻隔层206的相同材料组成。例如，扩散阻隔层234可以由Ir层组成。

此外，顺序叠层金属氧化物层236和耐热金属层238的电容器下电极122e形成在界面层128e上。电容器介质层124e和电容器上电极126e顺序形成在电容器下电极122e上。用于金属氧化物层236、耐热金属层238、电容器介质层124e和电容器上电极126e的材料层类型以及这些层的结构和厚度基本上与图2A所示的结构相同。

如上所述，在耐热并具有热稳定薄膜电阻的硅化物层232例如硅化钴层包含在界面层128e中的情况下，电容器C5与导电栓塞210e之间的接触电阻可降低，从而改善半导体存储器件的运行速度。

参考附图，下文将详细描述按照本发明的半导体存储器件制备方法的优选实施例。

图3A-3J是说明按照本发明第一实施例的半导体存储器件制备工艺的剖面图。参考图3A，隔离层302形成在半导体基底300上以便确定有源区，而晶体管T形成在有源区上。通过一般工艺例如LOCOS工艺形成隔离层302。沟槽隔离技术可用于隔离层302的形成，以便确定有源区。晶体管T可以是具有栅极308以及漏区310和源区312的场效应晶体管(FET)，栅极308在其侧壁具有间隔壁304并形成在半导体基底300的栅绝缘层306上。

接着，着陆栓塞314和位线接触垫316通过普通工艺形成。尤其是第一ILD膜318形成在具有晶体管T的结构上，然后着陆栓塞314经第一ILD膜318形成，从而与晶体管T的漏区310接触。换句话说，开口315通过光刻法形成以暴露掺杂区例如漏区310，而开口315被导电层例如掺杂多晶硅层所填充。然后在着陆栓塞314上形成位线接触垫316，对于位线接触垫316的形成，导电层例如掺杂多晶硅层在第一ILD膜318上沉积，并通过光刻法构图成位线接触垫316。之后，第二ILD膜320形成在位线接触垫316上。

各种材料层可用作第一ILD膜318和第二ILD膜320，包括例如氧化硅层、氮氧化硅层、BSG层、PSG层、BPSG层、TEOS层、O₃-TEOS层、PE-TEOS层、USG层以及这些层的复合层。通过一般技术例如CVD、LPCVD或PECVD工艺可形成第一和第二ILD膜318和320。

接着，暴露晶体管T的源区312的接触孔322通过光刻法经第一和第二ILD膜318和320形成。

参考图3B，利用一般技术可用导电层填充接触孔322，形成导电栓塞324。例如，利用溅射技术导电层沉积在半导体基底300的整个表面上并利用化学机械抛光(CMP)或深蚀刻技术使之成平面54，直至暴露第二ILD膜320的表面。导电栓塞324可由掺杂多晶硅层组成。更优选导电栓塞324由掺杂多晶硅层、W层、Ta层、Ru层、Ir层、Os层、Pt层、硅化钨层、硅化钴层、氮化钨层或这些层的复合层组成。

在接触孔322形成导电栓塞324之后，对半导体基底300的整个表面进行预清洁工艺，之后去除导电栓塞324上的自然氧化物层。例如，当导电栓塞324由掺杂多晶硅组成时，运送半导体基底300到随后工序期间或预清洁期间导电栓塞324被自然氧化物层污染。因此，为防止由于自然氧化物引起的半导体存储器件的接触电阻提高，必须在随后工序之前去除自然氧化物层。

尤其是在预清洁之后，通过干状态下将特定频率例如13．56MHz的射频(RF)施加给半导体基底300的整个表面，可清洁半导体基底300，从而将自然氧化物层从导电栓塞324上去除掉。可通过各种方法完成RF清洁工艺。然而，优选利用溅射设备中强电场所加速的氩离子(^Ar+)，完成清洁工艺。

在利用上述清洁方法去除形成在导电栓塞324上的自然氧化物层之后，通过普通技术例如溅射或CVD方法在半导体基底300的整个表面上顺序形成高熔点的难熔金属层326和平面化层328。当导电栓塞324由掺杂多晶硅层组成时，优选形成难熔金属层326的材料层，此材料层在随后硅化处理期间表现出良好的朝导电栓塞324的扩散性能，并在经随后硅化处理转变为硅化物层之后具有稳定的高温电阻性能例如低的薄膜电阻。因此，优选形成钴层的难熔金属层326。难熔金属层326可以由Ni层、Ti层、Ta层、Hf层或Cr层组成。当导电栓塞324由掺杂多晶硅形成时，难熔金属层326充当随后硅化处理的源材料。因此，鉴于随后硅化处理所形成的硅化物层厚度，优选形成足够厚度的难熔金属层326。难熔金属层326的厚度约为50-200，更优选厚度约为130。

平面化层328的作用是防止难熔金属层326在随后硅化处理期间变得粗糙，避免了随后硅化处理期间氧经过难熔金属层326扩散到导电栓塞324中。为此，平面化层328可由TiN层组成。优选形成厚度约50-150的平面化层328，更优选厚度约100。

为减少半导体存储器件制备所需的步骤数量，优选在同一设备中的原位置完成RF清洁、形成难熔金属层326和形成平面化层328的步骤。

参考图3C，形成图3B所示的难熔金属层326和平面化层328之后，进行热处理工艺，在难熔金属层326与导电栓塞324之间引起硅化。优选通过快速热处理(RTP)模式进行热处理工艺。例如，对于导电栓塞324的硅化，在400-1000℃温度下氮气气氛中进行快速热处理，更优选在约480℃下约90秒。可根据硅化物层的所希望的厚度，改变快速热处理的持续时间。在热处理工艺期间，构成难熔金属层326的原子例如Co原子以预定比率连续与构成导电栓塞324的原子例如Si原子反应。在热处理工艺之后，抗氧化的难熔金属硅化物层形成在导电栓塞324的上部分。

在硅化处理之后，通过湿蚀刻技术去除平面化层328(参见图3B)和未转变成硅化物层的难熔金属层326(参见图3B)的一部分。例如，利用含有磷酸和硝酸的溶液可去除平面化层328和难熔金属层326的非硅化部分。之后，所得到的结构可在大于650℃下快速热处理一次，使反应稳定。例如，可在氮气气氛下进行用于反应稳定的快速热处理约30秒。

至于硅化处理的结果，由导电层组成的下栓塞330和由难熔金属硅化物层组成的上栓塞332形成在接触孔322中，导电层保留构成导电栓塞324的材料。例如，当导电栓塞324由掺杂多晶硅层组成，掺杂多晶硅层的下栓塞330和硅化钴层的上栓塞332形成在接触孔330中。

硅化物层例如硅化钴层的上栓塞332可用作欧姆接触层，经上述系列步骤在导电栓塞324的上部分形成硅化物层。优选上栓塞332的厚度约30-1000。

参考图3D，界面层334形成在上栓塞332和第二ILD膜320上。尽管未详细描述，通过在上栓塞332和第二ILD膜320之上顺序沉积粘合层和扩散阻隔层，可形成界面层334。

粘合层由材料层和扩散阻隔层组成，材料层能提高在上栓塞332和第二ILD膜320之间的粘合。为此，粘合层可由过渡金属层例如Ti层组成。根据形成粘合层所选择的材料层，可改变粘合层的厚度，优选形成厚度约10-200的粘合层。如果选择Ti层作为粘合层，可形成厚度约50的粘合层。

扩散阻隔层的作用是防止在随后工序期间形成在界面层334上的材料层与界面层334之下的导电栓塞324之间的反应，以及在氧气气氛下随后工艺期间由于氧扩散而引起的导电栓塞324的恶化。优选扩散阻隔层由适合这些功能的材料层组成。例如，扩散阻隔层可由Ir层组成。优选扩散阻隔层由Ti层、Ta层、W层、Ni层、Cr层、Ir层、Ru层、氮化物、硼化物、碳化物或硅化物层、或这些的复合层组成。此外，扩散阻隔层可由Ti-Si-N系列层、Ti-B-N系列层、Ta-Si-N系列层、Ta-B-N系列层、Ta-Al-N系列层、W-B-N系列层、W-Si-N系列层、Ti-Al系列层或Ta-Al系列层组成。根据形成扩散阻隔层所选择的材料层，可改变扩散阻隔层的厚度，优选形成厚度约40-1800的扩散阻隔层。如果选择Ir层作为扩散阻隔层，可形成厚度约1100的扩散阻隔层。

在形成界面层334之后，下导电层336形成在界面层334上。优选在界面层334上顺序沉积金属氧化物层和耐热金属层，形成下导电层336。

当氧原子从下导电层336上的介质层338中除去时，优选金属氧化物层由具有导电率并能将氧供给介质层338的材料层组成。对于该作用，金属氧化物层可由IrO₂层组成。多种材料层可用作金属氧化物层，包括例如IrO₂层、RuO₂层、(Ca、Sr)RuO₃层和这些层的复合层。利用包括CVD工艺、ALD工艺、PVD工艺和LA工艺的多种工艺，可形成金属氧化物层。然而，根据形成金属氧化物层所选择的材料层，可改变适合于形成金属氧化物层的方法。如果选择IrO₂层作为金属氧化物层的材料层，可使用溅射工艺以便形成金属氧化物层。此外，金属氧化物层的厚度约100-1000。如果选择IrO₂层作为金属氧化物层的材料层，可形成厚度约500的金属氧化物层。

优选形成金属氧化物层之后进行热处理工艺，以便晶化金属氧化物层。根据形成金属氧化物层所选择的材料层，改变热处理温度。如果选择IrO₂层作为金属氧化物层，金属氧化物层可在600℃下加热。

优选耐热金属层可由具有诱导介质层338的晶体生长以及使晶体生长均匀的能力的材料层组成，介质层338以后形成在下导电层336上。为此，优选耐热金属层由Pt层组成。然而，耐热金属层可由Pt层、Ir层、Ru层、Rh层、Os层、Pd层或这些层的复合层组成。对于耐热金属层的形成，可采用CVD、PVD、AD、溅射或LA。如果选择Pt层作为耐热金属层的材料层，优选使用溅射法形成耐热金属层。根据形成耐热金属层所选择的材料层，改变耐热金属层的厚度，优选耐热金属层的厚度约400-2500。例如，在选择Pt层作为耐热金属层的情况下，可形成厚度约1500的耐热金属层。

在已形成下导电层336之后，介质层338形成在下导电层336上。介质层338可由TiO₂层、Ta₂O₅层、Al₂O₃层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层、PbTiO₃层、SiO₂层、SiN层、(Ba、Si)TiO₃层、(Pb、La)(Zr、Ti)O₃层、Pb(Zr、Ti)O₃层、(SrBi₂Ta₂O₃)层或这些层的复合层组成。对于进一步提高随后步骤中形成的电容器的电容，介质层338可由铁电材料层形成。例如，介质层338可以是PZT层、BST层、PLZT层或这些层的复合层。根据形成介质层338所选择的材料层，改变形成介质层338所采用的方法。优选介质层338可利用溶胶-凝胶法由PZT层组成。此外，根据形成介质层所选择的材料层，改变介质层338的厚度，优选介质层338的厚度约500-2000。在选择PZT层作为介质层338的情况下，可形成厚度约2000的介质层338。

对所形成的介质层338在600-900℃下氧气气氛中进行热处理。在选择PZT层作为介质层338的情况下，可在约750℃下对介质层338进行热处理。热处理工艺使介质层338的质量致密，从而提高电容器的电容并改善泄漏电流性能。同时，因为在氧气气氛进行热处理工艺，氧可扩散到导电栓塞324中。然而，由于具有扩散阻隔层的界面层324以及由难熔金属硅化物层例如硅化钴层组成的上栓塞332在导电栓塞324上，防止了氧扩散到下栓塞330中。

在已形成介质层338之后，上导电层340形成在介质层338上。多种材料层可用作上导电层340，包括例如耐热金属层、金属氧化物层和这些层的复合层。在此，金属层可包括Pt层、Ir层、Rh层、Os层或Pd层，而金属氧化物层可以是RuO₂层、IrO₂层、(Ca、Sr)RuO₃层和LaSrCoO₃层。优选上导电层340具有包括顺序叠层IrO₂层和Ir层的双层结构。在氧原子从介质层338脱出时，IrO₂层也提供氧给介质层338。当然，根据形成上导电层所选择的材料层，可改变上导电层340的厚度，优选上导电层340的厚度约500-3000。在选择其中金属氧化物层和耐热金属层顺序叠层的双层结构作为上导电层340的结构的情况下，金属氧化物层的厚度约为100-1000，而形成厚度约400-2000的耐热金属层。在选择包括IrO₂层和Ir层的双层结构作为上导电层340的结构的情况下，可形成厚度约300的IrO₂层，而形成厚度约1200的Ir层。

参考图3E，分别通过构图图3D的界面层334、下导电层336、介质层338和上电极层340，形成界面层构图334′、电容器下电极336′、电容器介质层338′和电容器上电极340′。以一个或两个或更多光刻步骤可进行电容器C的构图。涉及两个光刻步骤的构图，形成电容器C，首先对上导电层340进行构图，形成上电极340′。接着，对介质层338、下导电层336和界面层334进行构图，形成电容器介质层338′、电容器下电极336′和界面层构图334′。涉及三个光刻步骤的构图，形成电容器C，可通过单独的光刻步骤，对上导电层340、介质层338和下导电层336、以及界面层334进行构图。另一方面，通过单独光刻步骤可对上导电层340和介质层338进行构图，而通过另一光刻步骤可对下导电层336和界面层同时进行构图。

参考图3F和3G，与图3E所示的电容器C进行比较，如果进行两个或三个光刻步骤以形成电容器C，电容器C可具有阶进的侧壁外形。图3F说明进行两个光刻步骤所得到的电容器C，而图3G说明进行三个光刻步骤所得到的电容器C。

在已完成电容器C的形成之后，优选对结构进行在约450-600℃温度下氧气气氛中的热处理工艺。热处理工艺稳定电容器C并修复进行蚀刻工艺期间形成电容器C引起的电容器C的损伤。尤其是在选择甚至900℃温度下具有稳定的薄膜电阻的硅化钴层作为导电栓塞324的上栓塞332的情况下，可有效避免在600℃或更高温度下进行高温热处理工艺期间电容器C与下栓塞330之间的接触电阻恶化，在形成下导电层336的金属氧化物层和介质层338之后或形成电容器C之后，进行高温热处理工艺。

如上，一旦形成电容器C，对电容器C进行ILD处理、IMD处理和钝化处理。然而，这些工艺可使电容器介质层338′的介质性能恶化。例如，氢基气体例如ILD、IMD和钝化处理期间产生的氢气可导致电容器介质层338′的恶化。因此，为保护电容器C免受污染例如形成电容器C之后进行随后工艺产生的氢，形成可密封电容器C的功能层。按照本发明的半导体存储器件制备方法为具有多层结构的密封层EL提供了该功能层。

希望密封层EL具有如下功能。首先，通过密封层EL必须防止电容器介质层338′的挥发。尤其是当电容器介质层338′由铁电层例如PZT层、BST层或PLZT层组成时，在随后集成工艺中必须通过密封层EL防止电容器介质层338′的挥发。这是因为铁电层的挥发使电容器C恶化，从而通过聚积电荷而储存信息的内在功能消失。第二，密封层EL必须不与电容器介质层338′反应。第三，在随后集成工艺期间密封层EL必须防止氢基气体扩散到电容器介质层338′中。第四，密封层EL必须有效阻挡氢基气体的扩散到电容器介质层338′中，在随后集成工艺期间氢基气体夹杂在ILD膜中、IMD层或钝化层中。

为满足上述要求，本发明提供包括阻隔层和电容器保护层的密封层EL。电容器保护层的主要功能是在随后集成工艺期间防止氢基气体扩散到电容器介质层338′中。形成在电容器保护层下的阻隔层防止形成在阻隔层下的材料层与电容器保护层之间的反应，和／或防止电容器介质层338′的挥发。应理解阻隔层和电容器保护层的主要功能不同，然而，通过密封层EL的这些两个层的结合可满足所需要的所有上述功能。阻隔层和电容器保护层的功能主要在密封层EL的形成或形成电容器之后的集成工艺中得以体现。两个层的功能效果将在下面详述。

在形成多层的密封层EL的情况下，构建密封层EL具有覆盖电容器C的如下结构。例如，在形成三层密封层EL的情况下，通过顺序叠层阻隔层、缓冲层和电容器保护层而形成密封层EL，覆盖电容器C。在形成二层密封层EL的情况下，通过顺序叠层阻隔层和电容器保护层而是形成密封层EL，覆盖电容器C。可改变形成密封层EL的叠层材料层的数量及其结构。鉴于密封层EL形成工艺的限制等等，确定形成密封层EL的叠层材料层的数量。

参考图3H，按照本发明的半导体存储器件制备方法的第一实施例提供了双层密封层EL。阻隔层342首先形成在半导体基底300上，直接覆盖电容器C。接着，电容器保护层344直接形成在阻隔层342上。考虑需要阻隔层342产生的功能，选择用于阻隔层的材料层。优选阻隔层342可由TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层组成。优选选择不与电容器保护层344反应的材料层，形成阻隔层342。因此，根据用于形成电容器介质层338′的材料层，优选选择用作阻隔层的材料层。例如，如果选择铁电层例如PZT层、BST层或PLZT层作为电容器介质层338′，阻隔层342可由TiO₂层组成。此外，按照阻隔层342的所需功能、形成阻隔层342所选择的材料层的物理和化学性能等，确定阻隔层342的厚度。优选形成厚度50-1500的阻隔层342。

另一方面，根据形成阻隔层所选择的材料层类型，改变用于形成阻隔层342的特定方法。这是因为根据从上述材料层选择的材料层作为阻隔层342，可改变形成阻隔层342的工艺以便更方便应用。可应用多种工艺以形成阻隔层342，包括例如CVD、PVD、溅射、ALD和LA工艺。然而，如果TiO₂层用作阻隔层，优选溅射工艺。当然，在形成阻隔层342中可应用除溅射工艺之外的工艺。

例如，在利用溅射方法形成TiO₂层的阻隔层342的情况下，钛可用作靶材料，Ar可用作溅射气体而O₂可用作反应气体。在利用DC溅射设备形成阻隔层342的情况下，可设定工艺条件如下。施加于DC溅射设备的功率可以是1-6kW，腔温度可设定为25-700℃，而腔压力可调节为1-5mTorr。此外，Ar和O₂的流速可保持在8-14sccm。更优选在约6kW的功率、腔温度约630℃、腔压力约1mtorr、Ar的流速约10sccm和O₂的流速约10sccm的条件下，进行形成阻隔层342的溅射。

考虑需要电容器保护层344产生的功能，选择形成作为电容器保护层344的材料层。优选电容器保护层344可以是TiO₂层、Ta₂O₅层、Al₂O₃层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层。用作电容器保护层344的材料层类型取决于形成电容器介质层338′和阻隔层342所选择的材料层。例如，不希望选择与阻隔层342反应的材料层作为电容器保护层344。优选电容器保护层344由不同于阻隔层342的材料组成，更优选由Al₂O₃层组成。

考虑电容器保护层344的功能以及形成电容器保护层所选择的材料层的物理和化学性能，确定电容器保护层344的厚度。优选形成厚度约50-5000的电容器保护层344，更优选厚度约50-1500。如果电容器保护层344的厚度超过1500，电容器保护层344可用作ILD膜，从而无需进行后面的ILD工艺。

由于与形成阻隔层342的相同原因，按照从上述材料层中选择材料层作为电容器保护层344，可改变用于形成电容器保护层344的工艺。可采用多种工艺形成电容器保护层344，包括例如CVD、PVD、溅射、ALD和LA工艺。

然而，由于如下优点，在形成电容器保护层344中更优选ALD工艺。即ALD工艺可在低温下进行。此外，ALD工艺导致物理和化学稳定的电容器保护层，从而可增强电容器保护层344的上述功能。同时，在利用ALD工艺形成电容器保护层344中，单原子层重复叠层，使得电容器保护层344的厚度精确控制。此外，无论电容器保护层形成在其上的表面的布局多么复杂，可形成提供100％台阶覆盖的电容器保护层344。

当电容器保护层利用ALD工艺由Al₂O₃层形成时，铝源气体首先加以脉冲加给装在ALD设备的腔中的半导体基底的上表面上。三甲基铝(TMA)、二甲基氢化铝(DAMH)、二甲基乙胺铝烷(DMEAA)、三异丁基铝(TIBA)或这些气体的复合气体可用作铝源气体。脉冲铝源气体在半导体基底的整个表面上化学或物理吸收。之后，在去除腔中保留的铝源气体后，用惰性气体清洁半导体基底的上表面，去除物理吸附在半导体基底表面上的铝源气体。惰性气体可以是Ar、N₂、N₂O或这些气体的复合气体。然后，氧源气体加以脉冲加给半导体基底的上表面上。氧源气体可以是H₂O、N₂O、O₃或这些气体的复合气体。铝源气体与氧源气体之间的反应只在半导体基底的上表面上发生，铝源气体已化学吸附在半导体基底的上表面上，从而形成具有单或多原子层的厚度水平的薄膜。此后，从腔中去除保留的氧源气体，用上述惰性气体中选择出的惰性气体清洁半导体基底的上表面，去除物理吸附在半导体基底表面上的氧源气体。形成具有单或多原子层的厚度水平的薄膜称为ALD工艺的1个循环。重复预定数量的ALD工艺循环，直至电容器保护层344达到所希望的厚度例如100。

在利用ALD工艺形成Al₂O₃层的电容器保护层中，基底的温度范围可以是150-500℃，更优选约300℃。此外，铝源气体的脉冲时间可以是0．1-2秒，更优选约1秒。此外，用于去除物理吸附铝源气体的惰性气体的清洁时间可以是0．1-10秒，更优选约5秒。氧源气体的脉冲时间可以是0．1-20秒，更优选约0．2秒。用于去除物理吸附氧源气体的惰性气体的清洁时间可以是0．1-20秒，更优选约6秒。

此外，为进一步改善密封层EL的功能，可在形成阻隔层342和／或形成电容器保护层344之后可选择性进行热处理工艺。详细而言，在形成阻隔层342之后，为提高阻隔层342的介质性能，可在O₂气氛下进行热处理工艺。优选在600℃或更低的温度下进行热处理工艺。这是因为当在例如600℃或更高的高温下对阻隔层342进行热处理，氧可扩散到导电栓塞324中。更优选在约400-600℃的温度下进行热处理工艺。

在形成电容器保护层344之后，为提高电容器保护层344的介质性能，可在O₂气氛下选择性进行热处理工艺，优选在600℃或更低的温度。优选在约400-600℃的温度下可进行热处理工艺。

在一定情况下，可在形成电容器保护层344之后进行600℃或更高的温度下的热处理工艺。这是因为导电栓塞324由于完成的密封层EL对氧的扩散不敏感。在采用除ALD工艺之外的工艺以便形成电容器保护层344，优选在形成电容器保护层344之后可进行热处理工艺。根据形成电容器保护层344所选择的工艺，这与电容器保护层344的化学和物理学能有关。换句话说，因为ALD工艺形成的电容器保护层344相对比其它工艺形成的电容器保护层要更稳定，ALD工艺使电容器保护层128有效而不进行热处理工艺。然而，在用除ALD工艺之外的其它工艺形成电容器保护层344的情况下，需要经过600℃或更高的温度下的热处理工艺提高电容器保护层344的介质性能。尤其是在形成阻隔层342之后未进行热处理工艺以及利用除LAD工艺之外的工艺形成电容器保护层344的情况下，优选在600℃或更高的温度下进行退火处理。

同时，因为利用ALD工艺形成的电容器保护层344稳定，可以可靠地防止热处理工艺期间氧扩散到导电栓塞324中，从而提高对电容器保护层344的热处理工艺的处理界限。

如上所述利用密封层EL覆盖电容器C，可防止随后工艺中的电容器C的恶化，现给以描述。

参考图3I，在形成密封层EL之后，进行ILD处理。即在半导体基底300的整个表面上形成第三ILD膜346。第三ILD膜346可由氧化硅层、氮氧化硅层、BSG层、PSG层、BPSG层、TEOS层、O₃-TEOS层、PE-TEOS层、USG层或这些层的复合层组成。

例如，在利用CVD工艺形成氧化硅层的第三ILD膜346的情况下，硅烷(SiH₄)和氧气(O₂)用作反应气体。硅烷与氧气之间反应所得到的氢气可使电容器介质层338′退化。然而，因为按照本发明的电容器C覆盖有双层结构的密封层EL，基本上阻挡了ILD期间氢扩散到电容器C中。密封层EL的电容器保护层344特别有助于阻挡氢的扩散。阻隔层342也有助于防止氢的扩散，尽管其作用不比电容器保护层344的要高。

此后，进行金属化工艺。尤其是利用普通工艺首先对电容器保护层344和阻隔层342进行构图，形成暴露部分电容器上电极340′的接触孔348。利用氟基湿或干蚀刻对第三ILD膜46进行构图。此外，可在Ar和CF₄气氛下利用反应离子蚀刻对电容器保护层344进行构图。在已形成接触孔348之后，形成上电极金属接触350。在形成接触348之后，可进行修复热处理工艺。可在O₂气氛下例如450-500℃的温度下进行修复热处理工艺。尽管图3I中未示出，与上电极金属接触350一起形成下电极金属接触。

参考图3J，在已形成上电极金属接触350之后，对结构进行钝化处理以形成钝化层352、钝化层352可由氧化硅层、氮化硅层、氮氧化硅层或这些层的复合层组成，更优选由氮化硅层或氮氧化硅层组成。形成厚度约2000-20000的钝化层352。可应用多种工艺形成钝化层352，包括例如CVD工艺、PVD工艺、ALD工艺、溅射工艺或LA工艺，但更优选PECVD工艺形成钝化层352。

在利用PECVD工艺形成氮化硅层的钝化层352之后，优选施加约400W的RF功率给形成钝化层352所用的设备。此外，反应室的压力范围1-15torr，优选约5torr。反应室的温度范围150-500℃，优选约300℃。作为反应气体供给的硅烷(SiH₄)流速范围50-500sccm，优选约150sccm。此外，作为反应气体使用的氨气(NH₄)流速范围20-200sccm，优选约40sccm。

此外，在利用PECVD工艺形成由氮氧化硅层组成的钝化层352的情况下，反应室的压力和温度基本上与钝化层352由氮化硅层组成的情况相同。优选作为反应气体使用的硅烷(SiH₄)流速范围10-200sccm，更优选约50sccm。作为反应气体使用的氨气(NH₄)流速范围20-500sccm，优选约150sccm。此外，作为反应气体使用的N₂O的流速范围20-500sccm，优选约150sccm。

在形成钝化层352期间，氢基气体扩散到电容器C中，如同在ILD工艺中。然而，电容器保护层344保护电容器C免受氢基气体的扩散，从而在钝化处理期间也防止了电容器C的退化。当然，阻隔层342也有助于防止氢的扩散，尽管其作用不比电容器保护层344的要高。

前面已描述在用于上电极金属接触350的形成接触孔348期间去除形成在电容器上电极340′上的部分密封层EL。为此，在钝化处理期间氢基气体可经过密封层EL的去除部分进入电容器上电极340′。此外，因为钝化层352自身包含俘获的氢基气体，甚至在钝化处理之后夹杂其中的氢基气体可扩散到电容器C中，又使电容器介质层338′恶化。为避免由氢的扩散引起电容器介质层338的恶化问题，在进行钝化处理之前可选择性形成氢阻挡层354。氢阻挡层354阻挡氢基气体的扩散，为在形成钝化层352期间或之后发生，从而防止电容器介质层338′的恶化。

氢阻挡层354基本上提供与构成密封层EL的电容器保护层344相同的功能。因此，氢阻挡层354所需要的物理、化学和晶体性能基本上与电容器保护层344相同。氢阻挡层354可由Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层、PbTiO₃层或这些层的复合层形成。优选氢阻挡层354由Al₂O₃层组成。可应用多种工艺形成阻隔层354，包括例如CVD工艺、PVD工艺、溅射工艺、ALD工艺和LA工艺。优选应用ALD工艺形成氢阻挡层354。在形成氢阻挡层354中应用ALD工艺的优点基本上也与形成电容器保护层344中应用ALD工艺所得到的相同。此外，形成氢阻挡层354中ALD工艺的所希望的处理条件基本上与利用ALD工艺形成钝化保护层344所应用的相同。

优选氢阻挡层354的厚度50-20000，更优选厚度200-300。

尽管未示出，在形成氢阻挡层354之前，缓冲层可选择性由氧化物层形成。在形成缓冲层中，可应用APCVD工艺或PEVCD工艺。例如，在通过APCVD工艺形成缓冲层的情况下，缓冲层可由O₂-TEOS层、PSG层或BPSG层组成。在应用PEVCD工艺形成缓冲中层的情况下，缓冲层可由PE-TEOS层或PE-SiH₄层组成。

在利用PECVD工艺形成缓冲中层的情况下，优选硅烷或TEOS气体用作反应气体。当利用PECVD工艺形成PE-TEOS层的缓冲层时，优选RF功率范围100-500W，最佳200W。反应室压力范围1-15torr，优选5torr。优选反应室温度范围15-450℃，更优选300℃。

参考图3A和3I的如上所述，在电容器C覆盖有密封层(EL)之后进行ILD处理和钝化处理，从而可防止电容器介质层338′的恶化。此外，在进行钝化处理之前可进一步形成氢阻挡层354，从而更有效防止形成电容器C之后进行的随后半导体集成工序期间发生的电容器介质层338′的恶化。

除导电栓塞324(参见图3B)由掺杂多晶硅组成以及整个导电栓塞324(参见图3B)在随后硅化处理期间转变成硅化物层之外，按照本发明的半导体存储器件制备方法的第二实施例仿照第一实施例的步骤。

在第二实施例中，由于应用硅化以便将整个导电栓塞324(参见图3B)转变成硅化物层，优选形成难熔金属层326(参见图3B)，用作硅化处理期间的源材料层，比第一实施例中要厚些。优选形成厚度130或更厚些的难熔金属层326(参见图3B)，从而在硅化处理之后仍保留难熔金属层。在与第一实施例基本上相同的处理条件下进行用于整个导电栓塞324(参见图3B)的硅化的热处理。

按照本发明的半导体存储器件制备方法的第三实施例与第一实施例不同，难熔金属硅化物层例如硅化钴层形成在界面层334(参见图3D)中，而不是形成上栓塞(参见图3C)中。

参考图4A，利用与第一实施例基本相同的步骤，经第一和第二ILD膜318和320形成导电栓塞324。导电栓塞324可由基本上与下栓塞330(参见图3C)的材料层相同的材料层组成。例如，导电栓塞324可由掺杂多晶硅层组成。接着，导电层356、难熔金属层358和平面化层360顺序叠层在导电栓塞324和第二ILD膜320之上。导电层356可由基本上与图3C所示的下栓塞330相同的材料层组成。例如，导电层356可由厚度约3000-10000的掺杂多晶硅层形成。难熔金属层358可由基本上与图3B所示的金属层326的材料层相同的材料层组成。例如，难熔金属层358可由厚度约50-200的钴层形成。平面化层360可由基本上与图3B所示的平面化层328的材料层相同的材料层组成。例如，平面化层360可由厚度50-150的氮化钛层组成。

在掺杂多晶硅层用作导电层356的情况下，自然氧化物层可形成在导电层356的表面上。因此，优选在形成难熔金属层358之前从导电层356去除自然氧化物层。用于去除该自然氧化物层的技术已在第一实施例中给予描述过，因此不再重复描述。

参考图4B，在已沉积导电层356、高熔点金属层358和平面化层360之后，对结构进行热处理工艺，将导电层356的上部分转变成硅化物层362。例如，当高熔点金属层356由钴层组成时，在用于硅化的热处理期间导电层356的上部分转变成硅化钴层。利用基本上与形成图3C所示的上栓塞332的硅化相同的步骤，可完成用于硅化的热处理工艺。

在用于导电栓塞356的硅化的热处理工艺之后，去除未转变成硅化物层的平面化层360和一部分的难熔金属层358。去除难熔金属层358的未反应部分以及平面化层360的技术基本上与半导体存储器件制备方法的第一实施例所用技术的相同。

在已去除平面化层360以及难熔金属层358的未反应部分之后，扩散阻隔层(未示出)形成在硅化物层362上。从形成扩散阻隔层到完成半导体存储器件的步骤基本上与第一实施例相同，因此不再重复描述。

在上述按照本发明的半导体存储器件制备方法的第二实施例中，利用单独步骤得到导电栓塞324和导电层356。然而，利用单个步骤可形成导电栓塞324和导电层356，从而减少处理步骤的数量。例如，掺杂多晶硅可沉积在第二ILD膜320上，从而填充接触孔322，然后使第二ILD膜320上的多晶硅层平面化，直至在第二ILD膜320上保留预定厚度的多晶硅层。由此，通过单个步骤可得到的导电栓塞324和导电层356。

除忽略扩散阻隔层和下导电层的形成之外，按照本发明的半导体存储器件制备方法的第四实施例基本上仿照第三实施例的步骤。换句话说，半导体存储器件制备方法的第四实施例中形成的硅化物层例如硅化钴层充当扩散阻隔层和电容器下电极，因此无需单独形成扩散阻隔层和下导电层。

此外，因为利用硅化处理形成的硅化物层例如硅化钴层用作第四实施例中的电容器下电极，优选形成足够厚的硅化期间用作硅源的导电层356(参见图4A)。优选导电层356(参见图4A)的厚度约3000-10000。此外，优选控制用于硅化处理的处理条件以便形成厚度约3000-10000的硅化物层362(参见图4B)。

按照本发明的半导体存储器件制备方法的第五实施例基本上仿照本发明的第三实施例的相同步骤。然而，半导体存储器件制备方法的第五实施例不同于第三实施例，在形成下导电层之前硅化物层和阻挡扩散层顺序形成在导电栓塞和第二ILD膜之上，通过CVD或溅射工艺形成硅化物层。优选硅化物层由基本上与图3C所示的上导电栓塞332相同的材料层组成，厚度约50-1000。扩散阻隔层由基本上与包括在图3D所示的界面层334中的扩散阻隔层相同的材料层组成。

参考图5，利用与第一实施例相同的步骤，完成按照本发明的半导体存储器件制备方法的第六实施例，直到形成包括下栓塞330和上栓塞332的导电栓塞324。

接着，在导电栓塞324的上栓塞332之上形成界面层构图364和电容器下电极366。尤其是界面层和下导电层顺序叠层在上栓塞332和第二ILD膜320之上，上栓塞332和第二ILD膜320基本上分别与图3D所示的界面层334和下导电层336相同。紧接着，利用光刻法对界面层和下导电层进行构图，形成界面层构图364和电容器下电极366。

在已形成界面层构图364和电容器下电极366之后，利用普通工艺例如PECVD工艺，第三ILD膜368形成在半导体基底300之上。用于第三ILD膜368的材料层类型基本上与第一ILD膜318的材料层相同。接着，通过光刻法对第三ILD膜368进行构图，形成暴露电容器下电有366的顶表面的开口370。然后，扩散阻挡间隔372形成在开口370的侧壁上。扩散阻挡间隔372可由基本上与图3H所示的电容器保护层342相同的材料层组成。例如，扩散阻挡间隔372可由ALD-Al₂O₃层组成。在约400-600℃的温度下氧气气氛中选择性对所形成的扩散阻挡间隔372进行热处理工艺，从而稳定扩散阻挡间隔372用于增强功能。利用普通工艺例如溶胶-凝胶工艺，开口370被电容器介质层374所填充。电容器介质层374可由基本上与图3E电容器介质层338′的相同材料层组成。之后，为提高电容器介质层374的介质性能，对电容器介质层374进行热处理工艺。可在约600-800℃的温度下氧气气氛中对电容器介质层374进行热处理工艺。此后，在电容器介质层374形成电容器上电极376。对于形成电容器上电极376，利用普通工艺例如溅射工艺，在半导体基底的整个表面上形成上导电层，通过光刻法进行构图，形成电容器上电极376。用于上导电层的材料层的类型、厚度和结构以及形成上导电层所用的工艺基本上与形成图3D的上导电层340的相同。此后，形成密封层EL′，覆盖所得到的结构，这样与在其上未形成电容器上电极层376的部分电容器介质层374以及电容器上电极376的表面接触。优选形成多层结构的密封层EL′，如同图3H的密封层EL。此外，优选形成密封层EL′，包括至少阻隔层378和电容器保护层380。用于阻隔层378和电容器保护层380的材料层类型和厚度以及形成这些层所用的工艺基本上与形成图3H的阻隔层342和电容器保护层344的相同。此外，在形成阻隔层342和／或电容器保护层380之后，可进行热处理工艺。在与按照本发明的半导体存储器件制备方法的第一实施例相同条件下，可进行热处理工艺。

在已形成密封层EL′之后，利用ILD处理，在半导体基底300的整个表面上形成第四ILD膜382。用于第四ILD膜382的材料层类型基本上与用于第一ILD膜318的相同。接着，对第四ILD膜382进行金属化处理，经第四ILD膜382形成上电极金属接触384，上电极金属接触384与电容器上电极376接触。尽管未示出，在该金属化处理期间可形成下电极金属接触。接着，在半导体基底300上形成钝化层386。用于钝化层386的材料层的类型、厚度和结构以及形成钝化层386所用的工艺基本上与形成图3J的钝化层352的相同。

在按照本发明的半导体存储器件制备方法的第六实施例中，电容器介质层374直接被密封层EL′和扩散阻挡间隔372所覆盖，如同按照本发明的半导体存储器件制备方法的上述实施例，从而可保护电容器介质层374免受随后ILD和钝化处理期间产生的氢基气体的扩散。

另一方面，在进行如同第一实施例中的钝化处理之前，氢阻挡层388可形成在半导体基底300的整个表面上。此外，尽管未示出，在形成氢阻挡层388之前，可在半导体基底300的整个表面上选择性形成缓冲层。用于氢阻挡层388和缓冲层的材料层类型、厚度和结构以及形成这些层所用的工艺基本上与按照本发明的半导体存储器件制备方法的第一实施例的相同。在进行钝化处理之前形成缓冲层和／或氢阻挡层388，确保更有效保护电容器介质层374免受氢基气体经上电极金属接触384进入其中。

除填充经第一和第二ILD膜318和320形成的接触孔322的导电栓塞342完全由难熔金属硅化物层组成之外，按照本发明的半导体存储器件制备方法的第七实施例仿照半导体存储器件制备方法的第六实施例的步骤。在半导体存储器件制备方法的第二实施例中描述了形成通过第一和第二ILD膜318和320的接触孔322中的难熔金属硅化物层，因此不再重复描述。

按照本发明的半导体存储器件制备方法的第八实施例不同于第六实施例，具有单层结构例如只由掺杂多晶硅组成的导电栓塞324只填充通过第一和第二ILD膜318和320的接触孔322，而界面层构图364具有三层结构，其中导电层构图和扩散阻隔层构图顺序叠层。

对于具有三层结构的界面层构图364，导电层、硅化物层和扩散阻隔层顺序沉积在导电栓塞324和第二ILD膜320之上。在此，沉积三层所用的工艺基本上与按照本发明的半导体存储器件制备方法的第三实施例相同。当然，用作导电层和硅化物层和扩散阻隔层的材料类型和厚度基本上与上述半导体存储器件制备方法的第三实施例相同。

按照本发明的半导体存储器件制备方法的第九实施例仿照第七实施例的步骤，直至在经第一和第二ILD膜318和320形成的接触孔322中形成具有单层结构例如掺杂多晶硅的导电栓塞324。此后，通过半导体存储器件制备方法的第四实施例所用的步骤，在导电栓塞324和第二ILD膜320上形成掺杂多晶硅层和硅化物层。利用光刻法对硅化物层和掺杂多晶硅层进行构图，得到电容器下电极366和界面层构图364。在已形成电容器下电极366之后，对结构进行基本上与第六实施例所采用的相同步骤。

按照本发明的半导体存储器件制备方法的第十实施例仿照第七实施例的步骤，直至在经第一和第二ILD膜318和320形成的接触孔322中形成具有单层结构例如掺杂多晶硅的导电栓塞324。此后，硅化物层和扩散阻隔层顺序沉积在导电栓塞324和第二ILD膜320之上，并利用光刻法构图成界面层构图364。在结构上完成与半导体存储器件制备方法的第六实施例相同步骤，形成半导体存储器件。

下文通过如下实验例，将描述在防止ILD处理、IMD处理等期间产生的氢基气体对电容器C的恶化的这点上双层EL的效果。为此，在如下条件下形成样品1。之后，将-5～5V电压施加于样品1的电容器，测量电容器的极化程度和泄漏电流。结果如图6和7所示。

通过如下步骤制备样品1。首先，在半导体基底上形成铁电电容器。电容器的面积1．44×10^-6cm²，而电容器介质层由厚度约2000的PZT组成。电容器的上电极是Ir层和IrO₂层的双层，而这些层的厚度分别是1200和300。电容器的下电极也是Pt和IrO₂层的双层，而这些层的厚度分别是1500和500。

接着，形成双层密封层EL。即通过溅射工艺和在O₂气氛中450℃下热处理30分钟，形成厚度约1000的TiO₂层的阻隔层。此后，利用ALD工艺形成厚度约120的Al₂O₃层的电容器保护层。

此后，进行ILD处理，ILD处理期间产生氢源气体，在半导体基底的整个表面上形成层间介质层，然后形成部分暴露上和下电有的接触孔。为修复形成接触孔期间引起的损伤，在氧气气氛中在450℃下对样品1进行热处理30分钟。接着，形成上电极金属接触和下电极金属接触。

参考图6，可从约25μC／cm²的剩余极化值推理，近似与初始水平相同，在形成TiO₂和Al₂O₃层的双层密封层EL之后，采用ILD处理并不使电容器介质层恶化。该结果证实双层密封层EL防止电容器介质层的恶化。

参考图7，可看到在1-4V的电压下电容器的泄漏电流约10^-10安培。即确定电容器的泄漏电流在半导体存储器件的运行电压范围内具有稳定分布。从该结果，也可推理出双层密封层EL防止了电容器介质层的恶化。

制造样品2和3以同样品1比较。为方便比较，利用形成样品1的相同方法，在样品1中分别作为阻隔层和电容器保护层形成的TiO₂和Al₂O₃层，分别作为样品2和3的单密封层EL单独形成。即通过溅射工艺形成除TiO₂之外的样品2的密封层EL，而通过ALD工艺形成除Al₂O₃之外的样品3的密封层EL。

详细而言，制备样品2和3，采用电容器形成工艺，在与样品1的相同条件下形成半导体基底上的电容器。之后，形成单层的密封层EL。在如下条件下形成样品2和3的单层密封层EL。

在样品2的情况下，通过溅射工艺形成厚度约1000的TiO₂层的密封层EL。接着，在O₂气氛中650℃下对密封层EL进行热处理30分钟。在此，同形成样品1的阻隔层相比，热处理工艺的温度升高。

在样品3的情况下，通过ALD工艺形成厚度约120的Al₂O₃层的密封层EL。在此，Al(CH₄)₃和H₂O气体分别用作铝源气体和氧源气体。然而，未对样品3的密封层EL进行热处理工艺。

之后，以样品1的相同方法对样品2和3进行ILD和金属化处理，形成下电极金属接触和上电极金属接触。此后，如同样品1的情况下，改变电压，测量样品2和3的极化程度，从而得到滞后回路(分别由图8的S₂和S₃所示)。样品1的滞后回路(由S₁所示)也在图8中所示。

此外，从样品1、2和3中选择12个芯片小片，测量阻隔层接触电阻。图9中示出结果。在图11中样品1、2和3的阻隔层接触电阻分别由S₁、S₂和S₃表示。

如图8所示，由S₂所示的样品2的滞后回路面积比S₁所示的样品1的要小。这表明与样品1相比，ILD处理期间样品2的电容器介质层的铁电性能恶化。此外，从几乎为零的由S₃所示的样品3的剩余极化值，可推理样品3的电容器介质层的铁电性能几乎完全恶化。从这些结果，可得到如下结论。

首先，ILD处理期间样品2的密封层EL(TiO₂层)可阻挡氢的扩散。然而，与包括TiO₂和Al₂O₃层的双层密封层EL的样品1相比，该阻挡效果弱。

第二，对样品1的阻隔层(TiO₂层)进行热处理工艺的温度比样品2的密封层EL(TiO₂)要低。因此，与样品2的密封层EL相比，样品1的阻隔层的绝缘性能要弱。但样品1的阻挡氢的效果好。这表明阻挡氢的扩散的功能主要通过样品1的电容器保护层来实现。

第三，甚至在形成单层密封层EL之后密封层EL(样品2)的绝缘性能通过在600℃或更高温度下进行热处理工艺来改善的情况下，不能完全防止由氢扩散引起的电容器恶化问题。

第四，样品3的电容器介质层的恶化与形成密封层EL(Al₂O₃层)所用的工艺有关。即恶化原因是使用了充当氧源气体的H₂O。同时，在样品1的情况下，在形成阻隔层之后形成电容器保护层。即因为电容器覆盖有阻隔层，H₂O可用作通过ALD方法形成电容器保护层(Al₂O₃层)的氧源气体，而不导致电容器介质层的恶化。

如图9所示，样品1的阻隔层接触电阻低于样品3。此外，提高样品2的阻隔层接触电阻到约1MΩ或更大的程度。从图12可提出如下结论。

首先，形成样品1的阻隔层的热处理工艺温度(450℃)低于形成样品2的密封层EL的热处理工艺温度(600℃)。即样品2的阻隔层接触电阻的升高是由于密封层EL的高温热处理工艺而使氧扩散到接触栓塞。

第二，在防止氧扩散方面，样品3的密封层EL(Al₂O₃层)比样品2的密封层EL(TiO₂层)更有效。尽管在与形成样品1的电容器保护层相同条件下形成样品3的密封层EL，样品1的密封层EL的阻挡氧扩散的能力优良。因此，通过形成双层的密封层EL，可改善阻挡氧扩散的效果。

在按照本发明的半导体存储器件方面，可防止集成工艺期间由于氢攻击引起的电容器介质层的恶化，集成工艺在电容器形成之后进行。在按照本发明的半导体存储器件的另一方面，由于按照本发明的半导体存储器件具有低接触电阻的阻隔层，可提高运行速度。

在制备按照本发明的半导体存储器件方面，通过用具有多层结构的密封层覆盖电容器可保护电容器免受氢基气体。换句话说，可防止由于氢基气体引起的电容器介质层的恶化，氢基气体产生于在形成电容器之后随后进行的集成工艺。在制备按照本发明的半导体存储器件另一方面，避免了氧气气氛中高温热处理工艺期间半导体存储器件的接触电阻的提高。而且，如果在钝化层形成之前形成缓冲层和／或氢阻挡层，可防止由于钝化处理期间产生的氢引起的电容器介质层的恶化。

参考优选实施例，已部分示出和描述了本发明，应理解本领域的技术人员可对形式和细节作出多种改变，而不脱离附属权利要求所确定的本发明的精神和范围。

Claims

1．一种半导体存储器件，包括：

电容器，具有下电极、上电极以及位于下和上电极之间的电容器介质层；

密封层，具有多层结构，密封层覆盖电容器的整个表面并包括至少由不同绝缘材料形成的两个材料层；

介质层，形成在密封层上；和

金属接触，经密封层和介质层形成，与上电极接触。

2．按照权利要求1的半导体存储器件，其中密封层包括至少阻隔层和电容器保护层，阻隔层位于电容器保护层之下，而阻隔层和电容器保护层由不同材料层组成。

3．按照权利要求2的半导体存储器件，其中密封层具有双层结构，除形成金属接触的部分上电极之外，阻隔层是覆盖电容器的整个表面的介质层，而电容器保护层是覆盖阻隔层的整个表面的介质层。

4．按照权利要求2的半导体存储器件，其中阻隔层由能防止形成在阻隔层之下的材料层与电容器保护层之间反应的材料层组成，而电容器保护层由能防止陷入在介质层中的氢扩散到电容器介质层中的材料层组成，介质层形成在电容器保护层上。

5．按照权利要求2的半导体存储器件，其中阻隔层由能防止电容器介质层挥发的材料层组成，而电容器保护层由能防止陷在介质层中的氢扩散到电容器介质层中的材料层组成，介质层形成在电容器保护层上。

6．按照权利要求2的半导体存储器件，其中阻隔层由能防止电容器介质层挥发并能防止形成在阻隔层之下的材料层与电容器保护层之间反应的材料层组成，而电容器保护层由能防止陷在介质层中的氢扩散到电容器介质层中的材料层组成，介质层形成在电容器保护层上。

7．按照权利要求2的半导体存储器件，其中阻隔层是通过在氧气气氛中在约400-600℃温度下的热处理工艺而稳定的材料层。

8．按照权利要求2的半导体存储器件，其中电容器保护层是通过原子层沉积工艺而形成的材料层。

9．按照权利要求2的半导体存储器件，其中阻隔层和电容器保护层均具有50-1500的厚度。

10．按照权利要求2的半导体存储器件，其中阻隔层由TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。

11．按照权利要求2的半导体存储器件，其中电容器保护层由Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成，用于电容器保护层的材料层不同于用于阻隔层的材料层。

12．按照权利要求1的半导体存储器件，还包括在金属接触和介质层之上的钝化层。

13．按照权利要求12的半导体存储器件，还包括位于金属接触与钝化层之间的氢阻挡层。

14．按照权利要求14的半导体存储器件，其中氢阻挡层是金属氧化物层。

15．按照权利要求13的半导体存储器件，其中氢阻挡层是通过原子层沉积工艺而形成的材料层。

16．按照权利要求13的半导体存储器件，其中氢阻挡层由Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。

17．按照权利要求13的半导体存储器件，其中氢阻挡层是通过在氧气气氛中在400-600℃温度下的热处理工艺而稳定的材料层。

18．按照权利要求13的半导体存储器件，还包括位于金属接触与氢阻挡层之间的缓冲层。

19．按照权利要求1的半导体存储器件，其中电容器下电极由硅化钴层组成。

20．按照权利要求1的半导体存储器件，还包括：

层间介质膜，位于电容器之下；

导电栓塞，经层间介质膜形成，导电栓塞电连接电容器下电极；和

界面层，由电容器下电极与导电栓塞之间的硅化钴层组成。

21．按照权利要求1的半导体存储器件，还包括：

层间介质膜，位于电容器之下；和

导电栓塞，经层间介质膜形成，导电栓塞电连接电容器下电极；

其中导电栓塞只由硅化钴层或导电层与硅化钴层的双层组成。

22．一种半导体存储器件，包括：

密封层，覆盖电容器的整个表面，密封层具有至少包括由不同绝缘材料组成的阻隔层和电容器保护层的多层结构，

其中阻隔层形成在电容器保护层之下。

23．一种半导体存储器件，包括：

介质层，形成在电容器之上；

金属接触，经介质层形成，与上电极接触；和

钝化层，形成在金属接触之上，

其中氢阻挡层位于金属接触与钝化层之间。

24．按照权利要求23的半导体存储器件，其中氢阻挡层由Al₂O₃层、TiO₂层、Ta₂O₅层、BaTiO₃层、SrTiO₃层、Bi₄Ti₃O₁₂层或PbTiO₃层形成。

25．按照权利要求23的半导体存储器件，其中氢阻挡层是通过原子层沉积工艺而形成的材料层。

26．一种制备半导体存储器件的方法，包括：

形成具有下电极、上电极以及位于下和上电极之间的电容器介质层的电容器；

形成具有多层结构的密封层，从而覆盖电容器的整个表面。

27．一种集成电路器件，包括：

集成电路电容器结构，具有下电极、上电极以及在下和上电极之间延伸的电容器介质层；

保护层，密封所述集成电路电容器结构，所述保护层包括至少在电容器介质层上延伸的内扩散阻隔层以及在内扩散阻隔层上的外扩散阻隔层的组合，其中内扩散阻隔层由从TiO₂、Ta₂O₅、BaTiO₃、SrTiO₃、Bi₄Ti₃O₁₂或PbTiO₃构成的组中选择出的材料组成，而外扩散阻隔层由Al₂O₃组成；和

层间绝缘层，位于所述保护层上。

28．按照权利要求27的装置，其中所述内扩散阻隔层阻挡电容器介质层的成分向外扩散以及通过。

29．按照权利要求27的装置，其中外扩散阻隔层阻挡氢离子扩散通过。