JPH01220846A - 配線形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線形成方法に関する。本発明の配線形成方
法は、例えば半導体装置におけるゲート電極の形成など
の微細配線の形成方法等として利用することができる。

〔発明の概要〕

本発明の配線形成方法は、不純物を含有するシリコン層
を５８０℃以下の温度で形成し、該シリコン層上に高融
点金属シリコン化合物層を形成することによって、上記
シリコン層として凹凸のないものを得、またその上の上
記高融点金属シリコン化合物層も凹凸のないものを得る
ことによって、従来表面凹凸の存在によりもたらされて
いた諸問題点を解決したものである。

〔従来の技術〕

従来より、例えばＭＯ３ＬＳＴの製造工程において、ゲ
ート電極材料として高融点金属のシリコ・ン化合物（シ
リサイド）を使用することが知られている。例えば、ポ
リシリコン層と上記のようなシリサイド層とを積層して
、いわゆるポリサイド層を形成して、ゲート電極とする
ことが知られている。

一方近年、上記ポリシリコンＮ（あるいはポリサイド層
）等において、リンをドープしたポリシリコンである、
いわゆるＰ−ＤＯＰＯ３（リンドープポリシリコン）を
使用する提案がなされている。

このような不純物をドープしたポリシリコンは、各種の
手段で形成することができる。ゲート電極形成の如き配
線形成に用いる場合にあっては、６００〜６５０℃の温
度で形成したＩｎ　５ｉｔｕ　Ｐ−ＤＯＰＯ８、即ちＣ
ＶＤ法などでゲート形成時に同時にリンをドープした形
のポリシリコン層としてＰ−ＤＯＰＯ３を形成するとい
うものや、ＰＳＧ拡散Ｐ、−Ｄ　ＯＰ　ＯＳ　、即ちＰ
ＳＧ　（リンシリケートガラス）から隣接する純ポリシ
リコンにリンを拡散させて得るものや、更にＰ゛イオン
純ポリシリコンシリコンに注入して得るＰ゛イオン注注
入−ＤＯＰＯ３等が知られている。

〔発明が解決しようとする問題点〕

ところが上記のようにして得られる従来のＰ−ＤＯＰＯ
３は、いずれもその表面の平坦度（モホージー）が悪く
、得られたＰ−ＤＯＰＯ３膜にはピンホールやいわゆる
グレインバウンダリーができ易い。従来のＰ−ＤＯＰＯ
３は、このように表面にどうしても凹凸（アスピリティ
と称される）ができてしまい、電極形成のため等で該Ｐ
−Ｄ。

ＰＯ３の上にタングステンシリサイドＷ　Ｓ　ｉ　ｘ等
のシリサイドを形成すると、シリサイドは下地の該凹凸
を反映して、この凹凸を更に大きくした表面の膜になっ
てしまう。

シリサイド形成後、アニール工程などが行われて、熱処
理がなされる場合、かかる熱処理によってタングステン
シリサイドＷＳｉｘが多結晶ＷＳｉ２になり、Ｐ−ＤＯ
ＰＯ３のグレインを更に強調した如きグレインができ、
該シリサイド膜表面の凹凸（アスピリティ）が−層増大
する。

これを酸化した場合は、アスピリティのために、フリー
なタングステン（Ｗ）や、タングステンシリサイド（Ｗ
Ｓｉｚ）が５４０ｇ中に取り込まれた異常酸化となり、
層間耐圧の低いものとなる。

また、Ｐ−ＤＯＰＯ３形成後、連続して直後にシリサイ
ド堆積を行わない場合や、プレデポジションを行った場
合には、シリサイド形成前に前処理として、バッファ（
緩衝）フン酸処理が必要となるが、このとき上記のよう
に表面に凹凸があると、フッ酸が膜の該グレインバウン
ダリーやピンホールに沿って侵入し、この結果ゲート酸
化膜をもエツチングしてしまうことがあり、このため耐
圧の信頼性を落とすので、現状では薄膜化に限界があり
、例えば一般に１　、５００Å以下には薄膜化が難しか
った。（なお、本出願人は、これらの問題の解決の一手
段として、特願昭６２−２１０７１２号に係る発明を先
に出願している。） 本発明は、上記のような問題点を解決せんとしてなされ
たもので、本発明の目的とするところは、膜表面の凹凸
の発生を抑制でき、従って耐圧性低下などの問題をもた
らすことなく薄膜化を実現でき、しかもこれらを容易で
短時間の工程で実現することができる配線形成方法を提
供することにある。

〔問題点を解決するための手段） 本発明に係る配線形成方法は、不純物を含有するシリコ
ン層を５８０℃以下の温度で形成する工程と、該シリコ
ン層上に高融点金属シリコン化合物層を形成する工程と
、上記シリコン層と高融点金属シリコン化合物層をパタ
ーニングする工程とを具備し、少なくとも上記高融点金
属シリコン化合物層形成後に熱処理を行うことを特徴と
するものであって、本発明はかかる技術的手段をとるこ
とにより、上記目的を達成するに至ったのである。

本発明の構成について、後記詳述する本発明の一実施例
を示す第１図を用いて説明すると、次のとおりである。

本発明の配線形成方法は、不純物を含有するシリコン層
を５８０°Ｃ以下の温度で形成する工程を存する（不純
物含有シリコン形成工程と称する）。

これは例えば、第１図（ａｌに略示する如く、半導体基
板などの基体１０（図示例は該基体１０上に予め二酸化
ケイ素膜１１が形成されている）の上に、リンやホウ素
、あるいはヒ素などの不純物を含有するシリコン層１を
成長させることにより、実施できる。

かかるシリコン層１の形成は、例えばＣＶＤ法により達
成できる。ＣＶＤ法としては、熱ＣＶＤ法でもプラズマ
ＣＶＤ法でもよく、圧力０．１〜１．０Ｔｏｒｒ程度と
することが好ましい。不純物としてリンを含有させる場
合、そのリン濃度は、０．１〜２゜０ｗｔ％に制御する
ことが好ましい。用いることができるＣＶＤ装置として
は、通常使用される任意のＣＤＶ装置でよく、例えば横
型ＬＰ（低圧）−ＣＤＶ装置、縦型ＬＰ−ＣＤＶ装置、
アイソサーマルＬＰ−ＣＤＶ装置、枚葉ＬＰ−ＣＤＶ装
置、プラズマＬＰ−ＣＤＶ装置等を使用することができ
る。所望の特性を得るため、このような適宜の装置を任
意に選択できる。

ＣＤＶ装置を用いてシリコン［１を形成するとき、温度
条件は５８０℃以下であるが、４００〜５８０°Ｃ程度
であることが更に好ましい。特に５ｉｌ１４を使用して
不純物含有シリコン層１をＣＤＶ法により形成する場合
には、５７０℃以下、またジシラン５ｉｚｌｌ−を使用
して該シリコン層１を形成する場合には、４２０〜５０
０℃の範囲とすることが好ましい。

本発明の実施に際して、上記温度条件は、ポリシリコン
層１の成長速度も考慮すると、例えば成長速度５０人／
ｍｉｎとした場合、実用上最低４００　’Ｃ程度である
ことが好ましい。

シリコンに含有させる不純物としては、前記したリン、
ヒ素、ホウ素等のほか、酸素がドープされた半絶縁性ポ
リシリコン（ＳＩＰＯ３）等にも適用可能である。

上記のように不純物含有シリコンＮ１を形成した後、本
発明においては、例えば第１図（ｂｌに示すように、該
シリコンＮｌ上に、高融点シリコン化合物層２を形成す
る（高融点シリコン化合物形成工程と称する）。

例えば、タングステンシリサイド層を形成する。

更に本発明の配線形成方法は、上記シリコン層１と高融
点金融シリコン化合物Ｎ２とをパターニングする工程を
有し、例えばこれにより第１図（Ｃ）に示すような構造
を得る（パターニング工程と称する）。

しかして本発明においては、少なくとも上記高融点金属
シリコン化合物層２形成後に熱処理を行う（熱処理工程
と称する）。

本発明において、この熱処理工程は、少なくとも高融点
金属シリコン化合物層形成後に行われればよいものであ
って、バターニング工程の前であっても後であってもよ
い。例えば、第１図の例示で説明すると、第１図（ｂ）
の高融点金属シリコン化合物形成工程の後に、矢印■の
経路で同図の（ｄ）に示すように、パターニングする前
に熱処理を行い、その後パターニングするのでも、ある
いは第１図（Ｃ１のバターニング工程の後に、矢印■の
経路で同図の（ｄ′）の如く熱処理を行うのでもよい。

更には、例えば第１図ｔｅｌに示すように不純物を導入
してソース、ドレイン領域３，４を形成する場合がある
が、その後に熱処理を行うのでもよい（矢印■）。

〔作用〕

本発明の配線形成方法は、上述のように高融点金属シリ
コン化合物層を形成した後、熱処理を行うので、従来は
不純物を含有するシリコン層１の表面の凹凸が反映され
て生じた高融点金属シリコン化合物層の表面の凹凸が、
この熱処理により強調されて不都合を生じていたのであ
るが、本発明においては、不純物含有のシリコン層１が
５８０℃以下の温度で形成されたものであるので、該シ
リコン層ｌ自体に凹凸が少なく、よって高融点金属シリ
コン化合物層２の表面も凹凸が抑制され、従って熱処理
によっても凹凸が強調されて不都合が生じることを防止
できる。

本発明において、５８０℃以下の温度で形成される不純
物含有シリコンは、この５８０℃という温度が、はぼポ
リシリコン（多結晶シリコン）とアモ　　。

ルファスシリコンとの境界温度に該当するので、５８０
℃以下での不純物含有シリコンの形成であれば、３亥シ
リコンはアモルファスシリコンである力１、あるいは少
なくともアモルファスシリコンに近い微細結晶状のポリ
シリコンとなる。アモルファスシリコンは、非晶質であ
るのでダレインバウンダリーの発生するおそれはなく、
凹凸が生じないので、好ましい。また、ポリシリコンで
あってもかかるＡ度条件下で得られるものは、凹凸の発
生が極めて少ない。従って、従来のＰ−ＤＯＰＯ３より
も層厚を薄膜化でき、またこのため層形成の時間を短縮
できる。

このように、本発明では不純物含有のシリコン層は５８
０℃以下の温度で形成されるものであるが、本発明は、
以下のような本発明者の知見に基づいて達成されたもの
である。

第２図は、各温度において不純物含有シリコン、特に第
２図の場合リンをドープしたシリコンを形成して、その
結晶性をＸｖＡ回折技術により確認したものである。図
中の（２２０）及び（３１１）で示されるデータにより
結晶性を知ることができ、特に（２２０）のデータによ
り、アモルファスであるか否かを知ることができる。第
２図（ａ）に示すように、６５０℃で形成したものは、
（２２０）の結晶性を示すデータが大きく、また第２図
（ｂｌのように６２５℃のものも同様な傾向にあって、
いずれも結晶性が高いことがわかる。第２図（Ｃ）の６
００℃の場合も、結晶性を保っており、この段階では結
晶性を保ったＰ−ＤＯＰＯ３になっていると考えられる
。しかし第２図（ｄ）の５７５℃のデータでは、図中に
符号Ｉで示すように、結晶性は残ってもわずかである。

第２図＋ｅ＋の如＜５５０℃になると、図中に符号■で
示すように、結晶性は見られず、アモルファスで、Ｐ−
ＤＡＳ　（後述）になっていることがわかる。

よって、本発明の温度範囲であると、アモルファスか、
もしくはそれに近く、凹凸の発生しにくいシリコン層が
得られるのである。

また、従来のＰＳＧを用いてのＰ−ＤＯＰＯ３形成の場
合、あるいはＰＯＣｊ２３プレデポジションによるＰ−
ＤＯＰＯ３形成の場合には必須である高温アニールは、
本発明においては必ずしも必要ではないので、拡散源を
エツチングするための前処理工程をなくすことが可能で
ある。しかし、かかる前処理が必要な場合、例えばＷＳ
ｉｘなどのシリコン化合物を堆積する際の前処理として
フッ酸系のエッチャントを用いる必要がある場合（連続
してシリコン化合物を堆積しない場合など）があっても
、前記の如くピンホールなどの凹凸がないので、凹凸か
らエッチャントが侵入することがなく、耐エツチャント
性が向上し、耐圧低下等の不都合を防止できる。

〔実施例〕

以下本発明の実施例について説明する。なお当然のこと
ではあるが、本発明は以下の実施例により限定されるも
のではない。

実施例−１ この実施例は本発明を、タングステンシリサイドを用い
たポリサイドゲート電極の形成に適用したものである。

第１図を参考にして実施例を説明する。

本実施例では、不純物を含有するシリコン層１として、
リンをドープしたシリコン層を用い、これをゲート酸化
膜となる二酸化シリコン層１１が予め形成されたシリコ
ン基板である基体１０に下記条件でＣＶＤ成長させた。

使用したＣＤＶ装置は、等温球体系ＬＰ−ＣＶＤ炉であ
る。

形成温度：５８０℃以下（５５０℃以上とすることが好
ましい） ガス系　：　５ｉ８４２００〜６００　ＳＣＣ門Ｐｌｈ
　　　０．１〜３　　ＳＣＣＭ Ｈｅ　　　１００〜４００　ＳＣＣＭ 形成圧カニ　０．１〜０．６　　Ｔｏｒｒ上記温度条件
であると、アモルファスな、リンがドープされたポリシ
リコン（リンドープドアモルスアスボリシリコン。適宜
本明細書においてＰ−ＤＡＳと略記する）、またはそれ
に近い微細結晶の多結晶シリコンが得られる。

このガス系により、Ｐ　−Ｄ　Ａ−３中のリン濃度が０
．４〜０．２　ｗｔ％のものが得られるように、制御で
きる。

このようにして、基体１０上にリン含有のシリコン層１
が形成された、第１図（ａｌの構造が得られる。

次に、高融点金属シリコン化合物Ｎ２を形成する。本例
では、タングステンシリサイドＷＳｉｘを堆積した。こ
れにより、第１図（ｂｌの構造を得る。

タングステンシリサイド層の形成は、例えばマルチチャ
ンバ一方式の装置であれば、上記シリコンＮ１の形成に
連続して行うことができる。真空を破らないか十分なパ
ージのもとでは、他の反応炉で連続的にＷｉＳｉｘを堆
積することによるのでもよい。

あるいは、真空を破って、ＬＰ−ＣＶＤでＷｉＳｉｘを
堆積するのでもよい。後者の場合は、表面に自然酸化に
より二酸化ケイ素膜が生ずるので、ＷＳｉｘ堆積前にフ
ッ素系の薬剤（フッ酸など）で前処理する必要があるが
、前記の如くピンホールなどの凹凸がないので、かかる
処理によっても耐圧の劣化などが防止できる。

上記シリコン層ｌ形成とシリコン化合物層２形成との間
では、必要に応じてアニール処理はしてもしなくてもよ
いわけであるが、アニール処理をセスに、シリコンＪＩ
ＪＩＩをアモルファスシリコンあるいは微結晶ポリシリ
コンのままにしておくことが、後にこれをチャネリング
マスクにするなどのことからは、好ましい。また、その
後のタングステンシリサイド層（シリコン化合物層２）
の形成も、スパッタ法あるいは低温ＣＶＤ法などで、ア
モルファスに近いものにするのが好ましい。

本実施例では、第１図（ｄ）または第１図（ｄ′）の工
程で、熱処理を行う。この熱処理は、例えば上記のよう
に形成された不純物含有のシリコン層ｌを多結晶化する
ための処理として用いることができる。多結晶化する場
合、その熱処理温度は６００℃以上が好ましく、より好
ましくは９００℃〜１０００℃程度である。これにより
上記シリコン層ｌは、表面の平坦性を保持した状態で良
好に多結晶化される。そのほか本発明におけるシリコン
化合物層２形成後の熱処理は、その他の必要に応じて行
われるアニール等の処理であってよい。

本実施例では、ゲート電極形成のためのバターニング工
程を行う。即ち、第１図（Ｃ）に示すように常法により
所定のパターニングを行い、これをいわゆるポリサイド
構造のゲート電極として形成する。また、適宜ソース、
ドレイン領域３，４を形成する。

上述の如き実施例によれば、不純物含有シリコン層１の
表面の凹凸が小さく、かつその上に形成する高融点金属
シリコン化合物層２の表面の凹凸が小さいので、両層１
，２から成るポリサイド表面は結果的にその表面凹凸（
アスペリティ）が小さい膜となる。従って、従来技術で
は凹凸が下地Ｐ−ＤＯＰＯ３の凹凸が強調された如き形
になっていたのに対して、このようなことがなくなり、
層間膜の耐圧を向上できる。また、上記温度範囲での不
純物含有シリコン層ｌの形成により、微結晶からアモル
ファス状態のＰ−ＤＡＳを形成することができ、これに
より、ポリサイド用のＰ−Ｄｏｐｏｓとしては、薄膜化
が達成できる。かつ、エツチング耐性などが良好で、ゲ
ート電極直下のゲート絶縁膜１１を劣化しにくい。

この実施例では、ＰＳＧやＰＯＣｌ２を用いて形成する
Ｐ−ＤＯＰＯ３でなく、上記の如きＰ−ＤＡＳの形成で
あるので、すでにリンが入っている状態で形成でき、そ
の後のエツチング工程に自由度が高い。ＰＳＧを用いる
固相拡散技術であったり、またＰＯＣｌユのプレデポジ
ション技術は、条件制御が細か（必要であるが、本実施
例によれば、そのような条件は必ずしも必要でないから
である。

なお本実施例では、Ｐ−ＤＡＳも、高融点金属シリコン
化合物であるＷＳｉｘも、アモルファス乃至それに近く
したので、イオン注入マスク効果が高く、チャンネリン
グしに＜＜、好ましい。

なお、リン含有シリコンＮ１の作成温度を変えて、それ
により得たゲート電極を有するウェハーを作成し、その
ウェハー面内の均一性を表した特性を、第３図に示す。

ウェハー面内の均一性は、ウェハー表面上の任意の５点
を選択しその厚みの平均をパーセントとして表したが、
第３図の如く、本発明外の温度条件によって作製された
もののウェハー面内の均一性は約５〜７％程度であるの
に対して、本実施例の如＜５８０℃以下の温度としてＰ
−ＤＡＳを経て作製されたもののウェハー面内の均一性
は、１％以下であった。

実施例−２ 本実施例では、次のガス系を用いて、下記条件で、不純
物であるリンを含有したシリコンＥｉｌを形成した。そ
の他は実施例−１と同様に実施した。

形成温度：５７５℃以下（４５０℃以上）ガス系　：　
　５ｉＪｂ　　１００〜５００　５ＣＣＭＰｕｓ　　　
０．１〜３　５ＣＣＭ Ｈｅ　　　１００〜４００　　ＳＣＣＭ形成圧カニ　　
０．１〜０．６　ＴｏｒｒＰ−ＤＡＳ中のリン濃度は、
０．４〜２匈ｔ％　になるように制御した。

本実施例も、実施例−１と同じ効果が得られる。

〔発明の効果〕

上述の如く、本発明によれば、膜表面の凹凸の発生を抑
制できるので、これに伴い種々の効果、例えば耐圧性低
下などの問題をもたらすことなく薄膜化を実現できるな
どの効果をもたらすことができる。しかもこれらを容易
で短時間の工程で実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための工程図、第
２図及び第３図は本発明の詳細な説明するための図であ
る。 １・・・不純物含有シリコン層、２・・・高融点金属層
。

Claims (1)

1. 【特許請求の範囲】 １、不純物を含有するシリコン層を５８０℃以下の温度
   で形成する工程と、 該シリコン層上に高融点金属シリコン化合物層を形成す
   る工程と、 上記シリコン層と高融点金属シリコン層をパターニング
   する工程とを具備し、 少なくとも上記高融点金属シリコン化合物層形成後に熱
   処理を行うことを特徴とする配線形成方法。