JPS60213046A - 基板上にポリサイド構造を形成する方法 - Google Patents
基板上にポリサイド構造を形成する方法Info
- Publication number
- JPS60213046A JPS60213046A JP60056246A JP5624685A JPS60213046A JP S60213046 A JPS60213046 A JP S60213046A JP 60056246 A JP60056246 A JP 60056246A JP 5624685 A JP5624685 A JP 5624685A JP S60213046 A JPS60213046 A JP S60213046A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- tantalum
- substrate
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 20
- 229910052715 tantalum Inorganic materials 0.000 claims description 18
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- OHZZTXYKLXZFSZ-UHFFFAOYSA-I manganese(3+) 5,10,15-tris(1-methylpyridin-1-ium-4-yl)-20-(1-methylpyridin-4-ylidene)porphyrin-22-ide pentachloride Chemical compound [Cl-].[Cl-].[Cl-].[Cl-].[Cl-].[Mn+3].C1=CN(C)C=CC1=C1C(C=C2)=NC2=C(C=2C=C[N+](C)=CC=2)C([N-]2)=CC=C2C(C=2C=C[N+](C)=CC=2)=C(C=C2)N=C2C(C=2C=C[N+](C)=CC=2)=C2N=C1C=C2 OHZZTXYKLXZFSZ-UHFFFAOYSA-I 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 29
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 14
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- OEIMLTQPLAGXMX-UHFFFAOYSA-I tantalum(v) chloride Chemical compound Cl[Ta](Cl)(Cl)(Cl)Cl OEIMLTQPLAGXMX-UHFFFAOYSA-I 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- 230000003340 mental effect Effects 0.000 description 9
- 229910000077 silane Inorganic materials 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229910004217 TaSi2 Inorganic materials 0.000 description 7
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 229910004474 Ta5Si3 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011541 reaction mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- -1 tantalum silicide Chemical compound 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/935—Gas flow control
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は電子装置の製造に用いる適当な表面の上に多
結晶シリコン／珪化タンタル構造を被着するための方法
に関する。
結晶シリコン／珪化タンタル構造を被着するための方法
に関する。
電子工業界では、横方向導電度（１ａｔｅｒａｌ ｃｏ
ｎ−ｄｕｃｔｉｖｉｔｙ ）を改善するために、ドープ
した多結晶シリコン構造の代シに、ドープした多結晶シ
リコン層と七の上に設けた耐熱性金属珪化物の層とで構
成された２層構造を用いることが次第に一般的になって
きている。このような構造は一般に「ポリサイド（ｐｏ
ｌｙｃｉｄｅ ） Ｊ構造と呼ばれている。
ｎ−ｄｕｃｔｉｖｉｔｙ ）を改善するために、ドープ
した多結晶シリコン構造の代シに、ドープした多結晶シ
リコン層と七の上に設けた耐熱性金属珪化物の層とで構
成された２層構造を用いることが次第に一般的になって
きている。このような構造は一般に「ポリサイド（ｐｏ
ｌｙｃｉｄｅ ） Ｊ構造と呼ばれている。
ポリサイド構造の面積抵抗は一般に、ドーグした多結晶
シリコンのみからなる単層構造の面積抵抗よシ１桁低い
。
シリコンのみからなる単層構造の面積抵抗よシ１桁低い
。
ポリサイド構造は金属酸化物半導体（ＭＯＳ）装置の高
導電度ゲートレベル金属化を行うために用いられる。即
ち、ポリサイド構造は、例えば超高速集積回路（ＶＨ８
ＩＣ）のような構造におけるゲート材料及び相互接続体
として用いられる。
導電度ゲートレベル金属化を行うために用いられる。即
ち、ポリサイド構造は、例えば超高速集積回路（ＶＨ８
ＩＣ）のような構造におけるゲート材料及び相互接続体
として用いられる。
ポリサイド構造は、例えば、絶縁ゲート電界効果トラン
ジスタ（ＩＧＦＥＴ ）やその他の類似装置のゲート材
料として用いられてきた。
ジスタ（ＩＧＦＥＴ ）やその他の類似装置のゲート材
料として用いられてきた。
従来、ポリサイド構造は、低圧化学蒸着（ＬＰＣＶＤ）
法によシ未ドーグ多結晶シリコンを被着し、この多結晶
シリコンを、例えば、オキシ塩化燐を用いた拡散により
ドープし、その後、別々の金属ターゲットとシリコンタ
ーゲットからの同時スパッタリング（ｃｏ −ｓｐｕｔ
ｔｅｒｉｎｇ ）によシ、ドーグした多結晶シリコン上
に耐熱性金属珪化物、例えば、珪化タンタルを被着する
という方法で作られている。この珪化物層の導電度を所
望の低導電度にするためＫはこの後、アニール処理を施
さねばならない。従って、この方法は効果的ではあるが
、基板の多段階ノ・ンドリンクを伴う異る複数タイプの
装置中で順次処理せねばならないという欠点がある。
法によシ未ドーグ多結晶シリコンを被着し、この多結晶
シリコンを、例えば、オキシ塩化燐を用いた拡散により
ドープし、その後、別々の金属ターゲットとシリコンタ
ーゲットからの同時スパッタリング（ｃｏ −ｓｐｕｔ
ｔｅｒｉｎｇ ）によシ、ドーグした多結晶シリコン上
に耐熱性金属珪化物、例えば、珪化タンタルを被着する
という方法で作られている。この珪化物層の導電度を所
望の低導電度にするためＫはこの後、アニール処理を施
さねばならない。従って、この方法は効果的ではあるが
、基板の多段階ノ・ンドリンクを伴う異る複数タイプの
装置中で順次処理せねばならないという欠点がある。
レーラー（Ｌｅｈｒｅｒ）氏の米国特許第４．３５９，
４９０号明細書には、ポリサイド構造を完全にＬＰＣＶ
Ｄ法によって形成する方法が開示されている。この明細
書には、被着されたフィルム中のシリコンに対するタン
タルの比率は示されておらず、単に「珪化メンタル」と
のみ記されている。１９８２年１０月のファースト・イ
ンタナショナル・シンポジウム・オン・グイエルニスア
イ・サイエンス・アンド・テクノロジ（Ｆｉｒｓｔ Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉ−ｕｍ ｏ
ｎ ＶＬＳ Ｉ ５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎ
ｏｌｏｇｙ ）で提出した論文において、レーラー氏等
は、６００〜６５０℃の温度で五塩化タンタルとシラン
から直接、珪化メンタルを被着することを述べている。
４９０号明細書には、ポリサイド構造を完全にＬＰＣＶ
Ｄ法によって形成する方法が開示されている。この明細
書には、被着されたフィルム中のシリコンに対するタン
タルの比率は示されておらず、単に「珪化メンタル」と
のみ記されている。１９８２年１０月のファースト・イ
ンタナショナル・シンポジウム・オン・グイエルニスア
イ・サイエンス・アンド・テクノロジ（Ｆｉｒｓｔ Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉ−ｕｍ ｏ
ｎ ＶＬＳ Ｉ ５ｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎ
ｏｌｏｇｙ ）で提出した論文において、レーラー氏等
は、６００〜６５０℃の温度で五塩化タンタルとシラン
から直接、珪化メンタルを被着することを述べている。
生成されたフィルムは金属分が多い、即ち、 Ｔａ５Ｓ
ｘ３に近いと述べられている。しかし、金属分の多い珪
化物を化学量端的ＴａＳｉ２にｙｍする際、シリコン層
からのシリコンの吸着が一様でないことにより、珪化物
層の上面と珪化物層と多結晶シリコン層の間の境界面と
がかなり粗面になってしまった。そこで、レーラー氏等
は、珪化タンタルを直接化学量論的ＴａＳｉ２の形で被
着するのが望ましいと結論している。
ｘ３に近いと述べられている。しかし、金属分の多い珪
化物を化学量端的ＴａＳｉ２にｙｍする際、シリコン層
からのシリコンの吸着が一様でないことにより、珪化物
層の上面と珪化物層と多結晶シリコン層の間の境界面と
がかなり粗面になってしまった。そこで、レーラー氏等
は、珪化タンタルを直接化学量論的ＴａＳｉ２の形で被
着するのが望ましいと結論している。
この発明による多結晶シリコン／珪化タンタル構造を形
成する方法では、全工程が１つの反応室中で実施され、
上述したような従来法の欠点は取除かれる。
成する方法では、全工程が１つの反応室中で実施され、
上述したような従来法の欠点は取除かれる。
この発明によれば、ポリサイド構造は、ＬＰＣＶＤ法に
よりアモルファスなドーグされたシリコンと金属分の多
い珪化タンタル、即ち、かなりの部分が’ｆ’ａ５ｓ
１３である珪化メンタルとを順次被着し、七の後、比較
的高い温度でアニール処理して、アモルファスシリコン
を多結晶状ＭＫ変換し、かつ、Ｔａ５Ｓｉ３を所要のＴ
ａＳｉ２に変換することによって作られる。この変換に
要するシリコンはシリコン層から供給される。この方法
における全工程は同じ反応室中で実施される。
よりアモルファスなドーグされたシリコンと金属分の多
い珪化タンタル、即ち、かなりの部分が’ｆ’ａ５ｓ
１３である珪化メンタルとを順次被着し、七の後、比較
的高い温度でアニール処理して、アモルファスシリコン
を多結晶状ＭＫ変換し、かつ、Ｔａ５Ｓｉ３を所要のＴ
ａＳｉ２に変換することによって作られる。この変換に
要するシリコンはシリコン層から供給される。この方法
における全工程は同じ反応室中で実施される。
この発明に基いて２層ポリサイド構造を形成する基板と
しては、電子工業の分野で従来用いられているどのよう
な材料のものでも使用可能であるが、好ましい基板の１
つは単結晶シリコンウエノ・である。この基板は、例え
ば、導電性を持った領域を作るためのドーピングなどの
部分処理を施すことができる。通常、ポリサイド構造の
すぐ下にはゲート酸化物、即ち、二酸化シリコンの層が
ある。単結晶シリコンウェハを用いる場合には、このゲ
ート酸化物層は従来の熱酸化法によって形成する。
しては、電子工業の分野で従来用いられているどのよう
な材料のものでも使用可能であるが、好ましい基板の１
つは単結晶シリコンウエノ・である。この基板は、例え
ば、導電性を持った領域を作るためのドーピングなどの
部分処理を施すことができる。通常、ポリサイド構造の
すぐ下にはゲート酸化物、即ち、二酸化シリコンの層が
ある。単結晶シリコンウェハを用いる場合には、このゲ
ート酸化物層は従来の熱酸化法によって形成する。
ゲート酸化物あるいは他の基板表面上に、従来用いられ
ている装置中でドーグされたシリコンの層が低圧化学蒸
着（ＬＰＧＶＤ）法により被着される。このシリコンは
約５６０〜５８０℃の温度でアモルファス状態に成長さ
せられ、その後のアニール処理によって多結晶状態に変
換される。
ている装置中でドーグされたシリコンの層が低圧化学蒸
着（ＬＰＧＶＤ）法により被着される。このシリコンは
約５６０〜５８０℃の温度でアモルファス状態に成長さ
せられ、その後のアニール処理によって多結晶状態に変
換される。
アモルファスな状態に成長させ、ついでアニールによっ
て多結晶状態に変換したシリコンフィルムは明らかに七
の性質、特に、表面の滑らかさが、１９８２年１１月１
２日付この出願の発明者の１人ビットマ氏他による米国
特許出願第４４１，３７１号（特願昭５８−２１３１７
６号に対応）に開示されているような６００℃以上の温
度で多結晶状態に成長させたフィルムに比して優れてい
る。その特にすぐれて表面が清らかであることに加えて
、アモルファス被着シリコンフィルムは、そのミクロ的
均質性及び歪みがないという点において多結晶状態に被
着したフィルムより優れている。そして、この事実は、
この発明の構造の場合のように、被着と同時に（ｉｎ−
ｓｉｔｕ）ドープしたシリコンフィルムの場合に特に当
嵌まる。
て多結晶状態に変換したシリコンフィルムは明らかに七
の性質、特に、表面の滑らかさが、１９８２年１１月１
２日付この出願の発明者の１人ビットマ氏他による米国
特許出願第４４１，３７１号（特願昭５８−２１３１７
６号に対応）に開示されているような６００℃以上の温
度で多結晶状態に成長させたフィルムに比して優れてい
る。その特にすぐれて表面が清らかであることに加えて
、アモルファス被着シリコンフィルムは、そのミクロ的
均質性及び歪みがないという点において多結晶状態に被
着したフィルムより優れている。そして、この事実は、
この発明の構造の場合のように、被着と同時に（ｉｎ−
ｓｉｔｕ）ドープしたシリコンフィルムの場合に特に当
嵌まる。
シリコン層はシリコン含有蒸気、例えばシラン中に適当
なドーパントを混合して、被着と同時にドーグされる。
なドーパントを混合して、被着と同時にドーグされる。
好ましくは、このシリコン層はドーパントとしてホスフ
ィンを用いて燐でドープする。上述したビットマ氏他の
米国特許出願に開示されているように、このようにして
形成したフィルムの表面が、アモルファスに被着された
未ドープフィルに比して感知し得る程粗くなることはな
い。この事実は、被着時にその場で燐ドープを行５と、
シリコンフィルム中での粒子（グレイン）の成長を促進
すると考えられるので、予期されなかったことである。
ィンを用いて燐でドープする。上述したビットマ氏他の
米国特許出願に開示されているように、このようにして
形成したフィルムの表面が、アモルファスに被着された
未ドープフィルに比して感知し得る程粗くなることはな
い。この事実は、被着時にその場で燐ドープを行５と、
シリコンフィルム中での粒子（グレイン）の成長を促進
すると考えられるので、予期されなかったことである。
このシリコン層は通常のＬＰＣＶＤ用装置中で、好まし
くは約５７５℃の温度、約３５０〜５ｏｏミリトルの気
圧で被着される。シリコン源、例えばシランの気体流量
は約２５０σ３／分と約３００ｍ３／分の間が適当であ
る。ホスフィンは窒素で１％に希釈したものをシランに
対して、好ましくは、８Ｘ１０−’の比率で加える。こ
のようにして被着したドープしたアモルファスシリコン
のフィルムの厚さは約３００〜４００ ｎｍが適当で、
好ましくは約３５０ ｎｍである。シランとホスフィン
を反応室に導入するに先立って、反応室を初めに不活性
ガス、例えば窒素で、次いで、還元性ガス、例えば水素
でパージする。還元ガスでパージすることにより、的の
製造過程で残留している可能性のある未反五シの五塩化
タンタルを除去することができる。
くは約５７５℃の温度、約３５０〜５ｏｏミリトルの気
圧で被着される。シリコン源、例えばシランの気体流量
は約２５０σ３／分と約３００ｍ３／分の間が適当であ
る。ホスフィンは窒素で１％に希釈したものをシランに
対して、好ましくは、８Ｘ１０−’の比率で加える。こ
のようにして被着したドープしたアモルファスシリコン
のフィルムの厚さは約３００〜４００ ｎｍが適当で、
好ましくは約３５０ ｎｍである。シランとホスフィン
を反応室に導入するに先立って、反応室を初めに不活性
ガス、例えば窒素で、次いで、還元性ガス、例えば水素
でパージする。還元ガスでパージすることにより、的の
製造過程で残留している可能性のある未反五シの五塩化
タンタルを除去することができる。
所要厚さのドープ済アモルファスシリコンヲ基板上に被
着した後、被着装置の温度は一定に保持したまま、反応
混合気中のホスフィンガスを五塩化タンタルに切換える
。固体の五塩化タンタルは約１４０〜１６０℃の温度に
加熱して気化させる。好ましくは、五塩化タンタルは、
それ自体の蒸気圧によって被着チューブに導入する。必
要とあれば、加熱した担体ガス、例えば窒素を、固体の
五塩化。
着した後、被着装置の温度は一定に保持したまま、反応
混合気中のホスフィンガスを五塩化タンタルに切換える
。固体の五塩化タンタルは約１４０〜１６０℃の温度に
加熱して気化させる。好ましくは、五塩化タンタルは、
それ自体の蒸気圧によって被着チューブに導入する。必
要とあれば、加熱した担体ガス、例えば窒素を、固体の
五塩化。
タンタルの表面に流して五塩化メンタルの搬送を高める
ことができる。被着装置へ五塩化タンタルが進む際に蒸
気が短縮しないようにするために、五塩化メンタル供給
ラインと速断弁とは少し高めの温度に加熱しておく。さ
らに、珪化タンタルフィルムの分布の均一性を高めるた
めの希釈ガスとして窒素を被着用チューブに導入する。
ことができる。被着装置へ五塩化タンタルが進む際に蒸
気が短縮しないようにするために、五塩化メンタル供給
ラインと速断弁とは少し高めの温度に加熱しておく。さ
らに、珪化タンタルフィルムの分布の均一性を高めるた
めの希釈ガスとして窒素を被着用チューブに導入する。
この発明の方法による珪化メンタルの被着において、五
塩化タンタルの添加前の系の圧力は代表的には約２００
ミリトルに調整される。五塩化タンタルが系に導入され
ると、圧力は約３００ミリトルに増大する。珪化タンタ
ルの層は金属分が多い形、即ち、ＴａＳｉ２の方が少イ
ＴａＳｉ２とＴａ５Ｓ １３の混合物として被着される
。前述したレーラ氏他の論文における結論、即ち、珪化
タンタルを化学量論的ＴａＳｉ２の形で被着する方法が
必要であるという結論に対し、この出願の発明者らは、
滑らかな表面を持ち、その下のシリコン層との間に非常
に均一な境界面を形成し、かつ、被着部の長さ方向全体
にわたって優れた均一性を持った金属分の多い珪化タン
タルのフィルムの被着が可能であることを見出した。
塩化タンタルの添加前の系の圧力は代表的には約２００
ミリトルに調整される。五塩化タンタルが系に導入され
ると、圧力は約３００ミリトルに増大する。珪化タンタ
ルの層は金属分が多い形、即ち、ＴａＳｉ２の方が少イ
ＴａＳｉ２とＴａ５Ｓ １３の混合物として被着される
。前述したレーラ氏他の論文における結論、即ち、珪化
タンタルを化学量論的ＴａＳｉ２の形で被着する方法が
必要であるという結論に対し、この出願の発明者らは、
滑らかな表面を持ち、その下のシリコン層との間に非常
に均一な境界面を形成し、かつ、被着部の長さ方向全体
にわたって優れた均一性を持った金属分の多い珪化タン
タルのフィルムの被着が可能であることを見出した。
この珪化タンタルの被着薄膜の厚さは約１７５〜２５０
ｎｍが適当で、好ましくは約２００ｎｍである。両方
の層の厚さ及び装置の構造は、その用途、基板の地勢学
的形状等によって異なる。５６０〜５８０Ｃの温度範囲
内で被着された珪化タンタル層は多結晶である。
ｎｍが適当で、好ましくは約２００ｎｍである。両方
の層の厚さ及び装置の構造は、その用途、基板の地勢学
的形状等によって異なる。５６０〜５８０Ｃの温度範囲
内で被着された珪化タンタル層は多結晶である。
２層構造の被着完了後、反応容器を初めに水素でパージ
して未反応の五塩化タンタルを取除き、ついで窒素でパ
ージする。必要とあれば、従来公知の還元性ガス及び不
活性ガスをパージ過程で使用してもよい。例えば、アル
ゴンを窒素の代りに用いることができる。次に、温度を
約８００〜９５０℃、好ましくは約８５０℃に上昇させ
る。この温度ハ、シリコン層をアモルファスから多結晶
に転換させ、シリコンが珪化物層に進入してＴａ５Ｓｉ
３をＴａＳ ｉ２に転換させ、さらに、この珪化物層を
アニールして所望の高導電度を得るに充分な時間保持さ
れる。これらの目的を達成するためには、一般。
して未反応の五塩化タンタルを取除き、ついで窒素でパ
ージする。必要とあれば、従来公知の還元性ガス及び不
活性ガスをパージ過程で使用してもよい。例えば、アル
ゴンを窒素の代りに用いることができる。次に、温度を
約８００〜９５０℃、好ましくは約８５０℃に上昇させ
る。この温度ハ、シリコン層をアモルファスから多結晶
に転換させ、シリコンが珪化物層に進入してＴａ５Ｓｉ
３をＴａＳ ｉ２に転換させ、さらに、この珪化物層を
アニールして所望の高導電度を得るに充分な時間保持さ
れる。これらの目的を達成するためには、一般。
的に言えば、アニール温度において１５〜６０分、好ま
しくは３０分が必要である。アニール工程中、反応室中
には多少の窒素ガス流があることが好ましい。アニール
処理が完了すると、大気圧になるまで乾燥窒素を反応室
へ導入し、基板を取出す。ポリサイド構造は従来法に従
って、乾燥エツチング法に適したホトレジストを用いて
・々タンが形成される。推奨材料としては、商品名ＨＰ
Ｒ２０４としてハント・ケミカル・カンノ（二（Ｈｕ
ｎｔ ＣｈｅｍｉｃａｌＣＯ９）から市販されているポ
ジホトレジスト（ポジレジスト）がある。この後、ポリ
サイド構造のエツチングを行う。エツチングは、好まし
くは、マア（Ｍａａ）氏の米国特許第４，４１１，７３
４号に開示されているような四塩化炭素、酸素、窒素の
混合エツチング剤を用いて行う。異方性エツチングはこ
のようにして行われる。好ましくは、次に、パタンを施
したポリサイド構造を蒸気酸化又は乾燥酸化法によって
シリコン酸化物の薄層を成長させて保護膜とする。
しくは３０分が必要である。アニール工程中、反応室中
には多少の窒素ガス流があることが好ましい。アニール
処理が完了すると、大気圧になるまで乾燥窒素を反応室
へ導入し、基板を取出す。ポリサイド構造は従来法に従
って、乾燥エツチング法に適したホトレジストを用いて
・々タンが形成される。推奨材料としては、商品名ＨＰ
Ｒ２０４としてハント・ケミカル・カンノ（二（Ｈｕ
ｎｔ ＣｈｅｍｉｃａｌＣＯ９）から市販されているポ
ジホトレジスト（ポジレジスト）がある。この後、ポリ
サイド構造のエツチングを行う。エツチングは、好まし
くは、マア（Ｍａａ）氏の米国特許第４，４１１，７３
４号に開示されているような四塩化炭素、酸素、窒素の
混合エツチング剤を用いて行う。異方性エツチングはこ
のようにして行われる。好ましくは、次に、パタンを施
したポリサイド構造を蒸気酸化又は乾燥酸化法によって
シリコン酸化物の薄層を成長させて保護膜とする。
このポリサイド構造は七の導電性とエツチングが容易で
あるという点に関して、従来の同時スパックリングで形
成したフィルムと少くとも同等であることがわかってい
る。この発明の方法の利点は明らかである。この発明に
よれば、ポリサイド構造は１つの装置により、しかも、
基板の操作あるいは基板を大気に露出させる作業を必要
としない簡単な方法を用いて形成できる。別々の拡散及
びアニール工程を必要としないので、時間、費用及びエ
ネルギの節約が出来る。この発明のポリサイド構造の２
層間の境界面は、前述したレーラー氏他の論文に記載さ
れている構造におけるものよりもかなり均一である。さ
らに、現在のところ、この発明による構造は従来の同時
スパッタリング法によって形成した同様の構造程には滑
らかではないが、レーラー氏他の論文に示されているも
のよシもかなシ滑らかである。この性質は、このポリサ
イド構造をさらに処理する際、特に、この構造の一部分
又は全体の上に他の材料の層を被着して多層構造を形成
する場合に理想的な構造である。
あるという点に関して、従来の同時スパックリングで形
成したフィルムと少くとも同等であることがわかってい
る。この発明の方法の利点は明らかである。この発明に
よれば、ポリサイド構造は１つの装置により、しかも、
基板の操作あるいは基板を大気に露出させる作業を必要
としない簡単な方法を用いて形成できる。別々の拡散及
びアニール工程を必要としないので、時間、費用及びエ
ネルギの節約が出来る。この発明のポリサイド構造の２
層間の境界面は、前述したレーラー氏他の論文に記載さ
れている構造におけるものよりもかなり均一である。さ
らに、現在のところ、この発明による構造は従来の同時
スパッタリング法によって形成した同様の構造程には滑
らかではないが、レーラー氏他の論文に示されているも
のよシもかなシ滑らかである。この性質は、このポリサ
イド構造をさらに処理する際、特に、この構造の一部分
又は全体の上に他の材料の層を被着して多層構造を形成
する場合に理想的な構造である。
次にこの発明の一例を示すが、この発明はこれに限定さ
れるものではない。この実施例において、特別の表示が
ない限り、部及び％は全て重量部を重量％であり、温度
は全てセ氏（℃）目盛で表わしである。
れるものではない。この実施例において、特別の表示が
ない限り、部及び％は全て重量部を重量％であり、温度
は全てセ氏（℃）目盛で表わしである。
！
直径が約７．６２ （３インチ）の（１００）単結晶シ
リコンウェハ３０個を基板として用いた。これらのウェ
ハを水蒸気中で５０分間９００℃に加熱して、その表面
に約２００ ｎｍの厚さの二酸化シリコン層を形成した
。
リコンウェハ３０個を基板として用いた。これらのウェ
ハを水蒸気中で５０分間９００℃に加熱して、その表面
に約２００ ｎｍの厚さの二酸化シリコン層を形成した
。
ウェハを５７５℃に加熱した石英管中のＬＰ ｑＶＤ反
応器に入れた。反応器を１５０ミリトルまで排気し、乾
燥窒素を１０分間反応器を通して流し、その後、８分間
水素を流した。
応器に入れた。反応器を１５０ミリトルまで排気し、乾
燥窒素を１０分間反応器を通して流し、その後、８分間
水素を流した。
ドープ済アモルファスシリコンの被着は、３５０ミリト
ルの圧力下で、シランを３００ｃＩｎ／分の速度で、ま
た、窒素で１容積％に希釈したホスフィンを２４−７分
の速度で流して行った。被着用気体中におけるシランに
対するホスフィンの割合は８Ｘ １０ ’であった。被
着は１４５分間続け、七の間に、厚さ３５０ ｎｍのア
モルファスシリコン層が被着された。この被着されたシ
リコン層は約帆４％の燐を含んでいた。完成したポリサ
イド構造をアニールした後のシリコン層の導電度をめた
ところ、約６Ｘ１０（Ω−間） であった。ドーグ済ア
モルファスシリコンの成長速度は約２．５ｎｒｎ／分で
あった。
ルの圧力下で、シランを３００ｃＩｎ／分の速度で、ま
た、窒素で１容積％に希釈したホスフィンを２４−７分
の速度で流して行った。被着用気体中におけるシランに
対するホスフィンの割合は８Ｘ １０ ’であった。被
着は１４５分間続け、七の間に、厚さ３５０ ｎｍのア
モルファスシリコン層が被着された。この被着されたシ
リコン層は約帆４％の燐を含んでいた。完成したポリサ
イド構造をアニールした後のシリコン層の導電度をめた
ところ、約６Ｘ１０（Ω−間） であった。ドーグ済ア
モルファスシリコンの成長速度は約２．５ｎｒｎ／分で
あった。
７リコンの被着が完了すると、ホスフィンと窒素の混合
気流をとめ、シランの流量を４０ｃ＋＋＋３／分にした
。窒素を２０Ｃ＃Ｉ”７分の速度で反応管へ導入した。
気流をとめ、シランの流量を４０ｃ＋＋＋３／分にした
。窒素を２０Ｃ＃Ｉ”７分の速度で反応管へ導入した。
１５２℃に加熱した五塩化タンタル源から五塩化メンタ
ルを１５−７分の速度で反応室へ流し入れた。この五塩
化メンタルの導入速度は五塩化タンタル源の重量変化か
ら計算したものである。
ルを１５−７分の速度で反応室へ流し入れた。この五塩
化メンタルの導入速度は五塩化タンタル源の重量変化か
ら計算したものである。
五塩化タンタル蒸気は凝縮を防止するために加熱したガ
ス供給ラインを通して反応室へ供給した。
ス供給ラインを通して反応室へ供給した。
珪化メンタルの被着は２２分間行われ、その間に厚さ２
００ ｎｍの層が被着された。成長速度は約９ ｎｍ
７分であった。
００ ｎｍの層が被着された。成長速度は約９ ｎｍ
７分であった。
珪化タンタルの被着が終ると、シラン及び五塩化タンタ
ルの流れを止め、乾燥した水素を約４分間反応室に流し
た。その後、反応室を４分間窒素でパージし、温度を約
１５分間にわたって８５０℃まで上昇させた。この後、
基板を８５０℃、２００ミリトルで３０分間、乾燥（ド
ライ）窒素雰囲気中に保持し、その後、反応室を乾燥窒
素の下で大気圧までもどるようにした。それから、ウェ
ハを取出した。
ルの流れを止め、乾燥した水素を約４分間反応室に流し
た。その後、反応室を４分間窒素でパージし、温度を約
１５分間にわたって８５０℃まで上昇させた。この後、
基板を８５０℃、２００ミリトルで３０分間、乾燥（ド
ライ）窒素雰囲気中に保持し、その後、反応室を乾燥窒
素の下で大気圧までもどるようにした。それから、ウェ
ハを取出した。
形成された珪化メンタルの層は滑らかな表面を有し、Ｘ
線回折によりＴａＳ ｉ２であることが確認された。こ
の構造について通常の抵抗についての実験トエッチング
の容易性についての実験とを行ったが、七の結果、この
構造はアモルファス被着シリコン層上に同時スパッタリ
ングにより珪化タンタルの層を被着して作った同様の構
造に少くとも匹適することが確認された。
線回折によりＴａＳ ｉ２であることが確認された。こ
の構造について通常の抵抗についての実験トエッチング
の容易性についての実験とを行ったが、七の結果、この
構造はアモルファス被着シリコン層上に同時スパッタリ
ングにより珪化タンタルの層を被着して作った同様の構
造に少くとも匹適することが確認された。
Claims (1)
- （１） ドープされた多結晶シリコンの層とこの層の上
の珪化タンタルの層とからなるポリサイド構造を基板上
に形成するための方法であって、適当な反応器中で低圧
化学蒸着法により、上記基板上に、シリコンを含む蒸気
と適当なドーパントとから、アモルファス状態でかつ同
時ドープ処理されたシリコンの層を被着する工程と、上
記シリコンを含む蒸気の反応器への流入は継続させつつ
、上記ドーパントの流入を停止させて、五塩化メンタル
蒸気を反応器に導入して、タンタル分の多い珪化メンタ
ルの層を上記シリコン層上に被着する工程と、 温度を上昇させて上記構造をアニールし、それによって
上記ドープされたシリコン層を多結晶状態に変換しかつ
上記珪化タンタル層をＴａＳ ｉ ２に変換する工程と
、 を含んでなる基板上にポリサイド構造を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/592,397 US4504521A (en) | 1984-03-22 | 1984-03-22 | LPCVD Deposition of tantalum silicide |
| US592397 | 1990-10-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213046A true JPS60213046A (ja) | 1985-10-25 |
| JPH0665212B2 JPH0665212B2 (ja) | 1994-08-22 |
Family
ID=24370490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60056246A Expired - Lifetime JPH0665212B2 (ja) | 1984-03-22 | 1985-03-20 | 基板上にポリサイド構造を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4504521A (ja) |
| JP (1) | JPH0665212B2 (ja) |
| GB (1) | GB2157714B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281424A (ja) * | 1987-05-13 | 1988-11-17 | Toshiba Corp | ポリサイド電極の形成方法 |
| JPH01220846A (ja) * | 1988-02-29 | 1989-09-04 | Sony Corp | 配線形成方法 |
| JPH02285632A (ja) * | 1989-04-03 | 1990-11-22 | Hyundai Electron Ind Co Ltd | 半導体装置の伝導物質層の上部にシリサイド膜を形成する方法 |
| JPH0969521A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4668530A (en) * | 1985-07-23 | 1987-05-26 | Massachusetts Institute Of Technology | Low pressure chemical vapor deposition of refractory metal silicides |
| US4619038A (en) * | 1985-08-15 | 1986-10-28 | Motorola, Inc. | Selective titanium silicide formation |
| US4663191A (en) * | 1985-10-25 | 1987-05-05 | International Business Machines Corporation | Salicide process for forming low sheet resistance doped silicon junctions |
| US4796562A (en) * | 1985-12-03 | 1989-01-10 | Varian Associates, Inc. | Rapid thermal cvd apparatus |
| US4709655A (en) * | 1985-12-03 | 1987-12-01 | Varian Associates, Inc. | Chemical vapor deposition apparatus |
| US4766006A (en) * | 1986-05-15 | 1988-08-23 | Varian Associates, Inc. | Low pressure chemical vapor deposition of metal silicide |
| US4800105A (en) * | 1986-07-22 | 1989-01-24 | Nihon Shinku Gijutsu Kabushiki Kaisha | Method of forming a thin film by chemical vapor deposition |
| US4684542A (en) * | 1986-08-11 | 1987-08-04 | International Business Machines Corporation | Low pressure chemical vapor deposition of tungsten silicide |
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| NL8700820A (nl) * | 1987-04-08 | 1988-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US4957777A (en) * | 1988-07-28 | 1990-09-18 | Massachusetts Institute Of Technology | Very low pressure chemical vapor deposition process for deposition of titanium silicide films |
| US5077092A (en) * | 1989-06-30 | 1991-12-31 | Texas Instruments Incorporated | Method and apparatus for deposition of zinc sulfide films |
| US5422311A (en) * | 1993-05-03 | 1995-06-06 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a conductor layer in a semiconductor device |
| US5654219A (en) * | 1996-02-07 | 1997-08-05 | Texas Instruments Incorporated | Annealed poly-silicide etch process |
| US5919531A (en) * | 1997-03-26 | 1999-07-06 | Gelest, Inc. | Tantalum and tantalum-based films and methods of making the same |
| KR100463597B1 (ko) * | 1997-09-29 | 2005-02-28 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| DE19882854T1 (de) | 1997-12-02 | 2001-05-17 | Gelest Inc | Auf Silizium basierende Schichten gebildet aus Jodsilanvorstufe und Verfahren, um selbiges zu erreichen |
| US6139922A (en) * | 1999-05-18 | 2000-10-31 | Gelest, Inc. | Tantalum and tantalum-based films formed using fluorine-containing source precursors and methods of making the same |
| US6410434B1 (en) * | 2000-03-09 | 2002-06-25 | Advanced Micro Devices, Inc. | Method and apparatus for formation of in-situ doped amorphous semiconductor film |
| US6448180B2 (en) * | 2000-03-09 | 2002-09-10 | Advanced Micro Devices, Inc. | Deposition of in-situ doped semiconductor film and undoped semiconductor film in the same reaction chamber |
| US6593234B2 (en) * | 2001-07-24 | 2003-07-15 | Micron Technology, Inc. | Methods of utilizing metal rich silicide in forming semiconductor constructions |
| US6586330B1 (en) * | 2002-05-07 | 2003-07-01 | Tokyo Electron Limited | Method for depositing conformal nitrified tantalum silicide films by thermal CVD |
| KR100840786B1 (ko) * | 2006-07-28 | 2008-06-23 | 삼성전자주식회사 | 저저항 게이트 전극을 구비하는 반도체 장치 및 이의제조방법 |
| CN115467021B (zh) * | 2022-09-22 | 2023-12-12 | 粤芯半导体技术股份有限公司 | 低缺陷掺杂多晶硅及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154228A (ja) * | 1982-03-09 | 1983-09-13 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4179528A (en) * | 1977-05-18 | 1979-12-18 | Eastman Kodak Company | Method of making silicon device with uniformly thick polysilicon |
| US4332839A (en) * | 1978-12-29 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide |
| US4357179A (en) * | 1980-12-23 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique |
| US4362597A (en) * | 1981-01-19 | 1982-12-07 | Bell Telephone Laboratories, Incorporated | Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices |
| US4359490A (en) * | 1981-07-13 | 1982-11-16 | Fairchild Camera & Instrument Corp. | Method for LPCVD co-deposition of metal and silicon to form metal silicide |
| GB2130009B (en) * | 1982-11-12 | 1986-04-03 | Rca Corp | Polycrystalline silicon layers for semiconductor devices |
| US4411734A (en) * | 1982-12-09 | 1983-10-25 | Rca Corporation | Etching of tantalum silicide/doped polysilicon structures |
-
1984
- 1984-03-22 US US06/592,397 patent/US4504521A/en not_active Expired - Lifetime
-
1985
- 1985-03-20 GB GB08507236A patent/GB2157714B/en not_active Expired
- 1985-03-20 JP JP60056246A patent/JPH0665212B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154228A (ja) * | 1982-03-09 | 1983-09-13 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63281424A (ja) * | 1987-05-13 | 1988-11-17 | Toshiba Corp | ポリサイド電極の形成方法 |
| JPH01220846A (ja) * | 1988-02-29 | 1989-09-04 | Sony Corp | 配線形成方法 |
| JPH02285632A (ja) * | 1989-04-03 | 1990-11-22 | Hyundai Electron Ind Co Ltd | 半導体装置の伝導物質層の上部にシリサイド膜を形成する方法 |
| JPH0969521A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0665212B2 (ja) | 1994-08-22 |
| GB2157714B (en) | 1987-11-04 |
| GB8507236D0 (en) | 1985-04-24 |
| US4504521A (en) | 1985-03-12 |
| GB2157714A (en) | 1985-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60213046A (ja) | 基板上にポリサイド構造を形成する方法 | |
| JP3315116B2 (ja) | 低比抵抗窒化チタン膜の製造方法 | |
| US4411734A (en) | Etching of tantalum silicide/doped polysilicon structures | |
| US4359490A (en) | Method for LPCVD co-deposition of metal and silicon to form metal silicide | |
| EP0535354A1 (en) | Method for forming a nitride layer using preheated ammonia | |
| US6029680A (en) | Method for in situ removal of particulate residues resulting from cleaning treatments | |
| JPH0765174B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| JPH0819516B2 (ja) | 薄膜状のアルファＴａを形成するための方法および構造 | |
| JPS60200966A (ja) | 複合被膜 | |
| JPH1055973A (ja) | 半導体ディバイス製造装置及びこれを用いた多結晶シリコン膜の製造方法 | |
| JP2000196082A (ja) | 半導体素子のゲ―ト電極形成方法 | |
| JP3373320B2 (ja) | 銅配線製造方法 | |
| JP2599560B2 (ja) | ケイ化タングステン膜形成方法 | |
| JP3213032B2 (ja) | アモルファス層を用いた集積回路製作 | |
| JP2001247958A (ja) | ボロメータ材料の作製方法及びボロメータ素子 | |
| Schindler et al. | Influence of Ti-content in the bottom electrodes on the ferroelectric properties of SrBi2Ta2O9 (SBT) | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| TW423035B (en) | Method of forming tungsten silicide film | |
| JP3422345B2 (ja) | タングステン膜の形成方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JP3685216B2 (ja) | 窒化チタン薄膜の作成方法及び薄膜デバイス | |
| JPS61128521A (ja) | 半導体装置の製造方法 | |
| JPH0621390A (ja) | 半導体装置の製造方法 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JP2933351B2 (ja) | 半導体素子の製造方法 |