JPH1055973A - 半導体ディバイス製造装置及びこれを用いた多結晶シリコン膜の製造方法 - Google Patents
半導体ディバイス製造装置及びこれを用いた多結晶シリコン膜の製造方法Info
- Publication number
- JPH1055973A JPH1055973A JP9165012A JP16501297A JPH1055973A JP H1055973 A JPH1055973 A JP H1055973A JP 9165012 A JP9165012 A JP 9165012A JP 16501297 A JP16501297 A JP 16501297A JP H1055973 A JPH1055973 A JP H1055973A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- wafer
- cooling
- silicon film
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 半導体ディバイス製造装置及びこれを用いた
多結晶シリコン膜の製造方法を供する。 【解決手段】 半導体ウェーハ２０４がローディングさ
れるカセットチャンバー２００と、カセットチャンバー
２００にその前方部が連結されウェーハ２０４を移送す
る移送チャンバー２１０と、移送チャンバー２１０の後
方部に連結され、移送チャンバー２１０に隣接した第１
側壁、前記第１側壁に対向する第２側壁、上段壁及び下
段壁にそれぞれ第１、第２、第３及び第４冷却ジャケッ
トを具備する反応チャンバー２２０と、移送チャンバー
２１０と反応チャンバー２２０との間に装着され、移送
チャンバー２１０と反応チャンバー２２０とを切り離し
第５冷却ジャケットを具備するゲート弁と、移送チャン
バー２１０の側方部に連結されたウェーハ冷却チャンバ
ー２３０とを含む。
多結晶シリコン膜の製造方法を供する。 【解決手段】 半導体ウェーハ２０４がローディングさ
れるカセットチャンバー２００と、カセットチャンバー
２００にその前方部が連結されウェーハ２０４を移送す
る移送チャンバー２１０と、移送チャンバー２１０の後
方部に連結され、移送チャンバー２１０に隣接した第１
側壁、前記第１側壁に対向する第２側壁、上段壁及び下
段壁にそれぞれ第１、第２、第３及び第４冷却ジャケッ
トを具備する反応チャンバー２２０と、移送チャンバー
２１０と反応チャンバー２２０との間に装着され、移送
チャンバー２１０と反応チャンバー２２０とを切り離し
第５冷却ジャケットを具備するゲート弁と、移送チャン
バー２１０の側方部に連結されたウェーハ冷却チャンバ
ー２３０とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ディバイス製
造装置及びこれを用いた多結晶シリコン膜の製造方法に
関する。
造装置及びこれを用いた多結晶シリコン膜の製造方法に
関する。
【０００２】
【従来の技術】信頼度の高い半導体ディバイスを製造す
るためには、半導体ディバイス製造装置の温度を一定に
保ち汚染粒子を最小化しなければならない。特に、半球
形のシリコングレーン（以下、ＨＳＧ−Ｓｉという）に
て下部電極を形成し、下部電極の表面積を増加させるこ
とによりキャパシターの静電容量を増大させる場合に
は、反応チャンバーの温度を一定に保ち反応チャンバー
内を清潔に保つことが大切である。
るためには、半導体ディバイス製造装置の温度を一定に
保ち汚染粒子を最小化しなければならない。特に、半球
形のシリコングレーン（以下、ＨＳＧ−Ｓｉという）に
て下部電極を形成し、下部電極の表面積を増加させるこ
とによりキャパシターの静電容量を増大させる場合に
は、反応チャンバーの温度を一定に保ち反応チャンバー
内を清潔に保つことが大切である。
【０００３】その理由は次の通りである。一般的に、Ｈ
ＳＧ−Ｓｉにて下部電極を形成するためには、非晶質シ
リコンが結晶質シリコンの核に移動して結晶グレーンを
形成する結晶成長段階が安定しており、結晶グレーンの
成長のためのシリコン表面移動速度が下部非晶質シリコ
ン内における非晶質シリコンの結晶化速度より早くなけ
ればならない。ところが、非晶質シリコンが結晶質シリ
コンの核に移動するためには、非晶質シリコンの表面上
のシリコン原子が他の如何なる原子とも結合されない自
由表面（free surface）を持つべきである。即ち、表面
が他の異物で汚染されている場合には、非晶質シリコン
原子が異物原子と結合して表面移動を妨げるので、核の
生成と成長が不可能になる。従って、反応チャンバーに
移送されるウェーハ表面の汚染除去及びチャンバー内を
清潔に保つことが工程進行において重要な因子になる。
ＳＧ−Ｓｉにて下部電極を形成するためには、非晶質シ
リコンが結晶質シリコンの核に移動して結晶グレーンを
形成する結晶成長段階が安定しており、結晶グレーンの
成長のためのシリコン表面移動速度が下部非晶質シリコ
ン内における非晶質シリコンの結晶化速度より早くなけ
ればならない。ところが、非晶質シリコンが結晶質シリ
コンの核に移動するためには、非晶質シリコンの表面上
のシリコン原子が他の如何なる原子とも結合されない自
由表面（free surface）を持つべきである。即ち、表面
が他の異物で汚染されている場合には、非晶質シリコン
原子が異物原子と結合して表面移動を妨げるので、核の
生成と成長が不可能になる。従って、反応チャンバーに
移送されるウェーハ表面の汚染除去及びチャンバー内を
清潔に保つことが工程進行において重要な因子になる。
【０００４】通常の半導体ディバイス製造装置は、ウェ
ーハを各チャンバーに移送させるためのロボットアーム
が形成されている多面体状の移送チャンバーにウェーハ
が入っているキャリアーがローディングされるカセット
チャンバー、半導体ディバイス製造工程が起こる反応チ
ャンバー及び工程完了後にウェーハを冷却させる冷却チ
ャンバーがそれぞれ連結されている。
ーハを各チャンバーに移送させるためのロボットアーム
が形成されている多面体状の移送チャンバーにウェーハ
が入っているキャリアーがローディングされるカセット
チャンバー、半導体ディバイス製造工程が起こる反応チ
ャンバー及び工程完了後にウェーハを冷却させる冷却チ
ャンバーがそれぞれ連結されている。
【０００５】特に、ディバイス製造工程が行われる反応
チャンバーの構造を図１を参照して説明すると、移送チ
ャンバー１０と反応チャンバー２０とを分離するゲート
弁３１が反応チャンバーの第１側壁３０と移送チャンバ
ー１０の間に設けられており、第１側壁３０と対向する
第２側壁３２に気体排出口３３が形成されている。反応
チャンバー上段壁３４とその上に設けられた冷却ジャケ
ット４０を貫いて気体注入口３５が形成されている。反
応チャンバー下段壁３６の外側にも冷却ジャケット４２
が設けられている。そして、反応チャンバー２０の内部
にはヒーター２２を具備する加熱ブロック２４が設けら
れており、前記加熱ブロック２４上にウェーハ２８を支
えるためのサセプター２６が設けられている。なお、気
体排出口３３が形成されている第２壁３２にターボポン
プ３８が連結されている。
チャンバーの構造を図１を参照して説明すると、移送チ
ャンバー１０と反応チャンバー２０とを分離するゲート
弁３１が反応チャンバーの第１側壁３０と移送チャンバ
ー１０の間に設けられており、第１側壁３０と対向する
第２側壁３２に気体排出口３３が形成されている。反応
チャンバー上段壁３４とその上に設けられた冷却ジャケ
ット４０を貫いて気体注入口３５が形成されている。反
応チャンバー下段壁３６の外側にも冷却ジャケット４２
が設けられている。そして、反応チャンバー２０の内部
にはヒーター２２を具備する加熱ブロック２４が設けら
れており、前記加熱ブロック２４上にウェーハ２８を支
えるためのサセプター２６が設けられている。なお、気
体排出口３３が形成されている第２壁３２にターボポン
プ３８が連結されている。
【０００６】しかしながら、図１に示されている従来の
半導体ディバイス製造装置を用いて工程を施す場合には
次のような問題点が発生する。第一に、ウェーハはロボ
ットアームによりカセットチャンバー（図示せず）から
移送チャンバー１０に移送された後、直ちに反応チャン
バー２０に移送される。移送初期のカセットチャンバー
の圧力は１mtorr 前後である。従って、１mtorr 程度の
大気汚染気体がウェーハの移送と同時にカセットチャン
バーから移送チャンバーへと移動される。従って、移送
チャンバーは低い圧力を有する大気汚染気体により汚染
され、結果的に移送チャンバー１０に連結されている反
応チャンバー２０も大気汚染気体により汚染される。従
って、反応チャンバー２０内のウェーハ２８の温度を上
げる過程で大気汚染気体、例えば水気や炭素化合物によ
りウェーハの表面が汚染されて工程の信頼度が落ちる。
特に、ＨＳＧ−Ｓｉにて下部電極を形成する場合、汚染
気体が非晶質シリコンに吸着して非晶質シリコンの表面
移動速度を落とすために所望する表面積の増大を得るこ
とができなくなる。
半導体ディバイス製造装置を用いて工程を施す場合には
次のような問題点が発生する。第一に、ウェーハはロボ
ットアームによりカセットチャンバー（図示せず）から
移送チャンバー１０に移送された後、直ちに反応チャン
バー２０に移送される。移送初期のカセットチャンバー
の圧力は１mtorr 前後である。従って、１mtorr 程度の
大気汚染気体がウェーハの移送と同時にカセットチャン
バーから移送チャンバーへと移動される。従って、移送
チャンバーは低い圧力を有する大気汚染気体により汚染
され、結果的に移送チャンバー１０に連結されている反
応チャンバー２０も大気汚染気体により汚染される。従
って、反応チャンバー２０内のウェーハ２８の温度を上
げる過程で大気汚染気体、例えば水気や炭素化合物によ
りウェーハの表面が汚染されて工程の信頼度が落ちる。
特に、ＨＳＧ−Ｓｉにて下部電極を形成する場合、汚染
気体が非晶質シリコンに吸着して非晶質シリコンの表面
移動速度を落とすために所望する表面積の増大を得るこ
とができなくなる。
【０００７】第二に、反応チャンバー２０で工程を施す
前にウェーハの表面に存在する有機物や自然酸化膜を取
り除くためウェーハ２８の表面を洗浄する。従って、カ
セットチャンバー（図示せず）にローディングされるウ
ェーハ２８の表面には一定量の水気が存在するが、該水
気は１mtorr 圧力下のカセットチャンバーで完全に気化
され取り除かれない。そのため、ウェーハ２８が移送チ
ャンバー１０から反応チャンバー２０に移送される途中
にも引き続き水蒸気が発生するようになる。特に、ＨＳ
Ｇ−Ｓｉの形成工程では、引き続き発生する水蒸気によ
り非晶質シリコンの表面移動速度が落ちて表面積の増加
も減少される。
前にウェーハの表面に存在する有機物や自然酸化膜を取
り除くためウェーハ２８の表面を洗浄する。従って、カ
セットチャンバー（図示せず）にローディングされるウ
ェーハ２８の表面には一定量の水気が存在するが、該水
気は１mtorr 圧力下のカセットチャンバーで完全に気化
され取り除かれない。そのため、ウェーハ２８が移送チ
ャンバー１０から反応チャンバー２０に移送される途中
にも引き続き水蒸気が発生するようになる。特に、ＨＳ
Ｇ−Ｓｉの形成工程では、引き続き発生する水蒸気によ
り非晶質シリコンの表面移動速度が落ちて表面積の増加
も減少される。
【０００８】第三に、１torr乃至１００torrでアルゴン
（Ａｒ）やヘリウム（Ｈｅ）のような冷却気体を冷却チ
ャンバー（図示せず）に注入させる場合、冷却チャンバ
ーに連結された移送チャンバー１０まで冷却気体が流入
される。移送チャンバー１０に流入された冷却気体は再
び反応チャンバー２０に流入され汚染源として作用す
る。即ち、流入された冷却気体によりウェーハ２８の表
面が汚染され非晶質シリコンの表面移動速度が落ちる結
果を招く。
（Ａｒ）やヘリウム（Ｈｅ）のような冷却気体を冷却チ
ャンバー（図示せず）に注入させる場合、冷却チャンバ
ーに連結された移送チャンバー１０まで冷却気体が流入
される。移送チャンバー１０に流入された冷却気体は再
び反応チャンバー２０に流入され汚染源として作用す
る。即ち、流入された冷却気体によりウェーハ２８の表
面が汚染され非晶質シリコンの表面移動速度が落ちる結
果を招く。
【０００９】第四に、図１に示されたように、反応チャ
ンバーは反応チャンバーの温度を一定に保持するための
冷却ジャケット４０、４２を反応チャンバーの上、下段
壁３４、３６のみに具備している。従って、冷却ジャケ
ットが形成されていない移送チャンバー１０と反応チャ
ンバー２０とを分離させるゲート弁３１とゲート弁３１
に隣接した第１側壁３０及び第１側壁の反対部分に位置
した第２側壁３２の温度は約５０℃以上になる。従っ
て、チャンバー壁とウェーハ自体が有している表面汚染
物質からガスが流出されるようになる。結果的に、前記
ゲート弁３１、第１壁３０及び第２壁３２から流出され
る気体により反応チャンバー２０で施される工程に欠陥
が発生する。特に、ＨＳＧ−Ｓｉ形成工程の場合、気体
がシリコン表面に吸着されるために所望する表面増大効
果を得ることができない。
ンバーは反応チャンバーの温度を一定に保持するための
冷却ジャケット４０、４２を反応チャンバーの上、下段
壁３４、３６のみに具備している。従って、冷却ジャケ
ットが形成されていない移送チャンバー１０と反応チャ
ンバー２０とを分離させるゲート弁３１とゲート弁３１
に隣接した第１側壁３０及び第１側壁の反対部分に位置
した第２側壁３２の温度は約５０℃以上になる。従っ
て、チャンバー壁とウェーハ自体が有している表面汚染
物質からガスが流出されるようになる。結果的に、前記
ゲート弁３１、第１壁３０及び第２壁３２から流出され
る気体により反応チャンバー２０で施される工程に欠陥
が発生する。特に、ＨＳＧ−Ｓｉ形成工程の場合、気体
がシリコン表面に吸着されるために所望する表面増大効
果を得ることができない。
【００１０】
【発明が解決しようとする課題】本発明は前記のような
問題点を解決するために案出されたものであり、反応チ
ャンバー内で気体が流出され汚染源として作用すること
を防止できる冷却ジャケットを具備する半導体ディバイ
ス製造装置を供するにその目的がある。かつ、本発明の
他の目的は前記半導体ディバイス製造装置を用いて多結
晶シリコン膜を製造する方法を供することである。
問題点を解決するために案出されたものであり、反応チ
ャンバー内で気体が流出され汚染源として作用すること
を防止できる冷却ジャケットを具備する半導体ディバイ
ス製造装置を供するにその目的がある。かつ、本発明の
他の目的は前記半導体ディバイス製造装置を用いて多結
晶シリコン膜を製造する方法を供することである。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に本発明による半導体ディバイス製造装置は、半導体ウ
ェーハがローディングされるカセットチャンバーと、前
記カセットチャンバーにその前方部が連結されウェーハ
を移送する移送チャンバーと、前記移送チャンバーの後
方部に連結され、前記移送チャンバーに隣接した第１側
壁、前記第１側壁に対向する第２側壁、上段壁及び下段
壁にそれぞれ第１、第２、第３及び第４冷却ジャケット
を具備する反応チャンバーと、前記移送チャンバーと反
応チャンバーとの間に装着され、前記移送チャンバーと
前記反応チャンバーとを切り離し第５冷却ジャケットを
具備するゲート弁と、前記移送チャンバーの側方部に連
結されたウェーハ冷却チャンバーとを含むことを特徴と
する。
に本発明による半導体ディバイス製造装置は、半導体ウ
ェーハがローディングされるカセットチャンバーと、前
記カセットチャンバーにその前方部が連結されウェーハ
を移送する移送チャンバーと、前記移送チャンバーの後
方部に連結され、前記移送チャンバーに隣接した第１側
壁、前記第１側壁に対向する第２側壁、上段壁及び下段
壁にそれぞれ第１、第２、第３及び第４冷却ジャケット
を具備する反応チャンバーと、前記移送チャンバーと反
応チャンバーとの間に装着され、前記移送チャンバーと
前記反応チャンバーとを切り離し第５冷却ジャケットを
具備するゲート弁と、前記移送チャンバーの側方部に連
結されたウェーハ冷却チャンバーとを含むことを特徴と
する。
【００１２】前記他の目的を達成するために本発明は、
前記本発明による半導体ディバイス製造装置でポンピン
グダウン時間を調節してカセットチャンバーの圧力を
０．０５mtorr 以下に調節したり、冷却チャンバーと移
送チャンバーの圧力を１０μtorr以下に調節して多結晶
シリコン膜を製造することを特徴とする。かつ、前記他
の目的を達成するために本発明は、前記本発明による半
導体ディバイス製造装置の第１乃至第５冷却ジャケット
に冷却水又は冷却水とエチレングリコールとの混合物の
うち選択された冷媒を流動させて反応チャンバー壁を冷
却して多結晶シリコン膜を製造する。
前記本発明による半導体ディバイス製造装置でポンピン
グダウン時間を調節してカセットチャンバーの圧力を
０．０５mtorr 以下に調節したり、冷却チャンバーと移
送チャンバーの圧力を１０μtorr以下に調節して多結晶
シリコン膜を製造することを特徴とする。かつ、前記他
の目的を達成するために本発明は、前記本発明による半
導体ディバイス製造装置の第１乃至第５冷却ジャケット
に冷却水又は冷却水とエチレングリコールとの混合物の
うち選択された冷媒を流動させて反応チャンバー壁を冷
却して多結晶シリコン膜を製造する。
【００１３】
【発明の実施の形態】以下、本発明を添付した図面に基
づき更に詳細に説明する。 （半導体ディバイス製造装置）図２に本発明の具現例に
よる半導体ディバイス製造装置の平面図が示されてい
る。
づき更に詳細に説明する。 （半導体ディバイス製造装置）図２に本発明の具現例に
よる半導体ディバイス製造装置の平面図が示されてい
る。
【００１４】図２を参照すると、本発明の実施例による
半導体ディバイス製造装置は、ウェーハ２０４が入って
いるキャリアー２０２がローディングされ前記キャリア
ー２０２を大気雰囲気と分離するカセットチャンバー２
００とウェーハ２０４を反応チャンバー２２０に移動さ
せるロボットアーム２１２が形成されている移送チャン
バー２１０と半導体ディバイス製造工程が行われる反応
チャンバー２２０及び工程完了後にウェーハを冷却させ
る冷却チャンバー２３０とから構成されている。
半導体ディバイス製造装置は、ウェーハ２０４が入って
いるキャリアー２０２がローディングされ前記キャリア
ー２０２を大気雰囲気と分離するカセットチャンバー２
００とウェーハ２０４を反応チャンバー２２０に移動さ
せるロボットアーム２１２が形成されている移送チャン
バー２１０と半導体ディバイス製造工程が行われる反応
チャンバー２２０及び工程完了後にウェーハを冷却させ
る冷却チャンバー２３０とから構成されている。
【００１５】本発明の実施例による反応チャンバー２２
０には五つの冷却ジャケットが設けられている。これを
図２のIII −III ’線に沿った反応チャンバー２２０の
拡大断面図を示した図３を参照して詳細に説明する。図
３を参照すると、移送チャンバー２１０と反応チャンバ
ー２２０とを分離するゲート弁３１０が第１側壁３００
に形成されており、第１側壁３００の上に第１冷却ジャ
ケット４００が、第２側壁３２０の上に第２冷却ジャケ
ット４１０がそれぞれ形成されている。かつ、反応チャ
ンバー上段壁３４０とその上に形成された第３冷却ジャ
ケット４２０を貫いて気体注入口３５０が形成されてい
る。反応チャンバー下段壁３６０の外側にも第４冷却ジ
ャケット４３０が形成されている。反応チャンバー２２
０の内部にはヒーター３９０を具備する加熱ブロック３
９２が設けられており、前記加熱ブロック３９２の上に
ウェーハ２０４を支えるためのサセプター３９４が形成
されている。なお、気体排出口３３０が形成されている
第２側壁３２０にターボポンプ３８０が連結されてお
り、ゲート弁３１０の表面に第５冷却ジャケット４４０
が形成されている。
０には五つの冷却ジャケットが設けられている。これを
図２のIII −III ’線に沿った反応チャンバー２２０の
拡大断面図を示した図３を参照して詳細に説明する。図
３を参照すると、移送チャンバー２１０と反応チャンバ
ー２２０とを分離するゲート弁３１０が第１側壁３００
に形成されており、第１側壁３００の上に第１冷却ジャ
ケット４００が、第２側壁３２０の上に第２冷却ジャケ
ット４１０がそれぞれ形成されている。かつ、反応チャ
ンバー上段壁３４０とその上に形成された第３冷却ジャ
ケット４２０を貫いて気体注入口３５０が形成されてい
る。反応チャンバー下段壁３６０の外側にも第４冷却ジ
ャケット４３０が形成されている。反応チャンバー２２
０の内部にはヒーター３９０を具備する加熱ブロック３
９２が設けられており、前記加熱ブロック３９２の上に
ウェーハ２０４を支えるためのサセプター３９４が形成
されている。なお、気体排出口３３０が形成されている
第２側壁３２０にターボポンプ３８０が連結されてお
り、ゲート弁３１０の表面に第５冷却ジャケット４４０
が形成されている。
【００１６】前記第１乃至第５冷却ジャケット４００、
４１０、４２０、４３０、４４０には冷却水、冷却水と
エチレングリコールの混合物のうち選択された何れか一
つの冷媒を用いることが望ましい。かつ、前記第１乃至
第５冷却ジャケットには流入温度９℃以下の冷媒が流れ
て、前記反応チャンバー２２０壁の温度を１０℃以下に
調節することが望ましい。
４１０、４２０、４３０、４４０には冷却水、冷却水と
エチレングリコールの混合物のうち選択された何れか一
つの冷媒を用いることが望ましい。かつ、前記第１乃至
第５冷却ジャケットには流入温度９℃以下の冷媒が流れ
て、前記反応チャンバー２２０壁の温度を１０℃以下に
調節することが望ましい。
【００１７】本発明の実施例による半導体ディバイス製
造装置は、反応チャンバーの上下側壁の他に残りの側壁
にも冷却ジャケットが形成されている。従って、反応チ
ャンバー内で工程の進行時に各冷却ジャケットに冷媒を
供することによりチャンバー壁から気体が発生すること
を防止することができる。 （多結晶シリコン膜の製造方法） ＜第１具現例＞本発明による多結晶シリコン膜の製造方
法の第１実施例は次の通りである。第１実施例は図２に
示されているマルチチャンバー型の半導体ディバイス製
造装置を用いる。この際、反応チャンバーが図３に示さ
れているように必ず五つの冷却ジャケットを全て具備す
る必要はなく、従来のように上下側壁に二つの冷却ジャ
ケットを具備するだけで十分である。
造装置は、反応チャンバーの上下側壁の他に残りの側壁
にも冷却ジャケットが形成されている。従って、反応チ
ャンバー内で工程の進行時に各冷却ジャケットに冷媒を
供することによりチャンバー壁から気体が発生すること
を防止することができる。 （多結晶シリコン膜の製造方法） ＜第１具現例＞本発明による多結晶シリコン膜の製造方
法の第１実施例は次の通りである。第１実施例は図２に
示されているマルチチャンバー型の半導体ディバイス製
造装置を用いる。この際、反応チャンバーが図３に示さ
れているように必ず五つの冷却ジャケットを全て具備す
る必要はなく、従来のように上下側壁に二つの冷却ジャ
ケットを具備するだけで十分である。
【００１８】まず、カセットチャンバー２００内に多結
晶シリコン膜を形成するための半導体ウェーハ２０４を
ローディングした後、カセットチャンバー２００の圧力
が０．０５mtorr 以下になるように調節する。カセット
チャンバー２００の圧力を０．０５mtorr 以下に調節す
るためには、約１０分以上ポンピングダウンすることが
望ましい。図４の結果から分かるように、カセットチャ
ンバー２００の圧力はポンピングダウン時間に比例して
減少する。従って、ポンピングダウン時間を増加するほ
どカセットチャンバー２００の圧力は減少する。
晶シリコン膜を形成するための半導体ウェーハ２０４を
ローディングした後、カセットチャンバー２００の圧力
が０．０５mtorr 以下になるように調節する。カセット
チャンバー２００の圧力を０．０５mtorr 以下に調節す
るためには、約１０分以上ポンピングダウンすることが
望ましい。図４の結果から分かるように、カセットチャ
ンバー２００の圧力はポンピングダウン時間に比例して
減少する。従って、ポンピングダウン時間を増加するほ
どカセットチャンバー２００の圧力は減少する。
【００１９】次いで、移送チャンバー２１０はロボット
アーム２１２を用いてウェーハ２０４をカセットチャン
バーから反応チャンバー２２０に移動させる。次に、多
結晶シリコン膜を形成するためにソースガスとしてシラ
ン、ジシラン又はシランとジシランが３０：１乃至１：
３０の割合で混合された混合気体のうち選択された何れ
か一つの気体を反応チャンバーに注入した後、熱処理し
ＨＳＧ−Ｓｉを形成して多結晶シリコン膜を完成する。
前記多結晶シリコン膜はキャパシターの下部電極として
用いられるのが望ましい。
アーム２１２を用いてウェーハ２０４をカセットチャン
バーから反応チャンバー２２０に移動させる。次に、多
結晶シリコン膜を形成するためにソースガスとしてシラ
ン、ジシラン又はシランとジシランが３０：１乃至１：
３０の割合で混合された混合気体のうち選択された何れ
か一つの気体を反応チャンバーに注入した後、熱処理し
ＨＳＧ−Ｓｉを形成して多結晶シリコン膜を完成する。
前記多結晶シリコン膜はキャパシターの下部電極として
用いられるのが望ましい。
【００２０】第１具現例では、カセットチャンバー２０
０の圧力を０．０５mtorr 以下に形成する。従って、大
気雰囲気の汚染気体が移送チャンバー２１０に流入され
る問題点が防止され、自然酸化膜や有機物を取り除くた
めに行った湿式前処理工程によりウェーハの表面に残存
している水気もウェーハ表面から完全に気化される。従
って、移送チャンバー２１０や反応チャンバー２２０へ
の汚染気体の流入が防止されて、ウェーハの表面に残存
する水気が移送チャンバーや反応チャンバーで気化され
汚染粒子として作用する問題点が防止される。
０の圧力を０．０５mtorr 以下に形成する。従って、大
気雰囲気の汚染気体が移送チャンバー２１０に流入され
る問題点が防止され、自然酸化膜や有機物を取り除くた
めに行った湿式前処理工程によりウェーハの表面に残存
している水気もウェーハ表面から完全に気化される。従
って、移送チャンバー２１０や反応チャンバー２２０へ
の汚染気体の流入が防止されて、ウェーハの表面に残存
する水気が移送チャンバーや反応チャンバーで気化され
汚染粒子として作用する問題点が防止される。
【００２１】＜第２具現例＞本発明による多結晶シリコ
ン膜の製造方法の第２具現例は、第１具現例とは異な
り、カセットチャンバー２００の圧力を調節せず、冷却
チャンバー２３０と移送チャンバー２１０の圧力を同一
に調節する。即ち、第２具現例では、冷却チャンバー２
３０で反応が完了したウェーハを冷却する時、冷却気体
を用いず圧力を移送チャンバー２１０の圧力と同一に保
ちながら冷却させる。特に、冷却チャンバー２３０と移
送チャンバー２１０の圧力を１μtorr以下に保たせるこ
とが望ましい。このように冷却チャンバー２３０でウェ
ーハを冷却する時、冷却気体を用いずウェーハを冷却さ
せると、冷却気体の注入圧力により移送チャンバー及び
反応チャンバーの圧力が増加することが防止される。従
って、反応チャンバー内で圧力が上昇され、ウェーハの
温度を上昇させる時にウェーハの表面が汚染される現象
が防止される。
ン膜の製造方法の第２具現例は、第１具現例とは異な
り、カセットチャンバー２００の圧力を調節せず、冷却
チャンバー２３０と移送チャンバー２１０の圧力を同一
に調節する。即ち、第２具現例では、冷却チャンバー２
３０で反応が完了したウェーハを冷却する時、冷却気体
を用いず圧力を移送チャンバー２１０の圧力と同一に保
ちながら冷却させる。特に、冷却チャンバー２３０と移
送チャンバー２１０の圧力を１μtorr以下に保たせるこ
とが望ましい。このように冷却チャンバー２３０でウェ
ーハを冷却する時、冷却気体を用いずウェーハを冷却さ
せると、冷却気体の注入圧力により移送チャンバー及び
反応チャンバーの圧力が増加することが防止される。従
って、反応チャンバー内で圧力が上昇され、ウェーハの
温度を上昇させる時にウェーハの表面が汚染される現象
が防止される。
【００２２】＜第３具現例＞本発明の第３具現例は図３
に示されている反応チャンバーを用いて多結晶シリコン
膜を製造する。まず、多結晶シリコン膜を形成するため
のウェーハをカセットチャンバー２００にローディング
する。次いで、ロボットアーム２１２はウェーハ２０４
が移送チャンバー２１０を経て反応チャンバー２２０内
のサセプター３９４の上に位するようにする。次に、加
熱ブロック３９２内のヒーター３９０を用いて反応チャ
ンバー２２０内の温度を一定温度に上昇させる。
に示されている反応チャンバーを用いて多結晶シリコン
膜を製造する。まず、多結晶シリコン膜を形成するため
のウェーハをカセットチャンバー２００にローディング
する。次いで、ロボットアーム２１２はウェーハ２０４
が移送チャンバー２１０を経て反応チャンバー２２０内
のサセプター３９４の上に位するようにする。次に、加
熱ブロック３９２内のヒーター３９０を用いて反応チャ
ンバー２２０内の温度を一定温度に上昇させる。
【００２３】引き続き、ソースガスとしてシラン、ジシ
ラン又はシランとジシランが３０：１乃至１：３０の割
合で混合された混合気体のうち選択された何れか一つの
気体を用いて非晶質シリコン膜を前記ウェーハ上に所定
の厚さで形成する。その後、前記非晶質シリコン膜の形
成されたウェーハを熱処理しＨＳＧ−Ｓｉを形成して多
結晶シリコン膜を完成する。前記多結晶シリコン膜はキ
ャパシターの下部電極として用いられるのが望ましい。
ラン又はシランとジシランが３０：１乃至１：３０の割
合で混合された混合気体のうち選択された何れか一つの
気体を用いて非晶質シリコン膜を前記ウェーハ上に所定
の厚さで形成する。その後、前記非晶質シリコン膜の形
成されたウェーハを熱処理しＨＳＧ−Ｓｉを形成して多
結晶シリコン膜を完成する。前記多結晶シリコン膜はキ
ャパシターの下部電極として用いられるのが望ましい。
【００２４】前記反応チャンバー内で前記工程が施され
る間に前記第１乃至第５冷却ジャケット４００、４１
０、４２０、４３０、４４０に冷媒を供して冷却チャン
バー壁から気体が発生することを防止することができ
る。従って、第３具現例によると表面積が最大に増大さ
れた多結晶シリコン膜を形成することができる。以下、
実施例を通して本発明の特徴を更に詳細に説明する。
る間に前記第１乃至第５冷却ジャケット４００、４１
０、４２０、４３０、４４０に冷媒を供して冷却チャン
バー壁から気体が発生することを防止することができ
る。従って、第３具現例によると表面積が最大に増大さ
れた多結晶シリコン膜を形成することができる。以下、
実施例を通して本発明の特徴を更に詳細に説明する。
【００２５】＜実施例１＞図３に示されている本発明に
よる半導体ディバイス製造装置内のサセプター３９４の
上にソース領域を露出させるコンタクトホールを具備す
る絶縁層が予め形成されているウェーハをローディング
した。次いで、ジシラン気体を流して３０００Åの厚さ
で非晶質シリコン層を形成した後、ウェーハの温度を６
２０℃にして非晶質シリコン層の表面にジシランを１８
sccm流量で流しながらＨＳＧ−Ｓｉを形成して表面積が
極大化されたキャパシターを製造した。前記工程中に第
１乃至第５冷却ジャケット４００、４１０、４２０、４
３０、４４０に９℃の冷媒を流して冷却チャンバー壁の
温度を１０℃に保持させた。このようにして形成された
キャパシター下部電極を走査電子顕微鏡にて撮影した結
果が図５〜図７に示されている。図５Ａ、図５Ｂ、図６
Ｃ、図６Ｄ及び図７Ｅは図７Ｆに示されたウェーハ位置
別に形成されたキャパシター下部電極の表面を走査電子
顕微鏡にて撮影したものである。参照符号５００Ａ、５
００Ｂ、５００Ｃ、５００Ｄ、５００Ｅは相関絶縁膜
を、５０２Ａ、５０２Ｂ、５０２Ｃ、５０２Ｄ、５０２
ＥはＨＳＧ−Ｓｉの形成された下部電極の表面をそれぞ
れ示す。前記写真から分かるように、下部電極の形成さ
れたウェーハの位置に問わず下部電極の表面にＨＳＧ−
Ｓｉが均一に形成されているために、表面積が極大化さ
れている。
よる半導体ディバイス製造装置内のサセプター３９４の
上にソース領域を露出させるコンタクトホールを具備す
る絶縁層が予め形成されているウェーハをローディング
した。次いで、ジシラン気体を流して３０００Åの厚さ
で非晶質シリコン層を形成した後、ウェーハの温度を６
２０℃にして非晶質シリコン層の表面にジシランを１８
sccm流量で流しながらＨＳＧ−Ｓｉを形成して表面積が
極大化されたキャパシターを製造した。前記工程中に第
１乃至第５冷却ジャケット４００、４１０、４２０、４
３０、４４０に９℃の冷媒を流して冷却チャンバー壁の
温度を１０℃に保持させた。このようにして形成された
キャパシター下部電極を走査電子顕微鏡にて撮影した結
果が図５〜図７に示されている。図５Ａ、図５Ｂ、図６
Ｃ、図６Ｄ及び図７Ｅは図７Ｆに示されたウェーハ位置
別に形成されたキャパシター下部電極の表面を走査電子
顕微鏡にて撮影したものである。参照符号５００Ａ、５
００Ｂ、５００Ｃ、５００Ｄ、５００Ｅは相関絶縁膜
を、５０２Ａ、５０２Ｂ、５０２Ｃ、５０２Ｄ、５０２
ＥはＨＳＧ−Ｓｉの形成された下部電極の表面をそれぞ
れ示す。前記写真から分かるように、下部電極の形成さ
れたウェーハの位置に問わず下部電極の表面にＨＳＧ−
Ｓｉが均一に形成されているために、表面積が極大化さ
れている。
【００２６】本発明による半導体ディバイス製造装置の
気体流出防止効果をはっきりと試すために、対照群とし
て図１に示された従来の半導体ディバイス製造装置で反
応気体及び温度等の工程条件を本発明のものと同様にし
てからキャパシター下部電極を形成した。形成された下
部電極を走査電子顕微鏡にて撮影した写真が図８Ａと図
８Ｂに示されている。図８Ａは移送チャンバーを隣接し
た反応チャンバー内で形成された下部電極を、図８Ｂは
排気部と隣接している反応チャンバー内で形成された下
部電極をそれぞれ示し、参照符号６００Ａ、６００Ｂは
相関絶縁膜を、６０２Ａ、６０２ＢはＨＳＧ−Ｓｉの形
成された下部電極の表面をそれぞれ示す。部分的に表面
屈曲の形成が退化された部分が存在することが分かる。
気体流出防止効果をはっきりと試すために、対照群とし
て図１に示された従来の半導体ディバイス製造装置で反
応気体及び温度等の工程条件を本発明のものと同様にし
てからキャパシター下部電極を形成した。形成された下
部電極を走査電子顕微鏡にて撮影した写真が図８Ａと図
８Ｂに示されている。図８Ａは移送チャンバーを隣接し
た反応チャンバー内で形成された下部電極を、図８Ｂは
排気部と隣接している反応チャンバー内で形成された下
部電極をそれぞれ示し、参照符号６００Ａ、６００Ｂは
相関絶縁膜を、６０２Ａ、６０２ＢはＨＳＧ−Ｓｉの形
成された下部電極の表面をそれぞれ示す。部分的に表面
屈曲の形成が退化された部分が存在することが分かる。
【００２７】本発明による半導体ディバイス製造装置を
用いてキャパシターの下部電極を形成する時、反応チャ
ンバー壁、特にゲート弁３１０部位、ゲート弁３１０が
連結された第１側壁３００、かつ排気部が形成されてい
る第２側壁３２０の温度を低温に保持することができ
る。従って、チャンバー壁からの気体の流出が防止でき
るので、流出された気体により表面移動速度が落ちて表
面屈曲の形成が退化されるなどの問題点が防止される。
用いてキャパシターの下部電極を形成する時、反応チャ
ンバー壁、特にゲート弁３１０部位、ゲート弁３１０が
連結された第１側壁３００、かつ排気部が形成されてい
る第２側壁３２０の温度を低温に保持することができ
る。従って、チャンバー壁からの気体の流出が防止でき
るので、流出された気体により表面移動速度が落ちて表
面屈曲の形成が退化されるなどの問題点が防止される。
【００２８】＜実施例２＞カセットチャンバーの圧力と
移送チャンバー及び反応チャンバー圧間の関係を調べる
ために各チャンバー間の圧力を測定した。
移送チャンバー及び反応チャンバー圧間の関係を調べる
ために各チャンバー間の圧力を測定した。
【００２９】
【表１】実験群の結果から見るように、カセットチャン
バーの圧力を０．０２mtorr にした場合、カセットチャ
ンバーと移送チャンバー及び反応チャンバー間のゲート
弁を開けても各チャンバー内の圧力がほとんど上昇しな
いことが分かった。カセットチャンバーの圧力を０．０
５mtorr に調整し流量を１８sccmにしてジシランをソー
ス気体として非晶質シリコン膜を蒸着した後、ウェーハ
の温度を６２０℃にしてＨＳＧ−Ｓｉの形成された下部
電極を形成した。下部電極の表面を走査電子顕微鏡にて
撮影した結果が図９Ａに示されている。実施例の結果と
比較するための比較群としてカセットチャンバーの圧力
を０．１mtorr にしてその外の条件は本発明の実施例と
同様にして形成した下部電極の走査電子顕微鏡の写真が
図９Ｂに示されている。参照符号７００Ａと７００Ｂは
絶縁膜を、７０２Ａと７０２Ｂは下部電極の表面をそれ
ぞれ示す。
バーの圧力を０．０２mtorr にした場合、カセットチャ
ンバーと移送チャンバー及び反応チャンバー間のゲート
弁を開けても各チャンバー内の圧力がほとんど上昇しな
いことが分かった。カセットチャンバーの圧力を０．０
５mtorr に調整し流量を１８sccmにしてジシランをソー
ス気体として非晶質シリコン膜を蒸着した後、ウェーハ
の温度を６２０℃にしてＨＳＧ−Ｓｉの形成された下部
電極を形成した。下部電極の表面を走査電子顕微鏡にて
撮影した結果が図９Ａに示されている。実施例の結果と
比較するための比較群としてカセットチャンバーの圧力
を０．１mtorr にしてその外の条件は本発明の実施例と
同様にして形成した下部電極の走査電子顕微鏡の写真が
図９Ｂに示されている。参照符号７００Ａと７００Ｂは
絶縁膜を、７０２Ａと７０２Ｂは下部電極の表面をそれ
ぞれ示す。
【００３０】図９Ａから分かるように、本発明のように
カセットチャンバーの圧力を０．０５mtorr にした場合
には下部電極の表面に均一なＨＳＧ−Ｓｉを形成するこ
とができる反面、従来のようにカセットチャンバーの圧
力を高くすると大気雰囲気の汚染源及びウェーハから気
化された水蒸気により図９Ｂのように表面屈曲の退化が
発生した。
カセットチャンバーの圧力を０．０５mtorr にした場合
には下部電極の表面に均一なＨＳＧ−Ｓｉを形成するこ
とができる反面、従来のようにカセットチャンバーの圧
力を高くすると大気雰囲気の汚染源及びウェーハから気
化された水蒸気により図９Ｂのように表面屈曲の退化が
発生した。
【００３１】図１０は前記図９Ａと図９Ｂに示されたキ
ャパシターの最大静電容量を測定した値を示す棒グラフ
である。この結果は１０枚のウェーハから測定した最大
静電容量の平均値を示したものである。図示されたよう
に、本発明により形成されたキャパシターの静電容量は
６５（fF／セル）であり、従来の３０（fF／セル）に比
べて２倍程度増加した。
ャパシターの最大静電容量を測定した値を示す棒グラフ
である。この結果は１０枚のウェーハから測定した最大
静電容量の平均値を示したものである。図示されたよう
に、本発明により形成されたキャパシターの静電容量は
６５（fF／セル）であり、従来の３０（fF／セル）に比
べて２倍程度増加した。
【００３２】＜実施例３＞冷却チャンバーの圧力と移送
チャンバー及び反応チャンバー圧力との関係を調べるた
めに各チャンバー間の圧力を測定した。
チャンバー及び反応チャンバー圧力との関係を調べるた
めに各チャンバー間の圧力を測定した。
【００３３】
【表２】対照群の結果から分かるように、冷却チャンバ
ーで工程終了したウェーハを冷却させる時に冷却気体は
移送チャンバーの圧力を上昇（０．２５μtorr→２．３
μtorr）させ、このような状態で他のウェーハでの工程
を施すために反応チャンバーへと移送するに冷却気体は
反応チャンバーの圧力をも上昇（７．３ntorr →２．３
μtorr）させる。このような圧力の上昇は結果的に移送
されたウェーハの温度を上げる時にウェーハの表面を汚
染させる。従って、実験群のように冷却チャンバー内で
ウェーハを冷却する時に冷却気体を用いず移送チャンバ
ーと同一な圧力、即ち１μtorrで冷却させた場合、移送
チャンバー及び反応チャンバーにおける圧力の変化は現
れず、よって反応チャンバーの汚染度も落ちるようにな
る。
ーで工程終了したウェーハを冷却させる時に冷却気体は
移送チャンバーの圧力を上昇（０．２５μtorr→２．３
μtorr）させ、このような状態で他のウェーハでの工程
を施すために反応チャンバーへと移送するに冷却気体は
反応チャンバーの圧力をも上昇（７．３ntorr →２．３
μtorr）させる。このような圧力の上昇は結果的に移送
されたウェーハの温度を上げる時にウェーハの表面を汚
染させる。従って、実験群のように冷却チャンバー内で
ウェーハを冷却する時に冷却気体を用いず移送チャンバ
ーと同一な圧力、即ち１μtorrで冷却させた場合、移送
チャンバー及び反応チャンバーにおける圧力の変化は現
れず、よって反応チャンバーの汚染度も落ちるようにな
る。
【００３４】冷却チャンバーの圧力と移送チャンバーの
圧力を１μtorrに調整し流量を１８sccmにしてジシラン
をソース気体として非晶質シリコン膜を蒸着した後、ウ
ェーハの温度を６２０℃にしてＨＳＧ−Ｓｉを形成させ
た下部電極の表面を走査電子顕微鏡にて撮影した結果が
図１１Ａに示されている。そして、実施例の結果と比較
するための比較群として、２４０mtorr の圧力でアルゴ
ン（Ａｒ）を冷却気体として注入し、その外の条件は本
発明の実施例と同様にして形成した下部電極の走査電子
顕微鏡の写真が図１１Ｂに示されている。参照符号９０
０Ａと９００Ｂは絶縁膜を、９０２Ａと９０２Ｂは下部
電極の表面をそれぞれ示す。
圧力を１μtorrに調整し流量を１８sccmにしてジシラン
をソース気体として非晶質シリコン膜を蒸着した後、ウ
ェーハの温度を６２０℃にしてＨＳＧ−Ｓｉを形成させ
た下部電極の表面を走査電子顕微鏡にて撮影した結果が
図１１Ａに示されている。そして、実施例の結果と比較
するための比較群として、２４０mtorr の圧力でアルゴ
ン（Ａｒ）を冷却気体として注入し、その外の条件は本
発明の実施例と同様にして形成した下部電極の走査電子
顕微鏡の写真が図１１Ｂに示されている。参照符号９０
０Ａと９００Ｂは絶縁膜を、９０２Ａと９０２Ｂは下部
電極の表面をそれぞれ示す。
【００３５】図１１Ａの結果から、冷却チャンバーと移
送チャンバーの圧力が同様に１μtorr以下に保たれる時
には一定な表面屈曲が非晶質シリコンの表面に形成され
ることが分かる。その反面、図１１Ｂの結果から、冷却
チャンバーで冷却気体を用いてウェーハを冷却させ、そ
の圧力が１μtorrより高い場合には結晶質シリコンへの
非晶質シリコン原子の表面移動速度が落ちて所望する表
面屈曲の効果を得ることができないことが分かる。
送チャンバーの圧力が同様に１μtorr以下に保たれる時
には一定な表面屈曲が非晶質シリコンの表面に形成され
ることが分かる。その反面、図１１Ｂの結果から、冷却
チャンバーで冷却気体を用いてウェーハを冷却させ、そ
の圧力が１μtorrより高い場合には結晶質シリコンへの
非晶質シリコン原子の表面移動速度が落ちて所望する表
面屈曲の効果を得ることができないことが分かる。
【００３６】＜実施例４＞図３に示されたような本発明
による反応チャンバーを具備する半導体ディバイス製造
装置において、カセットチャンバーの圧力を０．０５mt
orr にし冷却チャンバーの圧力と移送チャンバーの圧力
を１μtorr以下にして全ての工程条件を調整した後、そ
の外の条件は実施例１と同様にしてキャパシターの下部
電極を形成した後、ウェーハの各部位別に静電容量を測
定した結果を図１２Ａに示した。図１２Ｂには従来の装
置を用いて従来の工程条件通りにキャパシターの下部電
極を形成した後、ウェーハの各部位別に測定した静電容
量を示した。各ブロックの中の数字は静電容量を示す。
図１２Ａと図１２Ｂから、本発明によりキャパシターの
下部電極を形成するとウェーハの全面にかけて均一な静
電容量を有する下部電極が形成されることが分かる。
による反応チャンバーを具備する半導体ディバイス製造
装置において、カセットチャンバーの圧力を０．０５mt
orr にし冷却チャンバーの圧力と移送チャンバーの圧力
を１μtorr以下にして全ての工程条件を調整した後、そ
の外の条件は実施例１と同様にしてキャパシターの下部
電極を形成した後、ウェーハの各部位別に静電容量を測
定した結果を図１２Ａに示した。図１２Ｂには従来の装
置を用いて従来の工程条件通りにキャパシターの下部電
極を形成した後、ウェーハの各部位別に測定した静電容
量を示した。各ブロックの中の数字は静電容量を示す。
図１２Ａと図１２Ｂから、本発明によりキャパシターの
下部電極を形成するとウェーハの全面にかけて均一な静
電容量を有する下部電極が形成されることが分かる。
【００３７】図１３は連続的に５枚のウェーハを第４実
施例に応じて工程を施した後、測定した静電容量を示す
グラフである。本発明による半導体ディバイス製造装置
を用いて多結晶シリコン膜を形成すると、連続的に工程
を施しても従来の装置及び方法に比べて更に静電容量が
均一な、即ち再現性に優れた結果を得ることが分かる。
施例に応じて工程を施した後、測定した静電容量を示す
グラフである。本発明による半導体ディバイス製造装置
を用いて多結晶シリコン膜を形成すると、連続的に工程
を施しても従来の装置及び方法に比べて更に静電容量が
均一な、即ち再現性に優れた結果を得ることが分かる。
【００３８】
【発明の効果】本発明の装置の如き冷却ジャケットを反
応チャンバー壁に備えると、反応チャンバー内でガスが
流出されることを防止することができるので工程遂行に
対する信頼度が向上される。かつ、本発明による半導体
ディバイス製造装置を用いて多結晶シリコン膜を形成す
ると、汚染源による非晶質シリコンの表面移動速度の低
下を防止することができる。従って、静電容量の大きい
キャパシターを高再現性で形成することができる。
応チャンバー壁に備えると、反応チャンバー内でガスが
流出されることを防止することができるので工程遂行に
対する信頼度が向上される。かつ、本発明による半導体
ディバイス製造装置を用いて多結晶シリコン膜を形成す
ると、汚染源による非晶質シリコンの表面移動速度の低
下を防止することができる。従って、静電容量の大きい
キャパシターを高再現性で形成することができる。
【図１】従来の半導体ディバイス製造装置の反応チャン
バーの断面図である。
バーの断面図である。
【図２】本発明の一実施例による半導体ディバイス製造
装置の平面図である。
装置の平面図である。
【図３】図２のIII −III ’線による反応チャンバーの
断面図である。
断面図である。
【図４】ポンプダウン時間とカセットチャンバー圧力と
の関係を示すグラフである。
の関係を示すグラフである。
【図５】Ａ及びＢは本発明の第１実施例による多結晶シ
リコン膜の製造方法により図７Ｆに示されたウェーハの
位置別に形成されたキャパシターの下部電極表面の組織
を示す走査電子顕微鏡による図面代用写真である。
リコン膜の製造方法により図７Ｆに示されたウェーハの
位置別に形成されたキャパシターの下部電極表面の組織
を示す走査電子顕微鏡による図面代用写真である。
【図６】Ｃ及びＤは本発明の第１実施例による多結晶シ
リコン膜の製造方法により図７Ｆに示されたウェーハの
位置別に形成されたキャパシターの下部電極表面の組織
を示す走査電子顕微鏡による図面代用写真である。
リコン膜の製造方法により図７Ｆに示されたウェーハの
位置別に形成されたキャパシターの下部電極表面の組織
を示す走査電子顕微鏡による図面代用写真である。
【図７】Ｅは本発明の第１実施例による多結晶シリコン
膜の製造方法により図７Ｆに示されたウェーハの位置別
に形成されたキャパシターの下部電極表面の組織を示す
走査電子顕微鏡による図面代用写真である。
膜の製造方法により図７Ｆに示されたウェーハの位置別
に形成されたキャパシターの下部電極表面の組織を示す
走査電子顕微鏡による図面代用写真である。
【図８】Ａ及びＢは第１実施例に対する対照群であり、
従来の半導体ディバイス製造装置で形成されたキャパシ
ター下部電極表面の組織を示す走査電子顕微鏡による図
面代用写真である。
従来の半導体ディバイス製造装置で形成されたキャパシ
ター下部電極表面の組織を示す走査電子顕微鏡による図
面代用写真である。
【図９】Ａは本発明の第２実施例による多結晶シリコン
膜の製造方法により形成されたキャパシター下部電極表
面の組織を示す走査電子顕微鏡による図面代用写真であ
り、Ｂは第２実施例と比較するための対照群であり、従
来のシリコン膜の製造方法により形成されたキャパシタ
ー下部電極表面の組織を示す走査電子顕微鏡による図面
代用写真である。
膜の製造方法により形成されたキャパシター下部電極表
面の組織を示す走査電子顕微鏡による図面代用写真であ
り、Ｂは第２実施例と比較するための対照群であり、従
来のシリコン膜の製造方法により形成されたキャパシタ
ー下部電極表面の組織を示す走査電子顕微鏡による図面
代用写真である。
【図１０】前記図９に示されたキャパシターの最大静電
容量を測定した値を示す棒グラフである。
容量を測定した値を示す棒グラフである。
【図１１】Ａは本発明の第３実施例による多結晶シリコ
ン膜の製造方法により形成されたキャパシター下部電極
表面の組織を示す走査電子顕微鏡による図面代用写真で
あり、Ｂは第３実施例と比較するための対照群であり、
従来の多結晶シリコン膜の製造方法により形成されたキ
ャパシター下部電極表面の組織を示す走査電子顕微鏡に
よる図面代用写真である。
ン膜の製造方法により形成されたキャパシター下部電極
表面の組織を示す走査電子顕微鏡による図面代用写真で
あり、Ｂは第３実施例と比較するための対照群であり、
従来の多結晶シリコン膜の製造方法により形成されたキ
ャパシター下部電極表面の組織を示す走査電子顕微鏡に
よる図面代用写真である。
【図１２】Ａは本発明の第４実施例による多結晶シリコ
ン膜の製造方法によりキャパシター下部電極を形成した
後、ウェーハの各部位別に静電容量を測定した結果を示
した図面であり、Ｂは第４実施例と比較するための対照
群であり、従来の多結晶シリコン膜の製造方法により形
成されたキャパシターの静電容量を測定した結果を示し
た図面である。
ン膜の製造方法によりキャパシター下部電極を形成した
後、ウェーハの各部位別に静電容量を測定した結果を示
した図面であり、Ｂは第４実施例と比較するための対照
群であり、従来の多結晶シリコン膜の製造方法により形
成されたキャパシターの静電容量を測定した結果を示し
た図面である。
【図１３】本発明の第４実施例による多結晶シリコン膜
の製造方法によりキャパシターを形成する場合における
工程の再現性を示したグラフである。
の製造方法によりキャパシターを形成する場合における
工程の再現性を示したグラフである。
２００ カセットチャンバー ２０２ キャリアー ２０４ ウェーハ ２１０ 移送チャンバー ２１２ ロボットアーム ２２０ 反応チャンバー ２３０ 冷却チャンバー ３００ 第１側壁 ３１０ ゲート弁 ３２０ 第２側壁 ３３０ 排出口 ３４０ 反応チャンバー上段壁 ３５０ 気体注入口 ３６０ 反応チャンバー下段壁 ３８０ ターボポンプ ３９０ ヒーター ３９２ 加熱ブロック ３９４ サセプター ４００ 第１冷却ジャケット ４１０ 第２冷却ジャケット ４２０ 第３冷却ジャケット ４３０ 第４冷却ジャケット ４４０ 第５冷却ジャケット
フロントページの続き (72)発明者 南 昇煕 大韓民国漢城市瑞草区盤浦２洞住公アパー ト205棟304号
Claims (18)
- 【請求項１】 半導体ウェーハがローディングされるカ
セットチャンバーと、 前記カセットチャンバーにその前方部が連結されウェー
ハを移送する移送チャンバーと、 前記移送チャンバーの後方部に連結され、前記移送チャ
ンバーに隣接した第１側壁、前記第１側壁に対向する第
２側壁、上段壁及び下段壁にそれぞれ第１、第２、第３
及び第４冷却ジャケットを具備する反応チャンバーと、 前記移送チャンバーの側方部に連結されたウェーハ冷却
チャンバーとを含むことを特徴とする半導体素子製造装
置。 - 【請求項２】 前記移送チャンバーと反応チャンバーの
間に装着され、前記移送チャンバーと前記反応チャンバ
ーとを切り離し第５冷却ジャケットを具備するゲート弁
を更に具備することを特徴とする請求項１に記載の半導
体素子製造装置。 - 【請求項３】 前記第１乃至第５冷却ジャケットが冷却
水、冷却水とエチレングリコールとの混合物のうち選択
された何れか一つの冷媒を具備することを特徴とする請
求項２に記載の半導体素子製造装置。 - 【請求項４】 前記冷媒の温度が９℃未満であることを
特徴とする請求項３に記載の半導体素子製造装置。 - 【請求項５】 前記反応チャンバー壁の温度は１０℃以
下に冷却されることを特徴とする請求項１に記載の半導
体素子製造装置。 - 【請求項６】 カセットチャンバーにウェーハをローデ
ィングする段階と、 前記ローディングされたウェーハを移送チャンバーを通
して反応チャンバーに移送する段階と、 シラン、ジシラン又はシランとジシランが３０：１乃至
１：３０の割合で混合された混合気体のうち選択された
何れか一つの気体を前記反応チャンバー内に注入して前
記ウェーハ上に非晶質シリコン膜を形成する段階と、 前記非晶質シリコン膜の形成されたウェーハを熱処理し
て非晶質シリコン膜をＨＳＧ−Ｓｉの形成された多結晶
シリコン膜に転換させる段階と、 前記ＨＳＧ−Ｓｉの形成されたウェーハを冷却させる冷
却チャンバーに移送して冷却させる段階とからなる多結
晶シリコン膜を製造する方法において、 前記カセットチャンバーの圧力を０．０５mtorr 以下に
調節することを特徴とする多結晶シリコン膜の製造方
法。 - 【請求項７】 前記多結晶シリコン膜はキャパシターの
下部電極であることを特徴とする請求項６に記載の多結
晶シリコン膜の製造方法。 - 【請求項８】 前記カセットチャンバーの圧力は１０乃
至３０分間ポンピングダウンして調節されることを特徴
とする請求項６に記載の多結晶シリコン膜の製造方法。 - 【請求項９】 カセットチャンバーにウェーハをローデ
ィングする段階と、 前記ローディングされたウェーハを移送チャンバーを通
して反応チャンバーに移送する段階と、 シラン、ジシラン又はシランとジシランが３０：１乃至
１：３０の割合で混合された混合気体のうち選択された
何れか一つの気体を前記反応チャンバー内に注入して前
記ウェーハ上に非晶質シリコン膜を形成する段階と、 前記非晶質シリコン膜の形成されたウェーハを熱処理し
て非晶質シリコン膜をＨＳＧ−Ｓｉの形成された多結晶
シリコン膜に転換させる段階と、 前記ＨＳＧ−Ｓｉの形成されたウェーハを冷却させる冷
却チャンバーに移送して冷却させる段階とからなる多結
晶シリコン膜を製造する方法において、 前記冷却チャンバーと移送チャンバーの圧力を同一に調
節することを特徴とする多結晶シリコン膜の製造方法。 - 【請求項１０】 前記多結晶シリコン膜はキャパシター
の下部電極であることを特徴とする請求項９に記載の多
結晶シリコン膜の製造方法。 - 【請求項１１】 前記冷却チャンバーの圧力と移送チャ
ンバーの圧力は１０μtorr以下に調節されることを特徴
とする請求項９に記載の多結晶シリコン膜の製造方法。 - 【請求項１２】 多結晶シリコン膜を形成するためのウ
ェーハをカセットチャンバーにローディングする段階
と、 前記ローディングされたウェーハを移送チャンバーを通
して反応チャンバーに移送する段階と、 前記移送チャンバーに隣接した第１側壁に形成されてい
る第１冷却ジャケット、前記第１側壁に対向する第２側
壁に形成されている第２冷却ジャケット、上段壁に形成
されている第３冷却ジャケット、下段壁に形成されてい
る第４冷却ジャケットを具備する反応チャンバーに冷媒
を流動させて反応チャンバー壁を冷却させ、 ソースガスとしてシラン、ジシラン又はシランとジシラ
ンが３０：１乃至１：３０の割合で混合された混合気体
のうち選択された何れか一つの気体を前記反応チャンバ
ー内に注入して前記ウェーハ上に非晶質シリコン膜を形
成する段階と、 前記非晶質シリコン膜の形成されたウェーハを熱処理し
て非晶質シリコン膜をＨＳＧ−Ｓｉの形成された多結晶
シリコン膜に転換させる段階と、 前記ＨＳＧ−Ｓｉの形成されたウェーハを冷却チャンバ
ーに移送して冷却させる段階とを具備することを特徴と
する多結晶シリコン膜の製造方法。 - 【請求項１３】 前記多結晶シリコン膜はキャパシター
の下部電極であることを特徴とする請求項１２に記載の
多結晶シリコン膜の製造方法。 - 【請求項１４】 前記カセットチャンバーの圧力を０．
０５mtorr 以下に調節することを特徴とする請求項１２
に記載の多結晶シリコン膜の製造方法。 - 【請求項１５】 前記カセットチャンバーの圧力は１０
乃至３０分間ポンピングダウンして調節することを特徴
とする請求項１４に記載の多結晶シリコン膜の製造方
法。 - 【請求項１６】 前記冷却チャンバーと移送チャンバー
の圧力を同一に調節することを特徴とする請求項１２に
記載の多結晶シリコン膜の製造方法。 - 【請求項１７】 前記冷却チャンバーの圧力と移送チャ
ンバーの圧力は１０μtorr以下に調節されることを特徴
とする請求項１６に記載の多結晶シリコン膜の製造方
法。 - 【請求項１８】 前記反応チャンバーは移送チャンバー
と反応チャンバーの間に第５冷却ジャケットを具備する
ゲート弁を更に具備することを特徴とする請求項１２に
記載の多結晶シリコン膜の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P20441 | 1996-06-08 | ||
| KR1019960020441A KR100200705B1 (ko) | 1996-06-08 | 1996-06-08 | 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055973A true JPH1055973A (ja) | 1998-02-24 |
| JP4422217B2 JP4422217B2 (ja) | 2010-02-24 |
Family
ID=19461182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16501297A Expired - Fee Related JP4422217B2 (ja) | 1996-06-08 | 1997-06-06 | ＨＳＧ−Ｓｉ膜の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6039811A (ja) |
| JP (1) | JP4422217B2 (ja) |
| KR (1) | KR100200705B1 (ja) |
| TW (1) | TW345678B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140015874A (ko) * | 2012-07-26 | 2014-02-07 | 주식회사 원익아이피에스 | 기판 처리 유닛 및 이를 구비하는 기판 처리 장치 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100263901B1 (ko) * | 1997-10-14 | 2000-08-16 | 윤종용 | 반도체 디바이스 제조 장치, ｈｓｇ-다결정 실리콘막의 제조 방법 및 ｈｓｇ-다결정 실리콘막을 전극으로 포함하는 커패시터의 제조 방법 |
| KR100462237B1 (ko) * | 2000-02-28 | 2004-12-17 | 주성엔지니어링(주) | 기판 냉각장치를 가지는 반도체 소자 제조용 클러스터 장비 |
| JP3607664B2 (ja) * | 2000-12-12 | 2005-01-05 | 日本碍子株式会社 | Ｉｉｉ−ｖ族窒化物膜の製造装置 |
| US6902623B2 (en) * | 2001-06-07 | 2005-06-07 | Veeco Instruments Inc. | Reactor having a movable shutter |
| JPWO2004079805A1 (ja) * | 2003-03-07 | 2006-06-08 | 東京エレクトロン株式会社 | 基板処理装置及び温度調節装置 |
| KR100585873B1 (ko) | 2003-11-03 | 2006-06-07 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 액정표시소자 및 그 제조방법 |
| US9481944B2 (en) | 2006-11-22 | 2016-11-01 | Soitec | Gas injectors including a funnel- or wedge-shaped channel for chemical vapor deposition (CVD) systems and CVD systems with the same |
| WO2008064080A1 (en) * | 2006-11-22 | 2008-05-29 | S.O.I.Tec Silicon On Insulator Technologies | High volume delivery system for gallium trichloride |
| US8382898B2 (en) * | 2006-11-22 | 2013-02-26 | Soitec | Methods for high volume manufacture of group III-V semiconductor materials |
| KR101390425B1 (ko) | 2006-11-22 | 2014-05-19 | 소이텍 | 화학기상증착 챔버용 온도제어 퍼지 게이트 밸브 |
| ATE546570T1 (de) | 2006-11-22 | 2012-03-15 | Soitec Silicon On Insulator | Verfahren zur epitaktischen abscheidung von einkristallinen iii-v halbleitermaterial |
| US9481943B2 (en) | 2006-11-22 | 2016-11-01 | Soitec | Gallium trichloride injection scheme |
| US9580836B2 (en) * | 2006-11-22 | 2017-02-28 | Soitec | Equipment for high volume manufacture of group III-V semiconductor materials |
| WO2008064083A2 (en) * | 2006-11-22 | 2008-05-29 | S.O.I.Tec Silicon On Insulator Technologies | Gallium trichloride injection scheme |
| US20080138955A1 (en) * | 2006-12-12 | 2008-06-12 | Zhiyuan Ye | Formation of epitaxial layer containing silicon |
| US7897495B2 (en) * | 2006-12-12 | 2011-03-01 | Applied Materials, Inc. | Formation of epitaxial layer containing silicon and carbon |
| US9064960B2 (en) * | 2007-01-31 | 2015-06-23 | Applied Materials, Inc. | Selective epitaxy process control |
| US7772074B2 (en) * | 2007-10-18 | 2010-08-10 | Applied Materials, Inc. | Method of forming conformal silicon layer for recessed source-drain |
| KR20100100958A (ko) * | 2007-12-27 | 2010-09-15 | 엑사테크 엘.엘.씨. | 멀티-패스 진공 코팅 시스템 |
| CN103132027A (zh) * | 2011-11-28 | 2013-06-05 | 鸿富锦精密工业（深圳）有限公司 | 真空镀膜设备 |
| CN102618845B (zh) * | 2012-04-01 | 2014-06-11 | 中微半导体设备(上海)有限公司 | 具有遮挡板装置的反应器 |
| KR20160111521A (ko) | 2014-01-27 | 2016-09-26 | 비코 인스트루먼츠 인코포레이티드 | 화학적 기상 증착 시스템을 위한 복합 반경들을 갖는 유지 포켓들을 구비한 웨이퍼 캐리어 |
| JP6285411B2 (ja) * | 2015-12-25 | 2018-02-28 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法及びプログラム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2927857B2 (ja) * | 1990-01-19 | 1999-07-28 | 株式会社東芝 | 基板加熱装置 |
| US5284521A (en) * | 1990-09-21 | 1994-02-08 | Anelva Corporation | Vacuum film forming apparatus |
| TW209253B (ja) * | 1990-09-21 | 1993-07-11 | Nidden Aneruba Kk | |
| JP2508948B2 (ja) * | 1991-06-21 | 1996-06-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5494841A (en) * | 1993-10-15 | 1996-02-27 | Micron Semiconductor, Inc. | Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells |
| US5851602A (en) * | 1993-12-09 | 1998-12-22 | Applied Materials, Inc. | Deposition of high quality conformal silicon oxide thin films for the manufacture of thin film transistors |
| US5656531A (en) * | 1993-12-10 | 1997-08-12 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon |
| US5453125A (en) * | 1994-02-17 | 1995-09-26 | Krogh; Ole D. | ECR plasma source for gas abatement |
| US5658381A (en) * | 1995-05-11 | 1997-08-19 | Micron Technology, Inc. | Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal |
| US5721171A (en) * | 1996-02-29 | 1998-02-24 | Micron Technology, Inc. | Method for forming controllable surface enhanced three dimensional objects |
| US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
| US5760434A (en) * | 1996-05-07 | 1998-06-02 | Micron Technology, Inc. | Increased interior volume for integrated memory cell |
| US6027970A (en) * | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
-
1996
- 1996-06-08 KR KR1019960020441A patent/KR100200705B1/ko not_active IP Right Cessation
-
1997
- 1997-06-06 JP JP16501297A patent/JP4422217B2/ja not_active Expired - Fee Related
- 1997-06-06 TW TW086107830A patent/TW345678B/zh not_active IP Right Cessation
- 1997-06-09 US US08/871,452 patent/US6039811A/en not_active Expired - Lifetime
-
1998
- 1998-09-03 US US09/146,260 patent/US6221742B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140015874A (ko) * | 2012-07-26 | 2014-02-07 | 주식회사 원익아이피에스 | 기판 처리 유닛 및 이를 구비하는 기판 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6221742B1 (en) | 2001-04-24 |
| JP4422217B2 (ja) | 2010-02-24 |
| TW345678B (en) | 1998-11-21 |
| KR980005399A (ko) | 1998-03-30 |
| KR100200705B1 (ko) | 1999-06-15 |
| US6039811A (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1055973A (ja) | 半導体ディバイス製造装置及びこれを用いた多結晶シリコン膜の製造方法 | |
| US6828235B2 (en) | Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus | |
| US5104694A (en) | Selective chemical vapor deposition of a metallic film on the silicon surface | |
| Hinode et al. | Whiskers grown on aluminum thin films during heat treatments | |
| US5314848A (en) | Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow | |
| JP3741518B2 (ja) | 半導体メモリ装置のキャパシタ下部電極の製造方法 | |
| JP3667038B2 (ja) | Ｃｖｄ成膜方法 | |
| US7217669B2 (en) | Method of forming a metal oxide film | |
| US6943089B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JP4669257B2 (ja) | 半導体製造方法、基板処理方法、及び基板処理装置 | |
| JP5355514B2 (ja) | 半導体製造方法、基板処理方法および基板処理装置 | |
| EP0902459B1 (en) | An apparatus for fabricating a semiconductor device and a method for fabricating a polysilicon film using the same | |
| JP3468347B2 (ja) | 半導体素子の製造方法 | |
| KR100238205B1 (ko) | HSG-Si 이 표면에 형성되어 있는 다결정 실리콘막의 제조방법 | |
| US6129950A (en) | Method of forming a thick polysilicon layer | |
| KR20010070488A (ko) | 텅스텐실리사이드막의 성막방법 및 게이트전극/배선의제작방법 | |
| JPH09129626A (ja) | 薄膜形成方法 | |
| EP0902462B1 (en) | A method for manufacturing a capacitor lower electrode of a semiconductor memory device | |
| JP4240941B2 (ja) | 半導体装置の製造方法および基板処理装置 | |
| KR19990013845A (ko) | 반도체 장치의 제조방법 | |
| KR100331964B1 (ko) | 원자층 증착 설비 및 이를 이용한 원자층 증착 방법 | |
| US6194292B1 (en) | Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor | |
| JPH07263342A (ja) | 半導体装置の製造方法 | |
| JP2001015708A (ja) | 半導体装置の製造方法 | |
| JPH0645322A (ja) | 窒化シリコン膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090304 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090603 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |