JPH0665212B2 - 基板上にポリサイド構造を形成する方法 - Google Patents
基板上にポリサイド構造を形成する方法Info
- Publication number
- JPH0665212B2 JPH0665212B2 JP60056246A JP5624685A JPH0665212B2 JP H0665212 B2 JPH0665212 B2 JP H0665212B2 JP 60056246 A JP60056246 A JP 60056246A JP 5624685 A JP5624685 A JP 5624685A JP H0665212 B2 JPH0665212 B2 JP H0665212B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- tantalum
- deposited
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 title claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 32
- 229910021332 silicide Inorganic materials 0.000 claims description 28
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 27
- 229910052715 tantalum Inorganic materials 0.000 claims description 25
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 22
- OEIMLTQPLAGXMX-UHFFFAOYSA-I tantalum(v) chloride Chemical compound Cl[Ta](Cl)(Cl)(Cl)Cl OEIMLTQPLAGXMX-UHFFFAOYSA-I 0.000 claims description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- XYFCBTPGUUZFHI-UHFFFAOYSA-N phosphine group Chemical group P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 15
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 230000003028 elevating effect Effects 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 35
- 230000008021 deposition Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 241000219977 Vigna Species 0.000 description 1
- 235000010726 Vigna sinensis Nutrition 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011541 reaction mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/935—Gas flow control
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 この発明は電子装置の製造に用いる適当な表面の上に多
結晶シリコン／珪化タンタル構造を被着するための方法
に関する。
結晶シリコン／珪化タンタル構造を被着するための方法
に関する。
電子工業界では、横方向導電度（lateral conductivit
y）を改善するために、ドープした多結晶シリコン構造
の代りに、ドープした多結晶シリコン層とその上に設け
た耐熱性金属珪化物の層とで構成された２層構造を用い
ることが次第に一般的になつてきている。このような構
造は一般に「ポリサイド（polycide）」構造と呼ばれて
いる。ポリサイド構造の面積抵抗は一般に、ドープした
多結晶シリコンのみからなる単層構造の面積抵抗より１
桁低い。
y）を改善するために、ドープした多結晶シリコン構造
の代りに、ドープした多結晶シリコン層とその上に設け
た耐熱性金属珪化物の層とで構成された２層構造を用い
ることが次第に一般的になつてきている。このような構
造は一般に「ポリサイド（polycide）」構造と呼ばれて
いる。ポリサイド構造の面積抵抗は一般に、ドープした
多結晶シリコンのみからなる単層構造の面積抵抗より１
桁低い。
ポリサイド構造は金属酸化物半導体（MOS）装置の高導
電度ゲートレベル金属化を行うために用いられる。即
ち、ポリサイド構造は、例えば超高速集積回路（VHSI
C）のような構造におけるゲート材料及び相互接続体と
して用いられる。ポリサイド構造は、例えば、絶縁ゲー
ト電界効果トランジスタ（IGFET）やその他の類似装置
のゲート材料として用いられてきた。
電度ゲートレベル金属化を行うために用いられる。即
ち、ポリサイド構造は、例えば超高速集積回路（VHSI
C）のような構造におけるゲート材料及び相互接続体と
して用いられる。ポリサイド構造は、例えば、絶縁ゲー
ト電界効果トランジスタ（IGFET）やその他の類似装置
のゲート材料として用いられてきた。
従来、ポリサイド構造は、低圧化学蒸着（LPCVD）法に
より未ドープ多結晶シリコンを被着し、この多結晶シリ
コンを、例えば、オキシ塩化燐を用いた拡散によりドー
プし、その後、別々の金属ターゲツトとシリコンターゲ
ツトからの同時スパツタリング（co-sputtering）によ
り、ドープした多結晶シリコン上に耐熱性金属珪化物、
例えば、珪化タンタルを被着するという方法で作られて
いる。この珪化物層の導電度を所望の低導電度にするた
めにはこの後、アニール処理を施さねばならない。従つ
て、この方法は効果的ではあるが、基板の多段階ハンド
リングを伴う異る複数タイプの装置中で順次処理せねば
ならないという欠点がある。
より未ドープ多結晶シリコンを被着し、この多結晶シリ
コンを、例えば、オキシ塩化燐を用いた拡散によりドー
プし、その後、別々の金属ターゲツトとシリコンターゲ
ツトからの同時スパツタリング（co-sputtering）によ
り、ドープした多結晶シリコン上に耐熱性金属珪化物、
例えば、珪化タンタルを被着するという方法で作られて
いる。この珪化物層の導電度を所望の低導電度にするた
めにはこの後、アニール処理を施さねばならない。従つ
て、この方法は効果的ではあるが、基板の多段階ハンド
リングを伴う異る複数タイプの装置中で順次処理せねば
ならないという欠点がある。
レーラー（Lehrer）氏の米国特許第4,359,490号明細書
には、ポリサイド構造を完全にLPCVD法によつて形成す
る方法が開示されている。この明細書には、被着された
フイルム中のシリコンに対するタンタルの比率は示され
ておらず、単に「珪化タンタル」とのみ記されている。
1982年10月のフアースト・インタナシヨナル・シンポジ
ウム・オン・ヴイエルエスアイ・サイエンス・アンド・
テクノロジ（First International Symposium on V
LSI Science and Technology）で提出した論文にお
いて、レーラー氏等は、600〜650℃の温度で五塩化タン
タルとシランから直接、珪化タンタルを被着することを
述べている。生成されたフイルムは金属分が多い、即
ち、Ta５Si３に近いと述べられている。しかし、金属分
の多い珪化物を化学量論的TaSi２に変換する際、シリコ
ン層からのシリコンの吸着が一様でないことにより、珪
化物層の上面と珪化物層の多結晶シリコン層の間の境界
面とがかなり粗面になつてしまつた。そこで、レーラー
氏等は、珪化タンタルを直接化学量論的TaSi２の形で被
着するのが望ましいと結論している。
には、ポリサイド構造を完全にLPCVD法によつて形成す
る方法が開示されている。この明細書には、被着された
フイルム中のシリコンに対するタンタルの比率は示され
ておらず、単に「珪化タンタル」とのみ記されている。
1982年10月のフアースト・インタナシヨナル・シンポジ
ウム・オン・ヴイエルエスアイ・サイエンス・アンド・
テクノロジ（First International Symposium on V
LSI Science and Technology）で提出した論文にお
いて、レーラー氏等は、600〜650℃の温度で五塩化タン
タルとシランから直接、珪化タンタルを被着することを
述べている。生成されたフイルムは金属分が多い、即
ち、Ta５Si３に近いと述べられている。しかし、金属分
の多い珪化物を化学量論的TaSi２に変換する際、シリコ
ン層からのシリコンの吸着が一様でないことにより、珪
化物層の上面と珪化物層の多結晶シリコン層の間の境界
面とがかなり粗面になつてしまつた。そこで、レーラー
氏等は、珪化タンタルを直接化学量論的TaSi２の形で被
着するのが望ましいと結論している。
この発明による多結晶シリコン／珪化タンタル構造を形
成する方法では、全工程が１つの反応室中で実施され、
上述したような従来法の欠点は取除かれる。
成する方法では、全工程が１つの反応室中で実施され、
上述したような従来法の欠点は取除かれる。
この発明によれば、ポリサイド構造は、LPCVD法により
アモルフアスなドープされたシリコンと金属分の多い珪
化タンタル、即ち、かなりの部分がTa５Si３である珪化
タンタルとを順次被着し、その後、比較的高い温度でア
ニール処理して、アモルフアスシリコンを多結晶状態に
変換し、かつ、Ta５Si３を所要のTaSi２に変換すること
によつて作られる。この変換に要するシリコンはシリコ
ン層から供給される。この方法における全工程は同じ反
応室中で実施される。
アモルフアスなドープされたシリコンと金属分の多い珪
化タンタル、即ち、かなりの部分がTa５Si３である珪化
タンタルとを順次被着し、その後、比較的高い温度でア
ニール処理して、アモルフアスシリコンを多結晶状態に
変換し、かつ、Ta５Si３を所要のTaSi２に変換すること
によつて作られる。この変換に要するシリコンはシリコ
ン層から供給される。この方法における全工程は同じ反
応室中で実施される。
この発明に基づいて２層ポリサイド構造を形成する基板
としては、電子工業の分野で従来用いられているどのよ
うな材料のものでも使用可能であるが、好ましい基板の
１つは単結晶シリコンウエハである。この基板は、例え
ば、導電性を持つた領域を作るためのドーピングなどの
部分処理を施すことができる。通常、ポリサイド構造の
すぐ下にはゲート酸化物、即ち、二酸化シリコンの層が
ある。単結晶シリコンウエハを用いる場合には、このゲ
ート酸化物層は従来の熱酸化法によつて形成する。
としては、電子工業の分野で従来用いられているどのよ
うな材料のものでも使用可能であるが、好ましい基板の
１つは単結晶シリコンウエハである。この基板は、例え
ば、導電性を持つた領域を作るためのドーピングなどの
部分処理を施すことができる。通常、ポリサイド構造の
すぐ下にはゲート酸化物、即ち、二酸化シリコンの層が
ある。単結晶シリコンウエハを用いる場合には、このゲ
ート酸化物層は従来の熱酸化法によつて形成する。
ゲート酸化物あるいは他の基板表面上に、従来用いられ
ている装置中でドープされたシリコンの層が低圧化学蒸
着（LPCVD）法により被着される。このシリコンは約560
〜580℃の温度でアモルフアス状態に成長させられ、そ
の後のアニール処理によつて多結晶状態に変換される。
ている装置中でドープされたシリコンの層が低圧化学蒸
着（LPCVD）法により被着される。このシリコンは約560
〜580℃の温度でアモルフアス状態に成長させられ、そ
の後のアニール処理によつて多結晶状態に変換される。
アモルフアスな状態に成長させ、ついでアニールによつ
て多結晶状態に変換したシリコンフイルムは明らかにそ
の性質、特に、表面の滑らかさが、1982年11月12日付こ
の出願の発明者の１人ビツトマ氏他による米国特許出願
第441,371号（特願昭58−213176号に対応）に開示され
ているような600℃以上の温度で多結晶状態に成長させ
たフイルムに比して優れている。その特にすぐれて表面
が滑らかであることに加えて、アモルフアス被着シリコ
ンフイルムは、そのミクロ的均質性及び歪みがないとい
う点において多結晶状態に被着したフイルムより優れて
いる。そして、この事実は、この発明の構造の場合のよ
うに、被着と同時に（in-situ）ドープしたシリコンフ
イルムの場合に特に当嵌まる。
て多結晶状態に変換したシリコンフイルムは明らかにそ
の性質、特に、表面の滑らかさが、1982年11月12日付こ
の出願の発明者の１人ビツトマ氏他による米国特許出願
第441,371号（特願昭58−213176号に対応）に開示され
ているような600℃以上の温度で多結晶状態に成長させ
たフイルムに比して優れている。その特にすぐれて表面
が滑らかであることに加えて、アモルフアス被着シリコ
ンフイルムは、そのミクロ的均質性及び歪みがないとい
う点において多結晶状態に被着したフイルムより優れて
いる。そして、この事実は、この発明の構造の場合のよ
うに、被着と同時に（in-situ）ドープしたシリコンフ
イルムの場合に特に当嵌まる。
シリコン層はシリコン含有蒸気、例えばシラン中に適当
なドーパントを混合して、被着と同時にドープされる。
好ましくは、このシリコン層はドーパントとしてホスフ
インを用いて燐でドープする。上述したビツトマ氏他の
米国特許出願に開示されているように、このようにして
形成したフイルムの表面が、アモルフアスに被着された
未ドープフイルに比して感知し得る程粗くなることはな
い。この事実は、被着時にその場で燐ドープを行うと、
シリコンフイルム中での粒子（グレイン）の成長を促進
すると考えられるので、予期されなかつたことである。
なドーパントを混合して、被着と同時にドープされる。
好ましくは、このシリコン層はドーパントとしてホスフ
インを用いて燐でドープする。上述したビツトマ氏他の
米国特許出願に開示されているように、このようにして
形成したフイルムの表面が、アモルフアスに被着された
未ドープフイルに比して感知し得る程粗くなることはな
い。この事実は、被着時にその場で燐ドープを行うと、
シリコンフイルム中での粒子（グレイン）の成長を促進
すると考えられるので、予期されなかつたことである。
このシリコン層は通常のLPCVD用装置中で、好ましくは
約575℃の温度、約350〜500ミリトルの気圧で被着され
る。シリコン源、例えばシランの気体流量は約250cm３
／分と約300cm３／分の間が適当である。ホスフインは
窒素で１％に希釈したものをシランに対して、好ましく
は、８×10−４の比率で加える。このようにして被着し
たドープしたアモルフアスシリコンのフイルムの厚さは
約300〜400nmが適当で、好ましくは約350nmである。シ
ランとホスフインを反応室に導入するに先立つて、反応
室を初めに不活性ガス、例えば窒素で、次いで、還元性
ガス、例えば水素でパージする。還元ガスでパージする
ことにより、前の製造過程で残留している可能性のある
未反応の五塩化タンタルを除去することができる。
約575℃の温度、約350〜500ミリトルの気圧で被着され
る。シリコン源、例えばシランの気体流量は約250cm３
／分と約300cm３／分の間が適当である。ホスフインは
窒素で１％に希釈したものをシランに対して、好ましく
は、８×10−４の比率で加える。このようにして被着し
たドープしたアモルフアスシリコンのフイルムの厚さは
約300〜400nmが適当で、好ましくは約350nmである。シ
ランとホスフインを反応室に導入するに先立つて、反応
室を初めに不活性ガス、例えば窒素で、次いで、還元性
ガス、例えば水素でパージする。還元ガスでパージする
ことにより、前の製造過程で残留している可能性のある
未反応の五塩化タンタルを除去することができる。
所要厚さのドープ済アモルフアスシリコンを基板上に被
着した後、被着装置の温度は一定に保持したまま、反応
混合気中のホスフインガスを五塩化タンタルに切り換え
る。固体の五塩化タンタルは約140〜160℃の温度に加熱
して気化させる。好ましくは、五塩化タンタルは、それ
自体の蒸気圧によつて被着チユーブに導入する。必要と
あれば、加熱した担体ガス、例えば窒素を、固体の五塩
化タンタルの表面に流して五塩化タンタルの搬送を高め
ることができる。被着装置へ五塩化タンタルが進む際に
蒸気が短縮しないようにするために、五塩化タンタル供
給ラインと遮断弁とは少し高めの温度に加熱しておく。
さらに、珪化タンタルフイルムの分布の均一性を高める
ための希釈ガスとして窒素を被着用チユーブに導入す
る。
着した後、被着装置の温度は一定に保持したまま、反応
混合気中のホスフインガスを五塩化タンタルに切り換え
る。固体の五塩化タンタルは約140〜160℃の温度に加熱
して気化させる。好ましくは、五塩化タンタルは、それ
自体の蒸気圧によつて被着チユーブに導入する。必要と
あれば、加熱した担体ガス、例えば窒素を、固体の五塩
化タンタルの表面に流して五塩化タンタルの搬送を高め
ることができる。被着装置へ五塩化タンタルが進む際に
蒸気が短縮しないようにするために、五塩化タンタル供
給ラインと遮断弁とは少し高めの温度に加熱しておく。
さらに、珪化タンタルフイルムの分布の均一性を高める
ための希釈ガスとして窒素を被着用チユーブに導入す
る。
この発明の方法による珪化タンタルの被着において、五
塩化タンタルの添加前の系の圧力は代表的には約200ミ
リトルに調整される。五塩化タンタルが系に導入される
と、圧力は約300ミリトルに増大する。珪化タンタルの
層は金属分が多い形、即ち、TaSi２の方が少ないTaSi２
とTa５Si３の混合物として被着される。前述したレーラ
氏他の論文における結論、即ち、珪化タンタルを化学量
論的TaSi２の形で被着する方法が必要であるという結論
に対し、この出願の発明者らは、滑らかな表面を持ち、
その下のシリコン層との間に非常に均一な境界面を形成
し、かつ、被着部の長さ方向全体にわたつて優れた均一
性を持つた金属分の多い珪化タンタルのフイルムの被着
が可能であることを見出した。
塩化タンタルの添加前の系の圧力は代表的には約200ミ
リトルに調整される。五塩化タンタルが系に導入される
と、圧力は約300ミリトルに増大する。珪化タンタルの
層は金属分が多い形、即ち、TaSi２の方が少ないTaSi２
とTa５Si３の混合物として被着される。前述したレーラ
氏他の論文における結論、即ち、珪化タンタルを化学量
論的TaSi２の形で被着する方法が必要であるという結論
に対し、この出願の発明者らは、滑らかな表面を持ち、
その下のシリコン層との間に非常に均一な境界面を形成
し、かつ、被着部の長さ方向全体にわたつて優れた均一
性を持つた金属分の多い珪化タンタルのフイルムの被着
が可能であることを見出した。
この珪化タンタルの被着薄膜の厚さは約175〜250nmが適
当で、好ましくは約200nmである。両方の層の厚さ及び
装置の構造は、その用途、基板の地勢学的形状等によつ
て異なる。560〜580℃の温度範囲内で被着された珪化タ
ンタル層は多結晶である。
当で、好ましくは約200nmである。両方の層の厚さ及び
装置の構造は、その用途、基板の地勢学的形状等によつ
て異なる。560〜580℃の温度範囲内で被着された珪化タ
ンタル層は多結晶である。
２層構造の被着完了後、反応容器を初めに水素でパージ
して未反応の五塩化タンタルを取除き、ついで窒素でパ
ージする。必要とあれば、従来公知の還元性ガス及び不
活性ガスをパージ過程で使用してもよい。例えば、アル
ゴンを窒素の代りに用いることができる。次に、温度を
約800〜950℃、好ましくは約850℃に上昇させる。この
温度は、シリコン層をアモルフアスから多結晶に転換さ
せ、シリコンが珪化物層に進入してTa５Si３をTaSi２に
転換させ、さらに、この珪化物層をアニールして所望の
高導電度を得るに充分な時間保持される。これらの目的
を達成するためには、一般的に言えば、アニール温度に
おいて15〜60分、好ましくは30分が必要である。アニー
ル工程中、反応室中には多少の窒素ガス流があることが
好ましい。アニール処理が完了すると、大気圧になるま
で乾燥窒素を反応室へ導入し、基板を取出す。ポリサイ
ド構造は従来法に従つて、乾燥エツチング法に適したホ
トレジストを用いてパタンが形成される。推奨材料とし
ては、商品名HPR204としてハント・ケミカル・カンパニ
（Hunt Chemical Co.）から市販されているポジホト
レジスト（ポジレジスト）がある。この後、ポリサイド
構造のエツチングを行う。エツチングは、好ましくは、
マア（Maa）氏の米国特許第4,411,734号に開示されてい
るような四塩化炭素、酸素、窒素の混合エツチング剤を
用いて行う。異方性エツチングはこのようにして行われ
る。好ましくは、次に、パタンを施したポリサイド構造
を蒸気酸化又は乾燥酸化法によつてシリコン酸化物の薄
層を成長させて保護膜とする。
して未反応の五塩化タンタルを取除き、ついで窒素でパ
ージする。必要とあれば、従来公知の還元性ガス及び不
活性ガスをパージ過程で使用してもよい。例えば、アル
ゴンを窒素の代りに用いることができる。次に、温度を
約800〜950℃、好ましくは約850℃に上昇させる。この
温度は、シリコン層をアモルフアスから多結晶に転換さ
せ、シリコンが珪化物層に進入してTa５Si３をTaSi２に
転換させ、さらに、この珪化物層をアニールして所望の
高導電度を得るに充分な時間保持される。これらの目的
を達成するためには、一般的に言えば、アニール温度に
おいて15〜60分、好ましくは30分が必要である。アニー
ル工程中、反応室中には多少の窒素ガス流があることが
好ましい。アニール処理が完了すると、大気圧になるま
で乾燥窒素を反応室へ導入し、基板を取出す。ポリサイ
ド構造は従来法に従つて、乾燥エツチング法に適したホ
トレジストを用いてパタンが形成される。推奨材料とし
ては、商品名HPR204としてハント・ケミカル・カンパニ
（Hunt Chemical Co.）から市販されているポジホト
レジスト（ポジレジスト）がある。この後、ポリサイド
構造のエツチングを行う。エツチングは、好ましくは、
マア（Maa）氏の米国特許第4,411,734号に開示されてい
るような四塩化炭素、酸素、窒素の混合エツチング剤を
用いて行う。異方性エツチングはこのようにして行われ
る。好ましくは、次に、パタンを施したポリサイド構造
を蒸気酸化又は乾燥酸化法によつてシリコン酸化物の薄
層を成長させて保護膜とする。
このポリサイド構造はその導電度とエツチングが容易で
あるという点に関して、従来の同時スパツタリングで形
成したフイルムと少なくとも同等であることがわかつて
いる。この発明の方法の利点は明らかである。この発明
によれば、ポリサイド構造は１つの装置により、しか
も、基板の操作あるいは基板を大気に露出させる作業を
必要としない簡単な方法を用いて形成できる。別々の拡
散及びアニール工程を必要としないので、時間、費用及
びエネルギの節約が出来る。この発明のポリサイド構造
の２層間の境界面は、前述したレーラー氏他の論文に記
載されている構造におけるものよりもかなり均一であ
る。さらに、現在のところ、この発明による構造は従来
の同時スパツタリング法によつて形成した同様の構造程
には滑らかではないが、レーラー氏他の論文に示されて
いるものよりもかなり滑らかである。この性質は、この
ポリサイド構造をさらに処理する際、特に、この構造の
一部分又は全体の上に他の材料の層を被着して多層構造
を形成する場合に理想的な構造である。
あるという点に関して、従来の同時スパツタリングで形
成したフイルムと少なくとも同等であることがわかつて
いる。この発明の方法の利点は明らかである。この発明
によれば、ポリサイド構造は１つの装置により、しか
も、基板の操作あるいは基板を大気に露出させる作業を
必要としない簡単な方法を用いて形成できる。別々の拡
散及びアニール工程を必要としないので、時間、費用及
びエネルギの節約が出来る。この発明のポリサイド構造
の２層間の境界面は、前述したレーラー氏他の論文に記
載されている構造におけるものよりもかなり均一であ
る。さらに、現在のところ、この発明による構造は従来
の同時スパツタリング法によつて形成した同様の構造程
には滑らかではないが、レーラー氏他の論文に示されて
いるものよりもかなり滑らかである。この性質は、この
ポリサイド構造をさらに処理する際、特に、この構造の
一部分又は全体の上に他の材料の層を被着して多層構造
を形成する場合に理想的な構造である。
次にこの発明の一例を示すが、この発明はこれに限定さ
れるものではない。この実施例において、特別の表示が
ない限り、部及び％は全て重量部を重量％であり、温度
は全てセ氏（℃）目盛で表わしてある。
れるものではない。この実施例において、特別の表示が
ない限り、部及び％は全て重量部を重量％であり、温度
は全てセ氏（℃）目盛で表わしてある。
例 直径が約7.62（３インチ）の（100）単結晶シリコンウ
エハ30個を基板として用いた。これらのウエハを水蒸気
中で50分間900℃に加熱して、その表面に約200nmの厚さ
の二酸化シリコン層を形成した。
エハ30個を基板として用いた。これらのウエハを水蒸気
中で50分間900℃に加熱して、その表面に約200nmの厚さ
の二酸化シリコン層を形成した。
ウエハを575℃に加熱した石英管中のLPCVD反応器に入れ
た。反応器を150ミリトルまで排気し、乾燥窒素を10分
間反応器を通して流し、その後、８分間水素を流した。
た。反応器を150ミリトルまで排気し、乾燥窒素を10分
間反応器を通して流し、その後、８分間水素を流した。
ドープ済アモルフアスシリコンの被着は、350ミリトル
の圧力下で、シランを300cm３／分の速度で、また、窒
素で１容積％に希釈したホスフインを24cm３／分の速度
で流して行つた。被着用気体中におけるシランに対する
ホスフインの割合は８×10−４であつた。被着は145分
間続け、その間に、厚さ350nmのアモルフアスシリコン
層が被着された。この被着されたシリコン層は約0.4％
の燐を含んでいた。完成したポリサイド構造をアニール
した後のシリコン層の導電度を求めたところ、約６×10
２（Ω−cm）−１であつた。ドープ済アモルフアスシリ
コンの成長速度は約2.5nm／分であつた。
の圧力下で、シランを300cm３／分の速度で、また、窒
素で１容積％に希釈したホスフインを24cm３／分の速度
で流して行つた。被着用気体中におけるシランに対する
ホスフインの割合は８×10−４であつた。被着は145分
間続け、その間に、厚さ350nmのアモルフアスシリコン
層が被着された。この被着されたシリコン層は約0.4％
の燐を含んでいた。完成したポリサイド構造をアニール
した後のシリコン層の導電度を求めたところ、約６×10
２（Ω−cm）−１であつた。ドープ済アモルフアスシリ
コンの成長速度は約2.5nm／分であつた。
シリコンの被着が完了すると、ホスフインと窒素の混合
気流をとめ、シランの流量を40cm３／分にした。窒素を
20cm３／分の速度で反応管へ導入した。152℃に加熱し
た五塩化タンタル源から五塩化タンタルを15cm３／分の
速度で反応室へ流し入れた。この五塩化タンタルの導入
速度は五塩化タンタル源の重量変化から計算したもので
ある。五塩化タンタル蒸気は凝縮を防止するために加熱
したガス供給ラインを通して反応室へ供給した。珪化タ
ンタルの被着は22分間行われ、その間に厚さ200nmの層
が被着された。成長速度は約9nm／分であつた。
気流をとめ、シランの流量を40cm３／分にした。窒素を
20cm３／分の速度で反応管へ導入した。152℃に加熱し
た五塩化タンタル源から五塩化タンタルを15cm３／分の
速度で反応室へ流し入れた。この五塩化タンタルの導入
速度は五塩化タンタル源の重量変化から計算したもので
ある。五塩化タンタル蒸気は凝縮を防止するために加熱
したガス供給ラインを通して反応室へ供給した。珪化タ
ンタルの被着は22分間行われ、その間に厚さ200nmの層
が被着された。成長速度は約9nm／分であつた。
珪化タンタルの被着が終ると、シラン及び五塩化タンタ
ルの流れを止め、乾燥した水素を約４分間反応室に流し
た。その後、反応室を４分間窒素でパージし、温度を約
15分間にわたつて850℃まで上昇させた。この後、基板
を850℃、200ミリトルで30分間、乾燥（ドライ）窒素雰
囲気中に保持し、その後、反応室を乾燥窒素の下で大気
圧までもどるようにした。それから、ウエハを取出し
た。
ルの流れを止め、乾燥した水素を約４分間反応室に流し
た。その後、反応室を４分間窒素でパージし、温度を約
15分間にわたつて850℃まで上昇させた。この後、基板
を850℃、200ミリトルで30分間、乾燥（ドライ）窒素雰
囲気中に保持し、その後、反応室を乾燥窒素の下で大気
圧までもどるようにした。それから、ウエハを取出し
た。
形成された珪化タンタルの層は滑らかな表面を有し、Ｘ
線回折によりTaSi２であることが確認された。この構造
について通常の抵抗についての実験とエツチングの容易
性についての実験とを行つたが、その結果、この構造は
アモルフアス被着シリコン層上に同時スパツタリングに
より珪化タンタルの層を被着して作つた同様の構造に少
くとも匹敵することが確認された。
線回折によりTaSi２であることが確認された。この構造
について通常の抵抗についての実験とエツチングの容易
性についての実験とを行つたが、その結果、この構造は
アモルフアス被着シリコン層上に同時スパツタリングに
より珪化タンタルの層を被着して作つた同様の構造に少
くとも匹敵することが確認された。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 29/784 (56)参考文献 特開 昭58−154228（ＪＰ，Ａ) Ｗ．Ｉ．Ｌｅｈｒｅｒ ｅｔ ａｌ. “Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ＬＰ Ｃ▲ＶＩ▼Ｄ ｄｅｐｏｓｉｔｉｏｎ ｏ ｆ ｔａｎｔａｌｕｍ ｓｉｌｉｃｉｄ ｅ” ｉｎ ＶＬＳＩ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ／1982，Ｐ Ｐ．258−264
Claims (9)
- 【請求項１】１つの反応容器中で、多結晶シリコンの層
とこの層の上の珪化タンタルの層とからなる構造を基板
上に形成するための方法であって、 適当な反応器中で低圧化学蒸着法により、上記基板上
に、シリコンを含む蒸気と適当なドーパントとから、ア
モルファス状態でかつ同時ドープ処理されたシリコンの
層を被着する工程と、 上記シリコンを含む蒸気の反応器への流入は継続させつ
つ、上記ドーパントの流入を停止させて、五塩化タンタ
ル蒸気を反応器に導入して、タンタル分の多い珪化タン
タルの層を上記シリコン層上に被着する工程と、 温度を上昇させて上記構造をアニールし、それによつて
上記ドープされたシリコン層を多結晶状態に変換しかつ
上記珪化タンタル層をTaSi２に変換する工程と、 を含んでなる方法。 - 【請求項２】シリコン層を560℃乃至580℃の温度で被着
する特許請求の範囲（１）に記載の方法。 - 【請求項３】シリコン層を575℃の温度で被着する特許
請求の範囲（２）に記載の方法。 - 【請求項４】シリコンを含む蒸気がシランである特許請
求の範囲（１）に記載の方法。 - 【請求項５】シリコン層が燐でドープされ、ドーパント
がホスフィンである特許請求の範囲（１）に記載の方
法。 - 【請求項６】構造を、800℃乃至950℃の温度で、不活性
雰囲気中で、減圧下でアニールする特許請求の範囲
（１）に記載の方法。 - 【請求項７】構造を850℃の温度でアニールする特許請
求の範囲（６）に記載の方法。 - 【請求項８】不活性雰囲気が窒素である特許請求の範囲
（６）に記載の方法。 - 【請求項９】シリコン層を被着する前に、反応器を窒素
と水素で順次パージする特許請求の範囲（１）に記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/592,397 US4504521A (en) | 1984-03-22 | 1984-03-22 | LPCVD Deposition of tantalum silicide |
| US592397 | 1984-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213046A JPS60213046A (ja) | 1985-10-25 |
| JPH0665212B2 true JPH0665212B2 (ja) | 1994-08-22 |
Family
ID=24370490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60056246A Expired - Lifetime JPH0665212B2 (ja) | 1984-03-22 | 1985-03-20 | 基板上にポリサイド構造を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4504521A (ja) |
| JP (1) | JPH0665212B2 (ja) |
| GB (1) | GB2157714B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4668530A (en) * | 1985-07-23 | 1987-05-26 | Massachusetts Institute Of Technology | Low pressure chemical vapor deposition of refractory metal silicides |
| US4619038A (en) * | 1985-08-15 | 1986-10-28 | Motorola, Inc. | Selective titanium silicide formation |
| US4663191A (en) * | 1985-10-25 | 1987-05-05 | International Business Machines Corporation | Salicide process for forming low sheet resistance doped silicon junctions |
| US4709655A (en) * | 1985-12-03 | 1987-12-01 | Varian Associates, Inc. | Chemical vapor deposition apparatus |
| US4796562A (en) * | 1985-12-03 | 1989-01-10 | Varian Associates, Inc. | Rapid thermal cvd apparatus |
| US4766006A (en) * | 1986-05-15 | 1988-08-23 | Varian Associates, Inc. | Low pressure chemical vapor deposition of metal silicide |
| US4800105A (en) * | 1986-07-22 | 1989-01-24 | Nihon Shinku Gijutsu Kabushiki Kaisha | Method of forming a thin film by chemical vapor deposition |
| US4684542A (en) * | 1986-08-11 | 1987-08-04 | International Business Machines Corporation | Low pressure chemical vapor deposition of tungsten silicide |
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| NL8700820A (nl) * | 1987-04-08 | 1988-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| JP2698585B2 (ja) * | 1987-05-13 | 1998-01-19 | 株式会社東芝 | ポリサイド電極の形成方法 |
| JP2993665B2 (ja) * | 1988-02-29 | 1999-12-20 | ソニー株式会社 | 配線形成方法 |
| US4957777A (en) * | 1988-07-28 | 1990-09-18 | Massachusetts Institute Of Technology | Very low pressure chemical vapor deposition process for deposition of titanium silicide films |
| KR920010062B1 (ko) * | 1989-04-03 | 1992-11-13 | 현대전자산업 주식회사 | 반도체 장치의 실리사이드 형성방법 |
| US5077092A (en) * | 1989-06-30 | 1991-12-31 | Texas Instruments Incorporated | Method and apparatus for deposition of zinc sulfide films |
| US5422311A (en) * | 1993-05-03 | 1995-06-06 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a conductor layer in a semiconductor device |
| JP2814962B2 (ja) * | 1995-08-30 | 1998-10-27 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5654219A (en) * | 1996-02-07 | 1997-08-05 | Texas Instruments Incorporated | Annealed poly-silicide etch process |
| US5919531A (en) * | 1997-03-26 | 1999-07-06 | Gelest, Inc. | Tantalum and tantalum-based films and methods of making the same |
| KR100463597B1 (ko) * | 1997-09-29 | 2005-02-28 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| JP2003522826A (ja) | 1997-12-02 | 2003-07-29 | ゲレスト インコーポレーテツド | ヨードシラン前駆体から形成したけい素ベースフィルムおよびその製作方法 |
| US6139922A (en) * | 1999-05-18 | 2000-10-31 | Gelest, Inc. | Tantalum and tantalum-based films formed using fluorine-containing source precursors and methods of making the same |
| US6448180B2 (en) * | 2000-03-09 | 2002-09-10 | Advanced Micro Devices, Inc. | Deposition of in-situ doped semiconductor film and undoped semiconductor film in the same reaction chamber |
| US6410434B1 (en) * | 2000-03-09 | 2002-06-25 | Advanced Micro Devices, Inc. | Method and apparatus for formation of in-situ doped amorphous semiconductor film |
| US6593234B2 (en) * | 2001-07-24 | 2003-07-15 | Micron Technology, Inc. | Methods of utilizing metal rich silicide in forming semiconductor constructions |
| US6586330B1 (en) * | 2002-05-07 | 2003-07-01 | Tokyo Electron Limited | Method for depositing conformal nitrified tantalum silicide films by thermal CVD |
| KR100840786B1 (ko) * | 2006-07-28 | 2008-06-23 | 삼성전자주식회사 | 저저항 게이트 전극을 구비하는 반도체 장치 및 이의제조방법 |
| CN115467021B (zh) * | 2022-09-22 | 2023-12-12 | 粤芯半导体技术股份有限公司 | 低缺陷掺杂多晶硅及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4179528A (en) * | 1977-05-18 | 1979-12-18 | Eastman Kodak Company | Method of making silicon device with uniformly thick polysilicon |
| US4332839A (en) * | 1978-12-29 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide |
| US4357179A (en) * | 1980-12-23 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique |
| US4362597A (en) * | 1981-01-19 | 1982-12-07 | Bell Telephone Laboratories, Incorporated | Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices |
| US4359490A (en) * | 1981-07-13 | 1982-11-16 | Fairchild Camera & Instrument Corp. | Method for LPCVD co-deposition of metal and silicon to form metal silicide |
| JPS58154228A (ja) * | 1982-03-09 | 1983-09-13 | Fujitsu Ltd | 半導体装置の製造方法 |
| GB2130009B (en) * | 1982-11-12 | 1986-04-03 | Rca Corp | Polycrystalline silicon layers for semiconductor devices |
| US4411734A (en) * | 1982-12-09 | 1983-10-25 | Rca Corporation | Etching of tantalum silicide/doped polysilicon structures |
-
1984
- 1984-03-22 US US06/592,397 patent/US4504521A/en not_active Expired - Lifetime
-
1985
- 1985-03-20 JP JP60056246A patent/JPH0665212B2/ja not_active Expired - Lifetime
- 1985-03-20 GB GB08507236A patent/GB2157714B/en not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| Ｗ．Ｉ．Ｌｅｈｒｅｒｅｔａｌ．"ＬｏｗｔｅｍｐｅｒａｔｕｒｅＬＰＣ▲ＶＩ▼Ｄｄｅｐｏｓｉｔｉｏｎｏｆｔａｎｔａｌｕｍｓｉｌｉｃｉｄｅ"ｉｎＶＬＳＩＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ／１９８２，ＰＰ．２５８−２６４ |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2157714A (en) | 1985-10-30 |
| GB8507236D0 (en) | 1985-04-24 |
| US4504521A (en) | 1985-03-12 |
| JPS60213046A (ja) | 1985-10-25 |
| GB2157714B (en) | 1987-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0665212B2 (ja) | 基板上にポリサイド構造を形成する方法 | |
| JP3315116B2 (ja) | 低比抵抗窒化チタン膜の製造方法 | |
| US4540607A (en) | Selective LPCVD tungsten deposition by the silicon reduction method | |
| US4608271A (en) | Method for the manufacture of metal silicide layers by means of reduced pressure gas phase deposition | |
| EP0535354B1 (en) | Method for forming a nitride layer using preheated ammonia | |
| JP2001291682A (ja) | 化学気相堆積により形成された窒化チタン膜のプラズマ処理 | |
| JPH0390572A (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| JPS62267472A (ja) | メタルシリサイドの低圧化学蒸着 | |
| JP3110857B2 (ja) | ＴｉＮ▲ｘ▼層を含む製品の作製方法 | |
| JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| JPH09298169A (ja) | 集積化タングステン−シリサイドプロセス | |
| JP2599560B2 (ja) | ケイ化タングステン膜形成方法 | |
| US5849629A (en) | Method of forming a low stress polycide conductors on a semiconductor chip | |
| EP0420590B1 (en) | Process for forming deposited film and process for producing semiconductor device | |
| JP2001110750A5 (ja) | ||
| JP3422345B2 (ja) | タングステン膜の形成方法 | |
| US6245673B1 (en) | Method of forming tungsten silicide film | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| KR100521702B1 (ko) | 텅스텐막의 성막방법 | |
| JPH0794727A (ja) | 半導体装置の製造方法 | |
| JP2657306B2 (ja) | 金属シリサイド膜の形成方法 | |
| JPH06275624A (ja) | 導電層の形成方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JPS61128521A (ja) | 半導体装置の製造方法 |