JP2657306B2 - 金属シリサイド膜の形成方法 - Google Patents
金属シリサイド膜の形成方法Info
- Publication number
- JP2657306B2 JP2657306B2 JP63190392A JP19039288A JP2657306B2 JP 2657306 B2 JP2657306 B2 JP 2657306B2 JP 63190392 A JP63190392 A JP 63190392A JP 19039288 A JP19039288 A JP 19039288A JP 2657306 B2 JP2657306 B2 JP 2657306B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- metal silicide
- forming
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はWSi2、MoSi2、TiSi2等の種々の金属シリサイ
ド膜の形成方法に関する。
ド膜の形成方法に関する。
（従来の技術） 近年の高集積化された半導体デバイス例えば、VLSI等
における重要な問題として、動作速度の制約を与える寄
生抵抗の問題があり、MOSデバイスでは、ゲート抵抗、
ソース／ドレイン抵抗、コンタクト抵抗が動作速度を左
右する大きな要因となっている。このような寄生抵抗
は、素子の微細化につれて大きくなるため、これらの抵
抗を下げるためにWSi2、MoSi2、TiSi2等の金属シリサイ
ド膜を用いる技術が開発されている。
における重要な問題として、動作速度の制約を与える寄
生抵抗の問題があり、MOSデバイスでは、ゲート抵抗、
ソース／ドレイン抵抗、コンタクト抵抗が動作速度を左
右する大きな要因となっている。このような寄生抵抗
は、素子の微細化につれて大きくなるため、これらの抵
抗を下げるためにWSi2、MoSi2、TiSi2等の金属シリサイ
ド膜を用いる技術が開発されている。
このようなシリサイド膜の形成方法の一つとして、CV
D法による成膜方法が用いられている。
D法による成膜方法が用いられている。
CVD法による成膜方法では、反応容器内の被処理基板
載置台例えばカーボングラファイトからなるサセプタに
被処理基板例えば半導体ウエハを載置し、サセプタを加
熱して半導体ウエハを所定の温度下例えば600℃以上
で、原料ガス例えばSiH2C2とWF6の混合ガスによりWSi2
膜を着膜していた。
載置台例えばカーボングラファイトからなるサセプタに
被処理基板例えば半導体ウエハを載置し、サセプタを加
熱して半導体ウエハを所定の温度下例えば600℃以上
で、原料ガス例えばSiH2C2とWF6の混合ガスによりWSi2
膜を着膜していた。
（発明が解決しようとする課題） しかしながら、上述した従来のCVD法による金属シリ
サイドの成膜方法では、第４図に示すように、サセプタ
１に保持された被処理基板例えばシリコン基板２上にバ
リヤ層としてまたは自然酸化膜としてSiO2膜３が形成さ
れている場合には、これらSiO2膜３と成膜する金属シリ
サイド４との密着性が悪いことから、金属シリサイドの
成膜が不安定となり、ユニフォミティが低下するという
問題があった。
サイドの成膜方法では、第４図に示すように、サセプタ
１に保持された被処理基板例えばシリコン基板２上にバ
リヤ層としてまたは自然酸化膜としてSiO2膜３が形成さ
れている場合には、これらSiO2膜３と成膜する金属シリ
サイド４との密着性が悪いことから、金属シリサイドの
成膜が不安定となり、ユニフォミティが低下するという
問題があった。
本発明方法は、上述した問題点を解決するためになさ
れたもので、被処理基板表面の自然酸化膜の成長を抑制
するとともに、自然酸化膜が形成された被処理基板でも
密着性、ユニフォミティに優れた金属シリサイド膜が形
成できる金属シリサイド膜の形成方法を提供することを
目的とするものである。
れたもので、被処理基板表面の自然酸化膜の成長を抑制
するとともに、自然酸化膜が形成された被処理基板でも
密着性、ユニフォミティに優れた金属シリサイド膜が形
成できる金属シリサイド膜の形成方法を提供することを
目的とするものである。
［発明の構成］ （課題を解決するための手段） 本発明の金属シリサイド膜の形成方法は、真空ロード
ロック室を中心に複数のチャンバを備えたマルチチャン
バ型CVD装置に設けられた第１のチャンバ内で被処理基
板を600℃以上に加熱して導入されたポリシリコン成膜
用ガスにより前記被処理基板にポリシリコン膜を形成す
る第１の工程と、 前記第１のチャンバから、真空雰囲気に保持された真
空ロードロック室へ前記被処理基板を検出する第２の工
程と、 真空雰囲気に保持された前記真空ロードロック室より
第２のチャンバへ前記被処理基板を搬入し、前記第２の
チャンバ内へ金属シリサイド膜成膜用ガスを導入して前
記被処理基板のポリシリコン膜上に金属シリサイド膜を
形成する第３の工程と を具備したことを特徴とする。
ロック室を中心に複数のチャンバを備えたマルチチャン
バ型CVD装置に設けられた第１のチャンバ内で被処理基
板を600℃以上に加熱して導入されたポリシリコン成膜
用ガスにより前記被処理基板にポリシリコン膜を形成す
る第１の工程と、 前記第１のチャンバから、真空雰囲気に保持された真
空ロードロック室へ前記被処理基板を検出する第２の工
程と、 真空雰囲気に保持された前記真空ロードロック室より
第２のチャンバへ前記被処理基板を搬入し、前記第２の
チャンバ内へ金属シリサイド膜成膜用ガスを導入して前
記被処理基板のポリシリコン膜上に金属シリサイド膜を
形成する第３の工程と を具備したことを特徴とする。
また、本発明の金属シリサイド膜の形成方法は、前記
第３の工程において、金属シリサイド膜を形成された前
記被処理基板をアニール処理する第４の工程を備えたこ
とを特徴とする。
第３の工程において、金属シリサイド膜を形成された前
記被処理基板をアニール処理する第４の工程を備えたこ
とを特徴とする。
（作用） 本発明は、被処理基板上に、まず金属シリサイド膜と
密着性のよいポリシリコン膜を形成した後、このポリシ
リコン膜上に金属シリサイド膜を形成することにより、
基板上の自然酸化膜の成長を抑制するとともに金属シリ
サイド膜の密着性やユニフォミティの向上が可能とな
る。
密着性のよいポリシリコン膜を形成した後、このポリシ
リコン膜上に金属シリサイド膜を形成することにより、
基板上の自然酸化膜の成長を抑制するとともに金属シリ
サイド膜の密着性やユニフォミティの向上が可能とな
る。
（実施例） 以下、本発明方法をWSi2膜の成膜方法に適用した一実
施例について図を参照して説明する。
施例について図を参照して説明する。
反応容器内に配設された被処理物保持部例えばサセプ
タ11には、被処理基板例えばシリコン基板12が吸着され
ている。
タ11には、被処理基板例えばシリコン基板12が吸着され
ている。
シリコン基板12上には、バリヤ層または自然酸化膜層
のSiO213が形成されている。
のSiO213が形成されている。
このようなシリコン基板上にWSi2膜を形成する方法
は、サセプタ11にシリコン基板12を配置した後、まず反
応容器内に所定の真空度を保持するようにポリシリコン
成膜用原料ガス例えばSiH4やSiH2Cl2等の原料ガスを導
入する。このときの処理温度は、例えばシリコン基板12
が650℃の温度となるようにサセプタ11を加熱して、厚
さが例えば100〜200Åのポリシリコン膜14を形成する。
は、サセプタ11にシリコン基板12を配置した後、まず反
応容器内に所定の真空度を保持するようにポリシリコン
成膜用原料ガス例えばSiH4やSiH2Cl2等の原料ガスを導
入する。このときの処理温度は、例えばシリコン基板12
が650℃の温度となるようにサセプタ11を加熱して、厚
さが例えば100〜200Åのポリシリコン膜14を形成する。
こうして、ポリシリコン膜14を成膜した後、一旦シリ
コン基板12を図示を省略した搬送機構により反応容器外
例えば真空ロードロック室へと搬出する。
コン基板12を図示を省略した搬送機構により反応容器外
例えば真空ロードロック室へと搬出する。
この後反応容器内をWSi2成膜処理雰囲気とし、再びシ
リコン基板12を反応容器内へと搬入し、サセプタ11によ
りシリコン基板12を所定の処理温度例えば680℃まで昇
温させた後、原料ガスとして例えばSiH2Cl2＋WF6ガス等
を反応容器内に導入し、所定の処理時間例えば約１時間
の成膜処理をし、厚さ例えば2900ÅのWSi2膜15を形成す
る。
リコン基板12を反応容器内へと搬入し、サセプタ11によ
りシリコン基板12を所定の処理温度例えば680℃まで昇
温させた後、原料ガスとして例えばSiH2Cl2＋WF6ガス等
を反応容器内に導入し、所定の処理時間例えば約１時間
の成膜処理をし、厚さ例えば2900ÅのWSi2膜15を形成す
る。
WSi2膜15はポリシリコン膜14との密着性がよいので、
上述したように、ポリシリコン薄膜14を介してWSi2膜15
の成膜を行うことにより、安定した成膜ができ、均一な
薄膜が得られる。
上述したように、ポリシリコン薄膜14を介してWSi2膜15
の成膜を行うことにより、安定した成膜ができ、均一な
薄膜が得られる。
また、ポリシリコン膜14は、WSi2膜15との密着性を良
好にするためのいわゆる下地膜であればよいので、その
膜厚は非常に薄いものでよい。
好にするためのいわゆる下地膜であればよいので、その
膜厚は非常に薄いものでよい。
尚、本実施例方法によれば、シリコン基板12上の薄膜
構成は、ポリシリコン膜14とWSi2膜15との二層構造とな
るが、後工程においてアニール処理することにより、ポ
リシリコン膜14がSiO2膜13中に拡散されて均一化するの
で、二層構造による問題は発生しない。
構成は、ポリシリコン膜14とWSi2膜15との二層構造とな
るが、後工程においてアニール処理することにより、ポ
リシリコン膜14がSiO2膜13中に拡散されて均一化するの
で、二層構造による問題は発生しない。
また、ポリシリコン膜14による比抵抗の変化は、成膜
時に金属シリサイド膜中の金属要素例えばWSi2膜15中の
Ｗ含有率を調整することにより補正することができる。
時に金属シリサイド膜中の金属要素例えばWSi2膜15中の
Ｗ含有率を調整することにより補正することができる。
ところで、本発明方法を実現するCVD装置としては、
種々のものが考えられるが、例えば第２図に示すよう
に、真空ロードロック室21を中心に複数のチャンバを備
えたマルチチャンバ型CVD装置を使用する場合には、例
えば第１のチャンバ22をクリーニング処理用チャンバ、
第２のチャンバ23をポリシリコン膜成膜用チャンバ、第
３のチャンバ24をWSi2膜成膜用チャンバとして構成し、
被処理基板25を真空ロードロック室21を介してこれらチ
ャンバ22、23、24に順次移動させて処理を行えばよい。
種々のものが考えられるが、例えば第２図に示すよう
に、真空ロードロック室21を中心に複数のチャンバを備
えたマルチチャンバ型CVD装置を使用する場合には、例
えば第１のチャンバ22をクリーニング処理用チャンバ、
第２のチャンバ23をポリシリコン膜成膜用チャンバ、第
３のチャンバ24をWSi2膜成膜用チャンバとして構成し、
被処理基板25を真空ロードロック室21を介してこれらチ
ャンバ22、23、24に順次移動させて処理を行えばよい。
また、第３図に示すようなシングルチャンバ型CVD装
置を使用する場合には、被処理基板25にポリシリコン膜
を形成した後、この被処理基板25をチャンバ31から真空
ロードロック室32内へ一旦搬出させ、チャンバ31内をWS
i2成膜用の雰囲気とした後、再び被処理基板25をチャン
バ31内に搬入して処理を行えばよい。
置を使用する場合には、被処理基板25にポリシリコン膜
を形成した後、この被処理基板25をチャンバ31から真空
ロードロック室32内へ一旦搬出させ、チャンバ31内をWS
i2成膜用の雰囲気とした後、再び被処理基板25をチャン
バ31内に搬入して処理を行えばよい。
尚、上記各装置による処理に際しては、自然酸化膜の
成長抑制の観点からいずれも搬送中は真空雰囲気に保持
されていることが望ましい。
成長抑制の観点からいずれも搬送中は真空雰囲気に保持
されていることが望ましい。
上述実施例では、金属シリサイド膜として、WSi2膜の
形成方法について説明したが、本発明はこれに限定され
るものではなく、例えばWoSi2、TiSi2等の他の金属シリ
サイド膜の形成方法にも適用可能である。
形成方法について説明したが、本発明はこれに限定され
るものではなく、例えばWoSi2、TiSi2等の他の金属シリ
サイド膜の形成方法にも適用可能である。
このように、本発明方法は、既存のCVD装置を用いて
も容易に適応可能であり、かつその適応した効果は大で
ある。
も容易に適応可能であり、かつその適応した効果は大で
ある。
［発明の効果］ 以上説明したように、本発明によれば、被処理基板と
の密着性、ユニフォミティに優れた成膜が可能な金属シ
リサイド膜の形成方法が実現できる。
の密着性、ユニフォミティに優れた成膜が可能な金属シ
リサイド膜の形成方法が実現できる。
第１図は本発明の一実施例方法によるWSi2膜の成膜方法
を説明するための被処理基板の断面図、第２図および第
３図は本発明方法を適用するCVD装置の例を示す図、第
４図は従来の成膜方法を説明するための被処理基板の断
面図である。 11……サセプタ、12……シリコン基板、13……ポリシリ
コン膜、14……WSi2膜。
を説明するための被処理基板の断面図、第２図および第
３図は本発明方法を適用するCVD装置の例を示す図、第
４図は従来の成膜方法を説明するための被処理基板の断
面図である。 11……サセプタ、12……シリコン基板、13……ポリシリ
コン膜、14……WSi2膜。
Claims (2)
- 【請求項１】真空ロードロック室を中心に複数のチャン
バを備えたマルチチャンバ型CVD装置に設けられた第１
のチャンバ内で被処理基板を600℃以上に加熱して導入
されたポリシリコン成膜用ガスにより前記被処理基板に
ポリシリコン膜を形成する第１の工程と、 前記第１のチャンバから、真空雰囲気に保持された真空
ロードロック室へ前記被処理基板を搬出する第２の工程
と、 真空雰囲気に保持された前記真空ロードロック室より第
２のチャンバへ前記被処理基板を搬入し、前記第２のチ
ャンバ内へ金属シリサイド膜成膜用ガスを導入して前記
被処理基板のポリシリコン膜上に金属シリサイド膜を形
成する第３の工程と を具備したことを特徴とする金属シリサイド膜の形成方
法。 - 【請求項２】前記第３の工程において、金属シリサイド
膜を形成された前記被処理基板をアニール処理する第４
の工程を備えたことを特徴とする特許請求の範囲第１項
記載の金属シリサイド膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190392A JP2657306B2 (ja) | 1988-07-29 | 1988-07-29 | 金属シリサイド膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190392A JP2657306B2 (ja) | 1988-07-29 | 1988-07-29 | 金属シリサイド膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0239527A JPH0239527A (ja) | 1990-02-08 |
| JP2657306B2 true JP2657306B2 (ja) | 1997-09-24 |
Family
ID=16257394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190392A Expired - Fee Related JP2657306B2 (ja) | 1988-07-29 | 1988-07-29 | 金属シリサイド膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2657306B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849629A (en) * | 1995-10-31 | 1998-12-15 | International Business Machines Corporation | Method of forming a low stress polycide conductors on a semiconductor chip |
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| JP2001110750A (ja) * | 1999-09-30 | 2001-04-20 | Applied Materials Inc | タングステンシリサイド膜を形成する方法、および金属−絶縁膜−半導体型トランジスタを製造する方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125681A (ja) * | 1986-11-12 | 1988-05-28 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
-
1988
- 1988-07-29 JP JP63190392A patent/JP2657306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239527A (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0535354B1 (en) | Method for forming a nitride layer using preheated ammonia | |
| US5043300A (en) | Single anneal step process for forming titanium silicide on semiconductor wafer | |
| EP0599991B1 (en) | Process for forming low resistivity titanium nitride films | |
| KR100236668B1 (ko) | 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법 | |
| US20080226822A1 (en) | Precoat film forming method, idling method of film forming device, loading table structure, film forming device and film forming method | |
| JP4914573B2 (ja) | 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法 | |
| US6100188A (en) | Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing | |
| JP2002505531A5 (ja) | ||
| TW201842539A (zh) | 金屬氮化物膜的選擇性蝕刻 | |
| TW201812999A (zh) | 使用沉積/蝕刻技術之無接縫溝道填充 | |
| JPH0665212B2 (ja) | 基板上にポリサイド構造を形成する方法 | |
| JP7362258B2 (ja) | 基板処理方法及び成膜システム | |
| TW201133626A (en) | Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus | |
| JP4259247B2 (ja) | 成膜方法 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| US7077929B2 (en) | Apparatus for manufacturing a semiconductor device | |
| JP2001144033A (ja) | プリコート膜の形成方法、成膜装置のアイドリング方法、載置台構造及び成膜装置 | |
| JP2657306B2 (ja) | 金属シリサイド膜の形成方法 | |
| US6514869B2 (en) | Method for use in manufacturing a semiconductor device | |
| JP2001110750A5 (ja) | ||
| JP2657305B2 (ja) | 金属シリサイド膜の形成方法 | |
| JP4553227B2 (ja) | 熱処理方法 | |
| JP3297958B2 (ja) | 薄膜形成方法 | |
| JP4523994B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH1064848A (ja) | 半導体装置の製造装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |