CN115467021B - 低缺陷掺杂多晶硅及其制备方法 - Google Patents

低缺陷掺杂多晶硅及其制备方法 Download PDF

Info

Publication number
CN115467021B
CN115467021B CN202211157224.4A CN202211157224A CN115467021B CN 115467021 B CN115467021 B CN 115467021B CN 202211157224 A CN202211157224 A CN 202211157224A CN 115467021 B CN115467021 B CN 115467021B
Authority
CN
China
Prior art keywords
deposition
pressure
doped polysilicon
equal
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211157224.4A
Other languages
English (en)
Other versions
CN115467021A (zh
Inventor
胡良斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202211157224.4A priority Critical patent/CN115467021B/zh
Publication of CN115467021A publication Critical patent/CN115467021A/zh
Application granted granted Critical
Publication of CN115467021B publication Critical patent/CN115467021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本申请涉及一种低缺陷掺杂多晶硅及其制备方法，其制备方法包括：保护气体氛围下，将多晶硅在硅烷和掺杂气体的混合气体下进行预沉积，制备掺杂多晶硅预成品；提高沉积压力，将掺杂多晶硅预成品在硅烷和掺杂气体的混合气体下进行主沉积；预沉积有多次，每次预沉积的沉积压力逐次升高；每次预沉积的时间相等。通过在主沉积步骤之前添加沉积压力低于主沉积的沉积压力的预沉积步骤，可以有效减少将压力由底压直接一步升到主沉积压力，直接在主沉积压力下进行掺杂时由于压力相对较高导致的硅原子的扩散聚集，从而改善掺杂多晶硅表面形成大量多晶堆积和凹坑的情况，得到低缺陷掺杂多晶硅。

Description

低缺陷掺杂多晶硅及其制备方法
技术领域
本申请涉及半导体制造工艺技术领域，特别是涉及一种低缺陷掺杂多晶硅及其制备方法。
背景技术
在半导体材料中，多晶硅是当代人工智能、自动控制、信息处理、光电转换等半导体器件的电子信息基础材料。掺入非晶硅元素、合金或化合物，获得预定特性的过程，就称为掺杂。低压化学气相沉积(LPCVD)是在低于大气压状态下进行沉积的工艺，由于压力较低，边界层距离硅片表面更远，使得气体分子很容易通过这一层扩散，使硅片表面接触足够的反应气体分子。LPCVD系统的主要优点在于其沉积的纯度及均匀度高，并且可以沉积大面积的晶片。基于以上优点，LPCVD广泛应用于半导体的加工及制造中，包括沉积多晶硅、二氧化硅、氮化硅、掺杂多晶硅等。
在低压化学气相沉积形成掺杂多晶硅工艺中，传统方法下容易产生硅原子的扩散聚集，最终在形成的掺杂多晶硅表面形成大量多晶堆积和凹坑缺陷。
发明内容
基于此，有必要提供一种掺杂多晶硅及其制备方法，能够减少制备过程中掺杂多晶硅表面形成大量多晶堆积和凹坑缺陷。
第一方面，本申请提供一种低缺陷掺杂多晶硅的制备方法，包括：
保护气体氛围下，将多晶硅在硅烷和掺杂气体的混合气体下进行预沉积，制备掺杂多晶硅预成品；
提高沉积压力，将所述掺杂多晶硅预成品在硅烷和掺杂气体的混合气体下进行主沉积；
所述预沉积有多次，每次预沉积的沉积压力逐次升高；
每次所述预沉积的时间相等。
在其中一个实施例中，每次所述预沉积的沉积压力升高的幅度为0.1-0.5Torr/次。
在其中一个实施例中，所述预沉积至少有三次，每次预沉积的沉积压力升高的幅度相等。
在其中一个实施例中，0<所述预沉积的沉积压力≤1Torr。
在其中一个实施例中，所述预沉积的温度为500-600℃。
在其中一个实施例中，所述预沉积中0<所述硅烷的通入流量≤3SLM。
在其中一个实施例中，所述预沉积中0<所述掺杂气体的通入流量≤1SLM。
在其中一个实施例中，0<每次所述预沉积的时间≤10min。
在其中一个实施例中，0<所述主沉积的沉积压力≤1Torr。
在其中一个实施例中，所述主沉积的温度为500-600℃。
在其中一个实施例中，所述主沉积中0<所述硅烷的通入流量≤3SLM。
在其中一个实施例中，所述主沉积中0<所述掺杂气体的通入流量≤1SLM。
在其中一个实施例中，0<所述主沉积的时间≤1500min。
在其中一个实施例中，所述多晶硅是将衬底在硅烷气体下进行沉积制备得到。
在其中一个实施例中，所述衬底在硅烷气体下进行沉积的沉积压力小于等于所述预沉积的沉积压力。
在其中一个实施例中，所述衬底在硅烷气体下进行沉积满足0≤所述沉积的压力为≤12mTorr。
在其中一个实施例中，所述衬底在硅烷气体下进行沉积满足1≤所述沉积的时间为≤10min。
在其中一个实施例中，所述衬底在硅烷气体下进行沉积满足所述沉积的温度为500-600℃。
在其中一个实施例中，所述衬底在硅烷气体下进行沉积满足0<所述硅烷的通入流量≤3SLM。
在其中一个实施例中，所述保护气体包括氮气、氦气和氩气中的至少一种。
第二方面，本申请提供一种低缺陷掺杂多晶硅，所述低缺陷掺杂多晶硅采用上述中任一所述的制备方法制得。
上述低缺陷掺杂多晶硅的制备方法，通过在主沉积步骤之前添加沉积压力低于主沉积的沉积压力的预沉积步骤，可以有效减少将压力直接一步升到主沉积压力，直接在主沉积压力下进行掺杂时由于压力相对较高导致的硅原子的扩散聚集，从而改善掺杂多晶硅表面形成大量多晶堆积和凹坑的情况，得到低缺陷掺杂多晶硅。
上述低缺陷掺杂多晶硅，在制备过程中形成的多晶堆积和凹坑缺陷较少，能够更好的应用到各使用场景中。
附图说明
图1为本申请一实施例提供的低缺陷掺杂多晶硅的制备方法流程示意图；
图2为本申请又一实施例提供的低缺陷掺杂多晶硅的制备方法流程示意图；
图3为本申请实施例1制备所得的低缺陷掺杂多晶硅的缺陷扫描电镜图，图3中(a)和(b)分别是同一衬底上的低缺陷掺杂多晶硅不同位置不同类型缺陷的扫描电镜图；
图4为本申请实施例2制备所得的低缺陷掺杂多晶硅的缺陷扫描电镜图，图4中(a)和(b)分别是同一衬底上的低缺陷掺杂多晶硅不同位置不同类型缺陷的扫描电镜图；
图5为本申请对比例制备所得的掺杂多晶硅的缺陷扫描电镜图，图5中(a)和(b)分别是同一衬底上的掺杂多晶硅不同位置不同类型缺陷的扫描电镜图；
图6为本申请实施例1制备所得的低缺陷掺杂多晶硅的缺陷分布图；
图7为本申请实施例2制备所得的低缺陷掺杂多晶硅的缺陷分布图；
图8为本申请对比例制备所得的掺杂多晶硅的缺陷分布图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参照图1，本申请一实施例提供了一种低缺陷掺杂多晶硅的制备方法，该制备方法包括如下步骤：
S101：保护气体氛围下，将多晶硅在硅烷和掺杂气体的混合气体下进行预沉积，制备掺杂多晶硅预成品；
S102：提高沉积压力，将掺杂多晶硅预成品在硅烷和掺杂气体的混合气体下进行主沉积。
预沉积有多次，每次预沉积的沉积压力逐次升高；每次预沉积的时间相等。
通过在主沉积步骤之前添加沉积压力低于主沉积的沉积压力的预沉积步骤，可以有效减少将压力直接一步升到主沉积压力，直接在主沉积压力下进行掺杂时由于压力相对较高导致的硅原子的扩散聚集，从而改善掺杂多晶硅表面形成大量多晶堆积和凹坑的情况，得到低缺陷掺杂多晶硅。增加预沉积步骤的次数，且每次预沉积的沉积压力逐次提升，可以使反应仪器内的压力由底压分多次升高至主沉积压力，可以进一步减少在主沉积压力下进行掺杂时由于压力相对较高导致的硅原子的扩散聚集，从而改善掺杂多晶硅表面形成大量多晶堆积和凹坑的情况。每次预沉积的时间相等，使每次预沉积的沉积厚度更加均匀，改善掺杂多晶硅表面形成缺陷的效果更佳。
在其中一个实施例中，每次预沉积的沉积压力升高的幅度为0.1-0.5Torr/次。每次预沉积的沉积压力的提高幅度太小时，升压的效果不明显，每次预沉积的沉积压力的提高幅度太大时，又会导致硅原子的扩散聚集。控制每次预沉积的沉积压力的升高幅度，在该范围内能够使逐次升高沉积压力带来的改善掺杂多晶硅表面缺陷的效果更佳。可选地，每次预沉积的沉积压力升高的幅度为0.1Torr/次、0.2Torr/次、0.3Torr/次、0.4Torr/次或0.5Torr/次。
在其中一个实施例中，预沉积至少有三次，每次预沉积的沉积压力升高的幅度相等。每次预沉积的沉积压力升高的幅度相等，使反应仪器内的压力由底压均匀地升到主沉积压力，改善掺杂多晶硅表面形成缺陷的效果更佳。
在其中一个实施例中，0<预沉积的沉积压力≤1Torr。可选地，预沉积的沉积压力为0.1-0.8Torr。在该压力较低的反应条件下，分子的自由程降低，以减少较高压力带来的硅原子的堆积，也可以使气态反应物和副产物的质量传输速率加快，形成薄膜的反应速率增加，提高掺杂多晶硅的制备的效果和效率。进一步可选地，预沉积的沉积压力为0.1Torr、0.2Torr、0.3Torr、0.4Torr、0.5Torr、0.6Torr、0.7Torr、0.8Torr。
在其中一个实施例中，预沉积的温度为500-600℃。可选地，预沉积的温度为520-580℃。温度过低沉积效果差，温度过高则会影响沉积的均匀性，该反应条件下，制备的掺杂多晶硅的表面更加均匀。进一步可选地，预沉积的温度为520℃、525℃、530℃、540℃、550℃、555℃、560℃、570℃或580℃。
在其中一个实施例中，预沉积中0<硅烷的通入流量≤3SLM。可选地，预沉积中硅烷的通入流量为0.1-2SLM。该反应条件下，制备的掺杂多晶硅的表面更加的均匀，成膜效果更佳。进一步可选地，预沉积中硅烷的通入流量为0.1SLM、0.3SLM、0.5SLM、0.7SLM、1SLM、1.5SLM或2SLM。
在其中一个实施例中，预沉积中0<掺杂气体的通入流量≤1SLM。可选地，预沉积中掺杂气体的通入流量为0.1-0.5SLM。在该预沉积中掺杂气体的通入流量范围内，可以根据掺杂后多晶硅的阻值需求选择预沉积中掺杂气体的通入流量。进一步可选地，预沉积中掺杂气体的通入流量为0.1SLM、0.2SLM、0.3SLM、0.4SLM或0.5SLM。
在其中一个实施例中，预沉积中0<保护气体的通入流量≤0.5SLM。可选地，预沉积中保护气体的通入流量为0.01-0.1SLM。进一步可选地，预沉积中保护气体的通入流量为0.01SLM、0.02SLM、0.03SLM、0.04SLM、0.05SLM、0.06SLM、0.07SLM、0.08SLM、0.09SLM或0.1SLM。
在其中一个实施例中，0<每次预沉积的时间≤10min。可选地，每次预沉积的时间为1-10min。根据所需沉积的掺杂多晶硅的厚度，可以分段进行设置各预沉积步骤的反应时间，在该反应时长参数条件下，选择合适的反应时间方便对掺杂多晶硅的厚度进行控制。进一步可选地，每次预沉积的时间为1min、2min、3min、4min、5min、7min或10min。
在其中一个实施例中，0<主沉积的沉积压力≤1Torr。可选地，主沉积的沉积压力为0.2-0.6Torr。在该压力较低的反应条件下，分子的自由程降低，以减少较高压力带来的硅原子的堆积，也可以使气态反应物和副产物的质量传输速率加快，形成薄膜的反应速率增加，提高掺杂多晶硅的制备的效果和效率。进一步可选地，主沉积的沉积压力为0.2Torr、0.3Torr、0.4Torr、0.5Torr或0.6Torr。
在其中一个实施例中，主沉积的温度为500-600℃。可选地，主沉积的温度为520-580℃。温度过低沉积效果差，温度过高则会影响沉积的均匀性，该反应条件下，制备的掺杂多晶硅的表面更加均匀。进一步可选地，主沉积的温度为520℃、525℃、540℃、560℃或580℃。
在其中一个实施例中，主沉积中0<硅烷的通入流量≤3SLM。可选地，主沉积中硅烷的通入流量为0.2-2SLM。该反应条件下，制备的掺杂多晶硅的表面更加均匀，成膜效果更佳。进一步可选地，主沉积中硅烷的通入流量为0.2SLM、0.4SLM、0.6SLM、0.8SLM、1SLM、1.5SLM或2SLM。
在其中一个实施例中，主沉积中0<掺杂气体的通入流量≤1SLM。可选地，主沉积中掺杂气体的通入流量为0.2-0.5SLM。在该主沉积中掺杂气体的通入流量范围内，可以根据掺杂后多晶硅的阻值需求选择主沉积中掺杂气体的通入流量。进一步可选地，主沉积中掺杂气体的通入流量为0.2SLM、0.3SLM、0.4SLM或0.5SLM。
在其中一个实施例中，主沉积中0<保护气体的通入流量≤1SLM。可选地，主沉积中保护气体的通入流量为0.2-0.5SLM。进一步可选地，主沉积中保护气体的通入流量为0.2SLM、0.3SLM、0.4SLM或0.5SLM。
在其中一个实施例中，0<主沉积的时间≤1500min。可选地，主沉积的时间为10-1000min。根据所需沉积的掺杂多晶硅的厚度，可以进行设置主沉积步骤的反应时间，在该反应时长参数条件下，选择合适的反应时间方便对掺杂多晶硅的厚度进行控制。进一步可选地，主沉积的时间为10min、50min、100min、150min、200min、300min、400min、500min、600min、720min、900min或1000min。在其中一个实施例中，多晶硅是将衬底在硅烷气体下进行沉积制备得到。通过在衬底上使用硅烷气体进行沉积制备多晶硅，可以将该制备步骤添加至上述预沉积步骤之前，使整个制备过程均于同一设备中进行，方便操作。
在其中一个实施例中，衬底在硅烷气体下进行沉积的沉积压力小于或等于预沉积的沉积压力。衬底在硅烷气体下沉积的沉积压力小于或等于预沉积的沉积压力时，可以使整个制备过程中的压力为分段逐渐升高的，沉积的均匀性更好。
在其中一个实施例中，掺杂气体选自砷烷、磷烷、三氟化磷、五氟化磷、三氟化砷、五氟化砷、三氯化硼和乙硼烷中的至少一种。
在其中一个实施例中，衬底在硅烷气体下进行沉积满足0≤沉积的压力为≤12mTorr。
在其中一个实施例中，衬底在硅烷气体下进行沉积满足1≤沉积的时间为≤10min。
在其中一个实施例中，衬底在硅烷气体下进行沉积满足沉积的温度为500-600℃。
在其中一个实施例中，衬底在硅烷气体下进行沉积满足0<硅烷的通入流量≤3SLM。
在其中一个实施例中，保护气体为氮气、氦气和氩气中的至少一种。
本申请又一实施例提供了一种低缺陷掺杂多晶硅，低缺陷掺杂多晶硅采用上述中任一的制备方法制得。该低缺陷掺杂多晶硅在制备过程中形成的多晶堆积和凹坑缺陷较少，能够更好的应用到各使用场景中。
参照图2，本申请又一实施例提供了一种低缺陷掺杂多晶硅的制备方法，包括以下步骤：
步骤S201：提供一衬底，将衬底放入预设有反应温度的炉管反应管内，反应温度的范围为500-600℃。
步骤S202：对炉管反应管进行抽真空至底压，底压的范围为0-12mTorr，并将炉管反应管内的温度稳定于反应温度。
步骤S203：向炉管反应管内通硅烷，于底压下进行多晶硅沉积，多晶硅沉积的反应时长为1-5min，0<硅烷的通入流量≤3SLM。
步骤S204：提高炉管反应管内的压力，向炉管反应管内通硅烷、掺杂气体和保护气体，进行预沉积，预沉积的沉积压力为0.1-1Torr，温度为500-600℃，时间为1-10min，0<硅烷的通入流量≤3SLM，0<掺杂气体的通入流量≤1SLM。
步骤S205：提高炉管反应管内的压力至主沉积压力，向炉管反应管内通硅烷、掺杂气体和保护气体，进行主沉积，主沉积压力为0.1-1Torr，主沉积的温度为500-600℃，时间由厚度决定，0<硅烷的通入流量≤3SLM，0<掺杂气体的通入流量≤1SLM。
步骤S206：将炉管反应管返压至大气压，取出衬底并冷却至室温。
通过在主沉积步骤之前添加一次沉积压力低于主沉积的沉积压力的预沉积步骤，可以有效减少将炉管反应管内的压力由底压直接一步升到主沉积压力，直接在主沉积压力下进行掺杂时由于压力相对较高导致的硅原子的扩散聚集，从而改善掺杂多晶硅表面形成大量多晶堆积和凹坑的情况，得到低缺陷掺杂多晶硅。且在预沉积步骤之前，通过在衬底上使用硅烷气体进行沉积制备多晶硅，使整个制备过程均于同一设备中进行，方便操作。衬底在硅烷气体下沉积多晶硅的沉积压力小于预沉积的沉积压力，可以使整个制备过程中的压力为分段逐渐升高的，沉积的均匀性更好。
本申请又一实施例提供了一种低缺陷掺杂多晶硅的制备方法，包括以下步骤：
(1)提供一衬底，将衬底放入预设有反应温度的炉管反应管内，反应温度的范围为500-600℃。
(2)对炉管反应管进行抽真空至底压，底压的范围为0-12mTorr，并将炉管反应管内的温度稳定于反应温度。
(3)向炉管反应管内通硅烷，于底压下进行多晶硅沉积，多晶硅沉积的反应时长为1-10min，0<硅烷的通入流量≤3SLM。
(4)提高炉管反应管内的压力，向炉管反应管内通硅烷、掺杂气体和保护气体，进行第一预沉积，第一预沉积的沉积压力为0.1-1Torr，温度为500-600℃，时间为1-10min，硅烷的通入流量为0.2-3SLM，掺杂气体的通入流量为0.2-1SLM。
(5)提高炉管反应管内的压力，向炉管反应管内通硅烷、掺杂气体和保护气体，进行第二预沉积，进行第二预沉积的沉积压力为0.2-1Torr，温度为500-600℃，时间为1-10min，硅烷的通入流量为0.2-3SLM，掺杂气体的通入流量为0.2-1SLM。
(6)提高炉管反应管内的压力至主沉积压力，向炉管反应管内通硅烷、掺杂气体和保护气体，进行主沉积，主沉积压力为0.2-1Torr，主沉积的温度为500-600℃，时间为1-1500min，硅烷的通入流量为0.2-3SLM，掺杂气体的通入流量为0.2-1SLM。
(7)将炉管反应管返压至大气压，取出衬底并冷却至室温。
通过在主沉积步骤之前添加两次预沉积，沉积压力逐次提升且均低于主沉积的沉积压力，可以有效减少将炉管反应管内的压力由底压直接一步升到主沉积压力，直接在主沉积压力下进行掺杂时由于压力相对较高导致的硅原子的扩散聚集，从而改善掺杂多晶硅表面形成大量多晶堆积和凹坑的情况，得到低缺陷掺杂多晶硅。且压力分多次提升，缺陷得到改善的情况更佳。
以下为具体实施例。
实施例1
本实施例中低缺陷掺杂多晶硅的制备方法为：
(1)提供一硅圆衬底，由室温环境下放入设定反应温度为525℃的炉管反应管内。
(2)将炉管反应管内的温度稳定于525℃，对炉管反应管进行抽真空至10mTorr。
(3)完全打开主阀，向炉管反应管内通硅烷，硅烷的通入流速为2SLM，于底压、525℃条件下进行多晶硅沉积，反应时长为4min。
(4)控制炉管反应管内的压力为0.2Torr，向炉管反应管内通硅烷、磷烷和氮气，硅烷的通入流量为2SLM，磷烷和氮气的通入流量为2SLM，于0.2Torr压力、525℃条件下进行第一预沉积，反应时长为1min。
(5)控制炉管反应管内的压力为0.4Torr，向炉管反应管内通硅烷、磷烷和氮气，硅烷的通入流量为2SLM，磷烷和氮气的通入流量为2SLM，于0.4Torr压力、525℃条件下进行第二预沉积，反应时长为1min。
(6)控制炉管反应管内的压力为0.6Torr，向炉管反应管内通硅烷、磷烷和氮气，硅烷的通入流量为2SLM，磷烷和氮气的通入流量为0.208SLM，于0.6Torr压力、525℃条件下进行主沉积，反应时长为720min。
(7)完成全部沉积步骤后，将炉管反应管返压至大气压，取出衬底并冷却至室温，得到本实施例中的低缺陷的掺杂多晶硅。
实施例2
本实施例中掺杂多晶硅的制备方法为：
(1)提供一硅圆衬底，由室温环境下放入设定反应温度为525℃的炉管反应管内。
(2)将炉管反应管内的温度稳定于525℃，对炉管反应管进行抽真空至10mTorr。
(3)完全打开主阀，向炉管反应管内通硅烷，硅烷的通入流速为2SLM，于底压、525℃条件下进行多晶硅沉积，反应时长为4min。
(4)控制炉管反应管内的压力为0.3Torr，向炉管反应管内通硅烷、磷烷和氮气，硅烷的通入流量为2SLM，磷烷和氮气的通入流量为2SLM，于0.3Torr压力、525℃条件下进行第一预沉积，反应时长为1min。
(5)控制炉管反应管内的压力为0.6Torr，向炉管反应管内通硅烷、磷烷和氮气，硅烷的通入流量为2SLM，磷烷和氮气的通入流量为0.208SLM，于0.6Torr压力、525℃条件下进行主沉积，反应时长为720min。
(6)完成全部沉积步骤后，将炉管反应管返压至大气压，取出衬底并冷却至室温，得到本实施例中的低缺陷的掺杂多晶硅。
对比例
本对比例中掺杂多晶硅的制备方法为：
(1)提供一硅圆衬底，由室温环境下放入设定反应温度为525℃的炉管反应管内。
(2)将炉管反应管内的温度稳定于525℃，对炉管反应管进行抽真空至底压。
(3)完全打开主阀，向炉管反应管内通硅烷，硅烷的通入流速为2SLM，于底压、525℃条件下进行多晶硅沉积，反应时长为4min。
(4)控制炉管反应管内的压力为0.6Torr，向炉管反应管内通硅烷、磷烷和氮气，硅烷的通入流量为2SLM，磷烷和氮气的通入流量为0.208SLM，于0.6Torr压力、525℃条件下进行主沉积，反应时长为720min。
(5)完成全部沉积步骤后，将炉管反应管返压至大气压，取出衬底并冷却至室温，得到本实施例中的低缺陷的掺杂多晶硅。
参照图3-5，对比实施例1制备方法制备的掺杂多晶硅、实施例2制备方法制备的掺杂多晶硅和对比例制备方法制备的掺杂多晶硅的表面的缺陷扫描电镜图，可以发现所制备的掺杂多晶硅表面所产生的缺陷的种类相同，均包括多晶堆积缺陷以及凹陷缺陷。
参照图6和图8，对比实施例1制备方法制备的掺杂多晶硅和对比例制备方法制备的掺杂多晶硅的表面的缺陷分布图，图中阴影部分即为缺陷的分布位置，可以发现，使用两种方法制备所得的掺杂多晶硅虽然在缺陷种类上相同，均为多晶堆积缺陷以及凹坑缺陷，但实施例1制备方法制备的掺杂多晶硅表面的缺陷数量明显少于对比例制备方法制备的掺杂多晶硅。这说明通过在主沉积步骤之前添加沉积压力低于主沉积压力的预沉积步骤，使沉积压力逐步提升，可以有效减少将炉管反应管内的压力由底压直接一步升到主沉积压力，直接在主沉积压力下进行掺杂时由于压力相对较高导致的硅原子的扩散聚集，从而达到改善掺杂多晶硅表面形成大量多晶堆积和凹坑的效果，以制备低缺陷的掺杂多晶硅。
参照图6和图7，对比实施例1制备方法制备的掺杂多晶硅和实施例2制备方法制备的掺杂多晶硅的表面的缺陷分布图，图中阴影部分即为缺陷的分布位置，可以发现，使用两种方法制备所得的掺杂多晶硅虽然在缺陷种类上相同，均为多晶堆积缺陷以及凹坑缺陷，但实施例1制备方法制备的掺杂多晶硅表面的缺陷数量明显少于实施例2制备方法制备的掺杂多晶硅。这说明通过在主沉积步骤之前添加两次沉积压力低于主沉积压力的预沉积步骤，使沉积压力逐步提升，可以使所制备的掺杂多晶硅的缺陷比仅添加一次预沉积步骤所制备的掺杂多晶硅的缺陷更少。从而达到改善掺杂多晶硅表面形成大量多晶堆积和凹坑的效果，以制备低缺陷的掺杂多晶硅
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准，说明书及附图可以用于解释权利要求的内容。

Claims (10)

1.一种低缺陷掺杂多晶硅的制备方法，其特征在于，包括：
保护气体氛围下，将多晶硅在硅烷和掺杂气体的混合气体下进行预沉积，制备掺杂多晶硅预成品；
提高沉积压力，将所述掺杂多晶硅预成品在硅烷和掺杂气体的混合气体下进行主沉积；
所述预沉积有多次，每次所述预沉积的沉积压力逐次升高；每次所述预沉积的沉积压力升高的幅度为0.1-0.5Torr/次；
每次所述预沉积的时间相等。
2.根据权利要求1所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述预沉积至少有三次，每次所述预沉积的沉积压力升高的幅度相等。
3.根据权利要求1-2任一所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述预沉积满足以下特征中的至少一个：
(1)0<所述预沉积的沉积压力≤1Torr；
(2)所述预沉积的温度为500-600℃；
(3)0<所述硅烷的通入流量≤3SLM；
(4)0<所述掺杂气体的通入流量≤1SLM；
(5)0<每次所述预沉积的时间≤10min。
4.根据权利要求3所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述预沉积满足以下特征中的至少一个：
(1)0.1≤所述预沉积的沉积压力≤0.8Torr；
(2)所述预沉积的温度为520-580℃；
(3)0.1≤所述硅烷的通入流量≤2SLM；
(4)0.1≤所述掺杂气体的通入流量≤0.5SLM；
(5)1≤每次所述预沉积的时间≤10min。
5.根据权利要求1-2任一所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述主沉积满足以下特征中的至少一个：
(1)0<所述主沉积的沉积压力≤1Torr；
(2)所述主沉积的温度为500-600℃；
(3)0<所述硅烷的通入流量≤3SLM；
(4)0<所述掺杂气体的通入流量≤1SLM；
(5)0<所述主沉积的时间≤1500min。
6.根据权利要求1-2任一所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述多晶硅是将衬底在硅烷气体下进行沉积制备得到。
7.根据权利要求6所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述衬底在硅烷气体下进行沉积的沉积压力小于或等于所述预沉积的沉积压力。
8.根据权利要求6所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述衬底在硅烷气体下进行沉积满足以下特征中的至少一个：
(1)0≤所述沉积的压力为≤12mTorr；
(2)1≤所述沉积的时间为≤10min；
(3)所述沉积的温度为500-600℃；
(4)0<所述硅烷的通入流量≤3SLM。
9.根据权利要求1-2任一所述的低缺陷掺杂多晶硅的制备方法，其特征在于：所述保护气体包括氮气、氦气和氩气中的至少一种。
10.一种低缺陷掺杂多晶硅，其特征在于，所述低缺陷的掺杂多晶硅采用如权利要求1-8中任一所述的制备方法制得。
CN202211157224.4A 2022-09-22 2022-09-22 低缺陷掺杂多晶硅及其制备方法 Active CN115467021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211157224.4A CN115467021B (zh) 2022-09-22 2022-09-22 低缺陷掺杂多晶硅及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211157224.4A CN115467021B (zh) 2022-09-22 2022-09-22 低缺陷掺杂多晶硅及其制备方法

Publications (2)

Publication Number Publication Date
CN115467021A CN115467021A (zh) 2022-12-13
CN115467021B true CN115467021B (zh) 2023-12-12

Family

ID=84335503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211157224.4A Active CN115467021B (zh) 2022-09-22 2022-09-22 低缺陷掺杂多晶硅及其制备方法

Country Status (1)

Country Link
CN (1) CN115467021B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504521A (en) * 1984-03-22 1985-03-12 Rca Corporation LPCVD Deposition of tantalum silicide
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
EP0738003A2 (en) * 1995-04-12 1996-10-16 Matsushita Electric Industrial Co., Ltd. Method of forming silicon oxide layer for semiconductor devices using low pressure chemical vapor deposition (LPCVD)
US5607724A (en) * 1991-08-09 1997-03-04 Applied Materials, Inc. Low temperature high pressure silicon deposition method
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120142172A1 (en) * 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504521A (en) * 1984-03-22 1985-03-12 Rca Corporation LPCVD Deposition of tantalum silicide
US5607724A (en) * 1991-08-09 1997-03-04 Applied Materials, Inc. Low temperature high pressure silicon deposition method
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
EP0738003A2 (en) * 1995-04-12 1996-10-16 Matsushita Electric Industrial Co., Ltd. Method of forming silicon oxide layer for semiconductor devices using low pressure chemical vapor deposition (LPCVD)
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate

Also Published As

Publication number Publication date
CN115467021A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
US9793115B2 (en) Structures and devices including germanium-tin films and methods of forming same
KR102654856B1 (ko) Si 갭충전을 위한 순환 컨포멀 증착/어닐링/에칭
JP5090451B2 (ja) 炭素含有シリコンエピタキシャル層の形成方法
US9334583B2 (en) Method of preventing auto-doping during epitaxial layer growth by cleaning the reaction chamber with hydrogen chloride
US20150048485A1 (en) Methods of forming films including germanium tin and structures and devices including the films
JP2010034580A (ja) 成膜装置及び成膜方法
US10546750B2 (en) System and method for substrate wafer back side and edge cross section seals
CN115467021B (zh) 低缺陷掺杂多晶硅及其制备方法
US20130269600A1 (en) Method for growing magnesium-zinc-oxide-based crystal
US3765960A (en) Method for minimizing autodoping in epitaxial deposition
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
US10304678B1 (en) Method for fabricating InGaP epitaxial layer by metal organic chemical vapor deposition (MOCVD)
EP0259759A2 (en) Method for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
CN112687777A (zh) 发光二极管外延片及其制备方法
CN113005521B (zh) 气相外延方法
US20220375747A1 (en) Flowable CVD Film Defect Reduction
CN111029245B (zh) 一种SiC外延速率切换的方法
CN111293037B (zh) 一种P型SiC外延及其生长方法
KR102602680B1 (ko) 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법
Bashir et al. Phosphorus and arsenic profile control for high performance epitaxial base bipolar junction devices
CN118016518A (zh) 一种半导体结构及其制作方法
CN114496728A (zh) 低缺陷碳化硅外延材料制备方法
CN117488276A (zh) 低压化学气相淀积工艺沉积薄膜的方法
WO2024117953A1 (en) Production of silicon carbide epitaxial wafers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Applicant after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Applicant before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant