CN114496728A - 低缺陷碳化硅外延材料制备方法 - Google Patents

低缺陷碳化硅外延材料制备方法 Download PDF

Info

Publication number
CN114496728A
CN114496728A CN202111654707.0A CN202111654707A CN114496728A CN 114496728 A CN114496728 A CN 114496728A CN 202111654707 A CN202111654707 A CN 202111654707A CN 114496728 A CN114496728 A CN 114496728A
Authority
CN
China
Prior art keywords
silicon carbide
reaction chamber
etching
low
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111654707.0A
Other languages
English (en)
Inventor
刘小平
王蓉
皮孝东
李佳君
杨德仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority to CN202111654707.0A priority Critical patent/CN114496728A/zh
Publication of CN114496728A publication Critical patent/CN114496728A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了一种低缺陷碳化硅外延材料制备方法，涉及碳化硅外延材料的技术领域，向反应室通入氩气和氯化氢与氢气组成混合气体来对碳化硅偏轴衬底进行5～20min的原位刻蚀。氯化氢与氢气的通入使碳化硅偏轴衬底表面Si组分和C组分达到相似的去除速度，从而获得更光滑的衬底表面，氩气的通入使反应室内的温场更均匀的同时，减少了反应室中由氯化氢与氢气刻蚀碳化硅偏轴衬底产生的各项异性，减少了表面刻蚀的不均匀性以及衬底延伸至外延层的表面缺陷，后经缓冲层生长以及外延层生长获得的碳化硅外延材料具有低表面缺陷密度和高均匀性的优点。

Description

低缺陷碳化硅外延材料制备方法
技术领域
本发明涉及碳化硅外延材料技术领域，特别涉及一种低缺陷碳化硅外延材料制备方法。
背景技术
近些年，碳化硅衬底、外延材料和器件正在稳步而快速增长，在某些领域其正在逐步替代传统硅和砷化镓材料。相对于硅和砷化镓，碳化硅具有更好的材料特性。目前，碳化硅电力电子器件已被广泛用于混合动力汽车、电动汽车设备、碳化硅器件电源模块、碳化硅变频空调、碳化硅逆变器等领域。对比传统的硅器件，碳化硅电力电子器件最大的优势就是能够高压、超高压工作，为了实现碳化硅电子器件的研制，必须在碳化硅衬底上进行高质量的碳化硅同质外延，生长器件所需的外延结构。
为了得到制备碳化硅器件所需的高质量外延薄膜，通常是在“偏轴”的衬底上通过外延生长生成的，即以略为偏离晶体轴线(称为c轴)一定角度的方向进行晶体切割，这样的切割导致衬底上存在一系列有序的台阶。从而实现台阶控制外延生长。但制得的碳化硅薄膜中仍不可避免地存在着各种类型的缺陷，这些缺陷将制约在该薄膜上制作的器件性能。
此外，用于商业化的碳化硅衬底在经过化学机械抛光后，表面通常存在很多微划痕及损伤层。在外延生长过程中，这些微划痕和损伤层会被放大，部分划痕还会衍生出新的外延缺陷。
发明内容
本发明为了克服现有技术的不足，提供一种低缺陷碳化硅外延材料制备方法，从而可制得低缺陷、低微管密度的高质量碳化硅单晶材料。
为实现上述目的，本发明实施例提供了一种低缺陷碳化硅外延材料制备方法，包括如下步骤：向抽真空的、放置有经清洗处理碳化硅偏轴衬底的CVD设备中，通入H2并将反应室升温至第一刻蚀温度，设置反应室压力为80～160mbar，H2流量为80～160L/min，当温度和反应室压力稳定后，对碳化硅偏轴衬底进行1～10min的清洁刻蚀；将反应室升温至第二刻蚀温度并保持反应室内压力和H2流量不变，然后向反应室通入HCl和Ar来与H2组成混合气体对碳化硅偏轴衬底进行5～20min的原位刻蚀；原位刻蚀结束后，停止通入HCl和Ar，再向反应室中通入生长源以及掺杂源来生长缓冲层和外延层；外延生长结束后，关闭生长源和掺杂源，调节H2流量为100～200L/min，并将反应室降温至取片温度，通入惰性气体置换出反应室中H2直至反应室压力升压至大气压，取出碳化硅外延片。
可选的，当温度和反应室压力稳定后，向反应室通入Ar与H2组成混合气体对碳化硅偏轴衬底进行1～10min的清洁刻蚀。
可选的，Ar/H2流量比范围为0.5％～8.0％。
可选的，HCl/H2流量比范围为0.01％～0.20％。
可选的，所述第一刻蚀温度为1400～1500℃。
可选的，所述第一刻蚀温度为1450～1550℃。
可选的，所述第二刻蚀温度为1550～1680℃。
可选的，所述生长源包括硅烷、二氯氢硅、三氯氢硅、四氯化硅、甲基三氯化硅、氯甲烷、甲烷、乙烯、乙炔、丙烷，所述掺杂源包括高纯氮气和高纯三甲基铝。
可选的，所述碳化硅偏轴衬底为4H-SiC。
可选的，所述碳化硅偏轴衬底为6H-SiC。
综上所述，本发明的有益效果在于：
本发明实施例提供了一种低缺陷碳化硅外延材料制备方法，在外延生长前，向反应室通入氩气和氯化氢与氢气组成混合气体来对碳化硅偏轴衬底进行5～20min的原位刻蚀。氯化氢与氢气的通入使碳化硅偏轴衬底表面Si组分和C组分达到相似的去除速度，从而获得更光滑的衬底表面，氩气的通入使反应室内的温场更均匀的同时，减少了反应室中由氯化氢与氢气刻蚀碳化硅偏轴衬底产生的各项异性，减少了表面刻蚀的不均匀性以及衬底延伸至外延层的表面缺陷，后经缓冲层生长以及外延层生长获得的碳化硅外延材料具有低表面缺陷密度和高均匀性的优点。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1所示为本发明实施例低缺陷碳化硅外延材料制备方法的示意图之一；
图2所示为本发明实施例低缺陷碳化硅外延材料制备方法的示意图之二。
具体实施方式
为了便于本领域技术人员的理解，下面将结合具体实施例对本发明作进一步详细描述。
本发明实施例首先提供了一种低缺陷碳化硅外延材料制备方法。
请参考图1，为本发明第一实施例提供的一种低缺陷碳化硅外延材料制备方法的示意图。
第一阶段为制备前的准备工作，具体包括：将经清洗处理碳化硅偏轴衬底传送至CVD设备内的石墨盘基座上，CVD设备抽真空。在本实施例中，所述碳化硅偏轴衬底为偏向<11-20>方向0.2～8°(0001)面硅面的4H-SiC或6H-SiC衬底，CVD设备选用热壁式CVD设备，在其他实施例中，也可以选用其他现有技术中的其他CVD设备。
第二阶段为清洁刻蚀之前的预处理，具体包括：向已抽真空的、放置有经清洗处理碳化硅偏轴衬底的CVD设备中，通入H2并将反应室升温至第一刻蚀温度，设置反应室压力为80～160mbar，H2流量为80～160L/min。在第一实施例中，所述第一刻蚀温度为1400～1500℃。
第三阶段为清洁刻蚀阶段，具体包括：当温度和反应室压力稳定后，对碳化硅偏轴衬底进行1～10min的清洁刻蚀，以去掉表面的损伤和氧化层。
第四阶段为原位刻蚀阶段，由于外延薄膜在具有偏离c轴一定角度的衬底上生长时，淀积发生在晶体层台阶的暴露边缘上，这导致外延以这些台阶为基础呈台阶流模式横向生长，即所谓的台阶控制外延。在偏轴碳化硅衬底上进行外延生长时，由于台阶的存在，生长过程中原子可能无法填满这些台阶，外延生长后薄膜会存在大量台阶状形貌及三角形缺陷，外延层表面粗糙度大，不利于后期器件制作。
在常规的碳化硅外延工艺中，在开始外延生长之前，一般都会对衬底进行原位高温H2刻蚀处理，以提高外延材料表面质量。尽管如此，常规工艺刻蚀处理后，外延生长后外延材料表面仍然存在不少的衬底引入的表面缺陷。因此，需要进一步的减少表面缺陷以提高外延薄膜的质量。
在本发明实施例中，将反应室升温至第二刻蚀温度并保持反应室内压力和H2流量不变，然后向反应室通入HCl和Ar来与H2组成混合气体对碳化硅偏轴衬底进行5～20min的原位刻蚀。具体的，在第二刻蚀温度为1550～1680℃，Ar/H2流量比范围为0.5％～8.0％，HCl/H2流量比范围为0.01％～0.20％。
在本发明实施例中，氯化氢与氢气的通入使碳化硅偏轴衬底表面Si组分和C组分达到相似的去除速度，从而获得更光滑的衬底表面，氩气的通入使反应室内的温场更均匀的同时，减少了反应室中由氯化氢与氢气刻蚀碳化硅偏轴衬底产生的各项异性，减少了表面刻蚀的不均匀性以及衬底延伸至外延层的表面缺陷。
第五阶段和第六阶段分别为缓冲层生长阶段以及外延层生长阶段，原位刻蚀结束后，停止通入HCl和Ar，再向反应室中通入生长源以及掺杂源来生长缓冲层和外延层。所述生长源包括硅烷、二氯氢硅、三氯氢硅、四氯化硅、甲基三氯化硅、氯甲烷、甲烷、乙烯、乙炔、丙烷，掺杂源高纯氮气和高纯三甲基铝(TMA)作为N型和P型掺杂剂。
第七阶段为降温冷却阶段，外延生长结束后，关闭生长源和掺杂源，调节H2流量为100～200L/min，并将反应室降温至取片温度，通入惰性气体置换出反应室中H2直至反应室压力升压至大气压后，取出碳化硅外延片。
经过第五阶段的缓冲层生长、第六阶段的外延层生长以及第七阶段的降温冷却，获得的碳化硅外延材料具有低表面缺陷密度和高均匀性的优点。
请参考图2，为本发明第二实施例提供的一种低缺陷碳化硅外延材料制备方法的示意图。
其中，本发明第二实施例中的第一阶段与第一实施例中第一阶段相同，在此不再赘述。
本发明第二实施例的第二阶段清洁刻蚀之前的预处理过程中，向已抽真空的、放置有经清洗处理碳化硅偏轴衬底的CVD设备中，通入H2并将反应室升温至第一刻蚀温度，在第二实施例中，第一刻蚀温度为1450～1550℃，设置反应室压力为80～160mbar，H2流量为80～160L/min。通过改变第二阶段清洁刻蚀之前的预处理过程中的第一刻蚀温度这一反应参数来获得与第一实施例中相同或相似的反应效果。
本发明第二实施例的第三阶段清洁刻蚀过程中，在温度和反应室压力稳定后，向反应室通入Ar与H2组成混合气体对碳化硅偏轴衬底进行1～10min的清洁刻蚀，具体的，Ar/H2流量比范围为0.5％～8.0％。相比第一实施例的第三阶段，第二实施例的第三阶段额外通入了Ar，使反应室内的温场更均匀的同时，减少了反应室中由氢气刻蚀碳化硅偏轴衬底产生的各项异性，减少了第三阶段清洁刻蚀过程中的不均匀性。
本发明第二实施例中的第四阶段至第七阶段与第一实施例中第四阶段至第七阶段相同，在此不再赘述。
综上所述，本发明实施例提供了一种低缺陷碳化硅外延材料制备方法，在外延生长前，向反应室通入氩气和氯化氢与氢气组成混合气体来对碳化硅偏轴衬底进行5～20min的原位刻蚀。氯化氢与氢气的通入使碳化硅偏轴衬底表面Si组分和C组分达到相似的去除速度，从而获得更光滑的衬底表面，氩气的通入使反应室内的温场更均匀的同时，减少了反应室中由氯化氢与氢气刻蚀碳化硅偏轴衬底产生的各项异性，减少了表面刻蚀的不均匀性以及衬底延伸至外延层的表面缺陷，后经缓冲层生长以及外延层生长获得的碳化硅外延材料具有低表面缺陷密度和高均匀性的优点。
最后说明，任何依靠本发明装置结构以及所述实施例的技术方案，进行的部分或者全部技术特征的修改或者等同替换，所得到的本质不脱离本发明的相应技术方案，都属于本发明装置结构以及所述实施方案的专利范围。

Claims (10)

1.一种低缺陷碳化硅外延材料制备方法，其特征在于，包括以下步骤：
向抽真空的、放置有经清洗处理碳化硅偏轴衬底的CVD设备中，通入H2并将反应室升温至第一刻蚀温度，设置反应室压力为80～160mbar，H2流量为80～160L/min，当温度和反应室压力稳定后，对碳化硅偏轴衬底进行1～10min的清洁刻蚀；
将反应室升温至第二刻蚀温度并保持反应室内压力和H2流量不变，然后向反应室通入HCl和Ar来与H2组成混合气体对碳化硅偏轴衬底进行5～20min的原位刻蚀；
原位刻蚀结束后，停止通入HCl和Ar，再向反应室中通入生长源以及掺杂源来生长缓冲层和外延层；
外延生长结束后，关闭生长源和掺杂源，调节H2流量为100～200L/min，并将反应室降温至取片温度，通入惰性气体置换出反应室中H2直至反应室压力升压至大气压后，取出碳化硅外延片。
2.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，当温度和反应室压力稳定后，向反应室通入Ar与H2组成混合气体对碳化硅偏轴衬底进行1～10min的清洁刻蚀。
3.如权利要求1或2所述的低缺陷碳化硅外延材料制备方法，其特征在于，Ar/H2流量比范围为0.5％～8.0％。
4.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，HCl/H2流量比范围为0.01％～0.20％。
5.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，所述第一刻蚀温度为1400～1500℃。
6.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，所述第一刻蚀温度为1450～1550℃。
7.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，所述第二刻蚀温度为1550～1680℃。
8.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，所述生长源包括硅烷、二氯氢硅、三氯氢硅、四氯化硅、甲基三氯化硅、氯甲烷、甲烷、乙烯、乙炔、丙烷，所述掺杂源包括高纯氮气和高纯三甲基铝。
9.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，所述碳化硅偏轴衬底为4H-SiC。
10.如权利要求1所述的低缺陷碳化硅外延材料制备方法，其特征在于，所述碳化硅偏轴衬底为6H-SiC。
CN202111654707.0A 2021-12-30 2021-12-30 低缺陷碳化硅外延材料制备方法 Pending CN114496728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111654707.0A CN114496728A (zh) 2021-12-30 2021-12-30 低缺陷碳化硅外延材料制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111654707.0A CN114496728A (zh) 2021-12-30 2021-12-30 低缺陷碳化硅外延材料制备方法

Publications (1)

Publication Number Publication Date
CN114496728A true CN114496728A (zh) 2022-05-13

Family

ID=81508717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111654707.0A Pending CN114496728A (zh) 2021-12-30 2021-12-30 低缺陷碳化硅外延材料制备方法

Country Status (1)

Country Link
CN (1) CN114496728A (zh)

Similar Documents

Publication Publication Date Title
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
US8927396B2 (en) Production process of epitaxial silicon carbide single crystal substrate
RU2764040C2 (ru) ВЫРАЩИВАНИЕ ЭПИТАКСИАЛЬНОГО 3C-SiC НА МОНОКРИСТАЛЛИЧЕСКОМ КРЕМНИИ
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
CN111681947B (zh) 一种降低外延片堆垛层错缺陷的外延方法及其应用
CN112466745B (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
KR20170015497A (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
JP2003321298A (ja) ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス
JP2013170104A (ja) エピタキシャル炭化珪素ウエハの製造方法
CN116613056B (zh) 一种降低碳化硅外延薄膜表面缺陷的方法
CN117672815A (zh) 一种SiC外延片及其制备方法
CN112885709A (zh) 一种碳化硅外延结构的制备方法及半导体设备
CN115074825B (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN114032616B (zh) 非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法
JP2014027028A (ja) ＳｉＣエピタキシャル基板製造装置、ＳｉＣエピタキシャル基板の製造方法、ＳｉＣエピタキシャル基板
CN114496728A (zh) 低缺陷碳化硅外延材料制备方法
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2004363510A (ja) 半導体基板の製造方法
JP2020200223A (ja) Ｉｉｉ族元素窒化物結晶の製造方法および製造装置
CN111029245B (zh) 一种SiC外延速率切换的方法
KR102399813B1 (ko) 탄화규소 에피 웨이퍼 및 그 제조방법
KR102401334B1 (ko) 그래핀과 하이브리드화에 의한 다이아몬드의 밴드갭 제어방법
JP2021082641A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination