CN116613056B - 一种降低碳化硅外延薄膜表面缺陷的方法 - Google Patents

一种降低碳化硅外延薄膜表面缺陷的方法 Download PDF

Info

Publication number
CN116613056B
CN116613056B CN202310896143.4A CN202310896143A CN116613056B CN 116613056 B CN116613056 B CN 116613056B CN 202310896143 A CN202310896143 A CN 202310896143A CN 116613056 B CN116613056 B CN 116613056B
Authority
CN
China
Prior art keywords
reaction chamber
silicon carbide
hydrogen
flow
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310896143.4A
Other languages
English (en)
Other versions
CN116613056A (zh
Inventor
刘杰
蔡森威
黄海林
钱卫宁
梁瑞
杨锴
冯淦
赵建辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hantiantiancheng Electronic Technology Xiamen Co ltd
Original Assignee
Hantiantiancheng Electronic Technology Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hantiantiancheng Electronic Technology Xiamen Co ltd filed Critical Hantiantiancheng Electronic Technology Xiamen Co ltd
Priority to CN202310896143.4A priority Critical patent/CN116613056B/zh
Publication of CN116613056A publication Critical patent/CN116613056A/zh
Application granted granted Critical
Publication of CN116613056B publication Critical patent/CN116613056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及一种降低碳化硅外延薄膜表面缺陷的方法，包括：对碳化硅衬底进行清洗，进行碳化硅衬底表面刻蚀，采用线性缓变的方式，在刻蚀后的所述碳化硅衬底表面形成缓冲层；保持温度、压力与氢气流量不变，采用线性缓变的方式20~100s内改变SiHCl3和C2H4流量，使得所述反应室内SiHCl3的流量为200~500 slm，C/Si为0.8~1.3，在所述缓冲层表面形成外延层；结束外延生长，采用线性缓变的方式20~100s内改变所述反应室的氢气流量至300~500 slm，在氢气气氛中对所述反应室进行降温。该方法可以显著提高碳化硅外延薄膜的质量，其工艺控制简洁可操作性强，在半导体领域具有较好的运用前景。

Description

一种降低碳化硅外延薄膜表面缺陷的方法
技术领域
本发明涉及磁性材料技术领域，具体涉及碳化硅外延生长技术，尤其是一种降低碳化硅外延薄膜表面缺陷的方法。
背景技术
碳化硅是一种特殊的半导体材料，以碳化硅(SiC)材料为代表的第三代宽带隙半导体材料具有宽带隙、高临界击穿电场、高热导率、高载流子饱和漂移速度等特点，特别适合制作高温、高压、大功率、耐辐照等半导体器件。其优越的性能可以满足现代电子技术对高温抗辐射和高频大功率的要求。
SiC晶体结构具有同质多型的特点，即在化学计量成分相同情况下具有不同的晶体结构，最常见的SiC多型有立方结构的3C-SiC、六方结构的4H-SiC和6H-SiC。4H-SiC作为一种具有极高应用价值和广阔市场前景的半导体材料，已受到国内外半导体行业的极大关注。
目前大部分的SiC器件并不是制备在晶体上面是制备在外延层上，因为外延层缺陷少，晶格排列整齐，比直接的晶体衬底性能好，在外延层上制造半导体器件性能更加优异。因此SiC晶体材料的外延生长成为了发展SiC半导体技术的关键因素之一。
尽管SiC材料有许多优越的特性，但是由于SiC材料中存在大量的缺陷，使得其在耐压、迁移率等方面的半导体性能大大受到影响，存在很多因素影响缺陷从衬底到外延层的扩展，这些因素包括衬底的晶向，表面极性，倾斜角度，偏离原晶向的结晶方向等，还包括缺陷繁衍机制和外延之前的化学处理，在衬底上的预生长和生长条件（如碳硅比，生长速度和边界生长工序等）。
为了能够降低外延层中的缺陷密度同时又得到确定的掺杂浓度和厚度，必须在实际生产中对以上提到的因素进行不断优化。
专利申请CN 112490117A公开了一种提高碳化硅外延薄膜生长质量的方法，包括清洗衬底置于反应室内的小盘上；将反应室抽至真空，随后通入氢气，进行恒温刻蚀；采用线性缓变的方式在20～100s内改变反应室压力、温度，同时通入碳源、硅源、掺杂源，其中C/Si摩尔比由0渐变至0.80～1.10；采用线性缓变的方式在20～100s内改变碳源、掺杂源流量和硅源流量，保持C/Si摩尔比不变；采用线性缓变的方式20～100s内改变温度、压力、碳源、掺杂源流量以及硅源流量至目标条件进行外延薄膜生长直至目标厚度等。采用该方法，可以显著降低外延薄膜的外延薄膜的晶体缺陷，主要是三角形缺陷，但是仍然存在一定量的三角形缺陷，数量大概在10-50，如图1所示，同时还存在一定量的颗粒缺陷，数量大概在100-500个，如图2所示。
其中三角形缺陷是在外延生长过程中，由外来颗粒物，表面划痕或诸如TSD等晶体结晶缺陷影响原子台阶流动，而在4H-SiC外延层表面上所形成的具有三角形形状或图案的外延形貌缺陷，借助强光束或光学显微镜可以用肉眼直接观察。
而颗粒缺陷是在外延生长结束后降温阶段，反应室内结晶松动掉落到外延片上形成的外延形貌缺陷。该缺陷可以在整个工艺结束后通过额外的清洗工艺去除，但若测每件产品都需增加一道清洗工艺，则会增加时间成本，打断生长连续性，影响整体的产能。
实际上，在SiC的整个外延层生长过程都有可能引入颗粒掉落，造成颗粒缺陷，若在升温、刻蚀或生长阶段引入，则会形成掉落物、三角形缺陷，影响外延良率。若在降温阶段引入，则会形成微粒，该缺陷会在后续的MCV测量中，导致汞探针漏汞，更甚者会导致汞探针损坏。
因此，寻找如何进一步降低三角形缺陷和颗粒缺陷的外延工艺具有积极的现实意义。
发明内容
本发明的目的是为了克服现有的碳化硅外延薄膜生产过程中存在颗粒缺陷的问题，提供一种降低碳化硅外延薄膜表面缺陷的方法，通过在外延结束后的降温阶段，降温前即升高氢气流至300~500slm，增大气流以减少颗粒掉落在外延片上，减少对外延片的污染，并且可以提高降温效率，优化工艺时长。
在此基础上，在升温及刻蚀阶段，在衬底放入反应室后，升温的同时提高氢气流至300~500slm，可以减少颗粒掉落在衬底上面，并可提高刻蚀效率，抑制三角形缺陷的产生，从而显著地减少碳化硅外延薄膜表面的颗粒缺陷和三角形缺陷。
具体方案如下：
一种降低碳化硅外延薄膜表面缺陷的方法，包括以下步骤：
第一步：对碳化硅衬底进行清洗，然后置于反应室内基座上；
第二步：将所述反应室抽至真空，随后通入氢气，加热所述反应室后，通入氢氩混合气使所述基座保持气浮状态，进行碳化硅衬底表面刻蚀；
第三步：采用线性缓变的方式，在20~100s内改变所述反应室的氢气流量，使得所述反应室的氢气流量为80~250slm，温度为1550~1630℃，待所述反应室的压力稳定后，向所述反应室通入硅源和碳源的混合气体，在刻蚀后的所述碳化硅衬底表面形成缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变的方式20~100s内改变硅源气体和碳源气体的流量，使得所述反应室内硅源气体的流量为200~500 slm，C/Si为0.8~1.3，在所述缓冲层表面形成外延层；
第五步：关闭硅源气体和碳源气体输入，使所述基座的气浮流量降低，采用线性缓变的方式20~100s内改变所述反应室的氢气流量至300~500 slm，在氢气气氛中对所述反应室进行降温；然后通入惰性气体置换所述反应室内的氢气，对所述反应室进行抽真空，之后向所述反应室充入惰性气体至大气压，打开所述反应室，取出外延片。
进一步地，所述第二步中，将所述反应室抽至真空，随后通入氢气，保持氢气流量为300~500slm，反应室压力为50~300 mbar，加热使所述反应室的温度为1000~1300℃；然后降低升温速度，继续升温至1550~1630℃，通入氢氩混合气使所述基座保持气浮状态，进行碳化硅衬底表面刻蚀。
进一步地，所述第二步中，使用射频加热的方式，以固定的升温速度将反应室由室温升温至1300℃，所述固定的升温速度为20-50℃/min；然后将升温速度降低至10-20℃/min，升温至1570~1610℃，通入氢氩混合气使所述基座保持气浮状态，气浮流量为100~2000slm，进行碳化硅衬底表面刻蚀，刻蚀时间为5~20分钟。
进一步地，所述第三步中，采用线性缓变的方式，在30~80s内改变所述反应室的氢气流量，使得所述反应室的氢气流量为100~200slm，温度为1570~1610℃。
进一步地，所述第三步中，待所述反应室的压力稳定后，向所述反应室通入SiHCl3和C2H4的混合气体，其中SiHCl3流量为40~200slm，C/Si为0.5~1.1，使用氮气或三甲基铝作为掺杂源，形成n型或P型缓冲层，所述缓冲层的掺杂浓度1E17~1E19cm-3，厚度为0.1-1 um。
进一步地，所述第四步中，采用线性缓变的方式30~80s内改变硅源气体和碳源气体的流量，使得所述反应室内硅源气体的流量为250~450 slm，C/Si为0.9~1.2。
进一步地，所述第四步中，在采用线性缓变的方式30~80s内改变硅源气体和碳源气体的流量时，还通入氮气或三甲基铝作为掺杂源，在所述缓冲层表面形成n型或P型外延层。
进一步地，所述第五步中，关闭硅源气体、掺杂源和碳源气体输入，使所述基座的气浮流量降低至30-60slm，采用线性缓变的方式30~80s内改变所述反应室的氢气流量至350~450 slm，在氢气气氛中将所述反应室的温度降温至室温。
进一步地，所述第五步中，对所述反应室进行抽真空，是将所述反应室的真空抽至0mbar，并维持3-10分钟。
本发明还保护所述降低碳化硅外延薄膜表面缺陷的方法制备得到的外延片，所述外延片的表面三角形缺陷分布密度为0.05-0.20cm-2， 和/或所述外延片的表面颗粒缺陷分布密度为0.08-1.15cm-2。
有益效果：
本发明中，所述降低碳化硅外延薄膜表面缺陷的方法中，在外延结束阶段即第五步中，通过采用线性缓变的方式20~100s内改变所述反应室的氢气流量至300~500 slm，在氢气气氛中对所述反应室进行降温，可以显著降低碳化硅外延薄膜的颗粒缺陷。
进一步的，在升温及刻蚀阶段，即第二步中，通过通入氢气，保持氢气流量为300~500slm，反应室压力为50~300 mbar，可以显著降低碳化硅外延薄膜的三角形缺陷。
总之，本发明通过控制碳化硅外延生长的工艺，显著改善了磁体材料的质量，可以获得高性能的外延片，从而更好地运用到半导体设备中，具有极好的市场运用前景。
附图说明
为了更清楚地说明本发明的技术方案，下面将对附图作简单的介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1是本发明背景技术提供的三角形缺陷图；
图2是本发明背景技术提供的颗粒缺陷图；
图3是本发明提供的一个优选工艺控制示意图；
图4是本发明一个实施例1提供的产品三角形缺陷分布图；
图5是本发明一个实施例1提供的产品颗粒缺陷分布图；
图6是本发明一个实施例6提供的工艺控制示意图；
图7是本发明一个实施例6提供的产品三角形缺陷分布图；
图8是本发明一个实施例6提供的产品颗粒缺陷分布图；
图9是本发明一个实施例8提供的工艺控制示意图；
图10是本发明一个实施例8提供的产品三角形缺陷分布图；
图11是本发明一个实施例8提供的产品颗粒缺陷分布图；
图12是本发明一个对比例1提供的工艺控制示意图；
图13是本发明一个对比例1提供的产品三角形缺陷分布图；
图14是本发明一个对比例1提供的产品颗粒缺陷分布图。
具体实施方式
下面给出本发明中使用的部分术语的定义，其他未述及的术语具有本领域所公知的定义和含义：
本发明中，反应室内的基座，即反应室内的小盘，用于承载碳化硅衬底。
本发明中，惰性气体可以是元素周期表零族元素对应的气体，例如氩气。
本发明中，用于外延生长的硅源为常见碳化硅外延生长材料，例如TCS(SiHCl3)，也可以采用其他硅源。
本发明中，用于外延生长的碳源为常见碳化硅外延生长材料，例如乙烯（C2H4）。
本发明中，用于掺杂的掺杂源为常见碳化硅外延生长材料，在具体的实施例中可以采用高纯氮气（N2）或三甲基铝。
本发明提供的优选具体方式包括：采用TCS+乙烯的碳化硅薄膜生长方法，工艺控制如图3所示，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为300~500slm，反应室压力为50~300 mbar，使用射频加热的方式，以固定的升温速度30-40℃/min，将反应室由室温升温至1300℃；然后将升温速度降低至10-20℃/min，升温至1550~1630℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为100~2000slm，恒温刻蚀5~20分钟；
第三步：采用线性缓变（ramping）的方式20~100s内改变反应室氢气流量，最终控制反应室氢气流量为80~250slm，温度为1550~1630℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为40~200slm，C/Si为0.5~1.1，使用高纯氮气（N2）或三甲基铝作为掺杂源，生长厚度为0.5 um，掺杂浓度1E17~1E19cm-3的n型或P型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式20~100s内改变TCS、乙烯流量，最终控制TCS流量200~500 slm，C/Si为0.8~1.3，并继续通入高纯氮气（N2）或三甲基铝，生长至目标厚度，掺杂浓度为目标掺杂浓度的n型或P型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式20~100s内改变反应室氢气流量，保持在300~500 slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
上述过程中温度和气流控制具体见表1。
表1不同阶段的温度和气流
升温阶段 温度①，气流①
刻蚀阶段 温度②，气流①
缓冲层及外延层 温度③，气流②
降温阶段 温度④，气流①
备注：表1中温度①：0~1300℃ ，温度②：1300~1550℃，温度③：1550~1630℃，温度④：1630~0℃（降温）；气流①：300~500slm，气流②：80~250slm。
采用上述方法可以将颗粒缺陷和三角形缺陷控制在较低的水平，显著提高外延片的薄膜质量。
下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。实施例中未注明具体技术或条件者，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。在下面的实施例中，如未特别说明，“%”是指重量百分比，份是指重量份。
实施例1
采用TCS+乙烯的碳化硅薄膜生长方法，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为400slm，反应室压力为200 mbar，使用射频加热的方式，以固定的升温速度34℃/min，将反应室由室温升温至1300℃；然后将升温速度降低至16℃/min，升温至1600℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为1000slm，恒温刻蚀10分钟；
第三步：采用线性缓变（ramping）的方式60s内改变反应室氢气流量，最终控制反应室氢气流量为100slm，温度为1600℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为100slm，C/Si为0.8，使用高纯氮气（N2）作为掺杂源，生长厚度为0.5 um，掺杂浓度1E17~1E18cm-3的n型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式60s内改变TCS、乙烯流量，最终控制TCS流量300 slm，C/Si为0.9，并继续通入高纯氮气（N2），生长至目标厚度，掺杂浓度为目标掺杂浓度的n型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式60s内改变反应室氢气流量，保持在400 slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，检测结果如图4和图5所示，可以看到，在视窗（163cm2）内，三角形缺陷为8个，颗粒缺陷为18个，转换为分布密度，则三角形缺陷分布密度为0.05cm-2，颗粒缺陷分布密度为0.11cm-2，表明上述方法显著降低了碳化硅外延薄膜表面缺陷。
实施例2
采用TCS+乙烯的碳化硅薄膜生长方法，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为300slm，反应室压力为100 mbar，使用射频加热的方式，以固定的升温速度40℃/min，将反应室由室温升温至1200℃；然后将升温速度降低至13℃/min，升温至1610℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为800slm，恒温刻蚀10分钟；
第三步：采用线性缓变（ramping）的方式30s内改变反应室氢气流量，最终控制反应室氢气流量为120slm，温度为1580℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为120slm，C/Si为1.0，使用高纯氮气（N2）作为掺杂源，生长厚度为0.8um，掺杂浓度1E18~1E19cm-3的n型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式30s内改变TCS、乙烯流量，最终控制TCS流量300 slm，C/Si为1.2，并继续通入高纯氮气（N2），生长至目标厚度，掺杂浓度为目标掺杂浓度的n型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式30s内改变反应室氢气流量，保持在450 slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，其三角形缺陷为36个，颗粒缺陷为184个，转换为分布密度，则三角形缺陷分布密度为0.22cm-2，颗粒缺陷分布密度为1.13cm-2，表明上述方法显著降低了碳化硅外延薄膜表面缺陷。
实施例3
采用TCS+乙烯的碳化硅薄膜生长方法，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为500slm，反应室压力为300 mbar，使用射频加热的方式，以固定的升温速度30℃/min，将反应室由室温升温至1100℃；然后将升温速度降低至15℃/min，升温至1580℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为1200slm，恒温刻蚀8分钟；
第三步：采用线性缓变（ramping）的方式40s内改变反应室氢气流量，最终控制反应室氢气流量为150slm，温度为1600℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为150slm，C/Si为0.7，使用三甲基铝作为掺杂源，生长厚度为0.5um，掺杂浓度1E17~1E18cm-3的P型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式40s内改变TCS、乙烯流量，最终控制TCS流量350 slm，C/Si为0.9，使用高纯氮气（N2）作为掺杂源，生长至目标厚度，掺杂浓度为目标掺杂浓度的n型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式40s内改变反应室氢气流量，保持在350 slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，其三角形缺陷为17个，颗粒缺陷为149个，转换为分布密度，则三角形缺陷分布密度为0.1cm-2，颗粒缺陷分布密度为0.91cm-2，表明上述方法显著降低了碳化硅外延薄膜表面缺陷。
实施例4
采用TCS+乙烯的碳化硅薄膜生长方法，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为300~500slm，反应室压力为50~300 mbar，使用射频加热的方式，以固定的升温速度40℃/min，将反应室由室温升温至1000℃；然后将升温速度降低至18℃/min，升温至1550℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为600slm，恒温刻蚀10分钟；
第三步：采用线性缓变（ramping）的方式80s内改变反应室氢气流量，最终控制反应室氢气流量为180slm，温度为1610℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为80slm，C/Si为0.5，使用高纯氮气（N2）作为掺杂源，生长厚度为0.3 um，掺杂浓度1E18~1E19cm-3的n型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式80s内改变TCS、乙烯流量，最终控制TCS流量250 slm，C/Si为0.8，并继续通入高纯氮气（N2），生长至目标厚度，掺杂浓度为目标掺杂浓度的n型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式50s内改变反应室氢气流量，保持在300 slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，其三角形缺陷为15个，颗粒缺陷为175个，转换为分布密度，则三角形缺陷分布密度为0.09cm-2，颗粒缺陷分布密度为1.07cm-2，表明上述方法显著降低了碳化硅外延薄膜表面缺陷。
实施例5
采用TCS+乙烯的碳化硅薄膜生长方法，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为300~500slm，反应室压力为50~300 mbar，使用射频加热的方式，以固定的升温速度35℃/min，将反应室由室温升温至1250℃；然后将升温速度降低至20℃/min，升温至1630℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为500slm，恒温刻蚀20分钟；
第三步：采用线性缓变（ramping）的方式100s内改变反应室氢气流量，最终控制反应室氢气流量为250slm，温度为1630℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为180slm，C/Si为1.1，使用三甲基铝作为掺杂源，生长厚度为0.5um，掺杂浓度1E17~1E18cm-3的P型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式100s内改变TCS、乙烯流量，最终控制TCS流量500 slm，C/Si为1.3，并继续通入三甲基铝，生长至目标厚度，掺杂浓度为目标掺杂浓度的P型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式100s内改变反应室氢气流量，保持在500 slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，其三角形缺陷为14个，颗粒缺陷为19个，转换为分布密度，则三角形缺陷分布密度为0.09cm-2，颗粒缺陷分布密度为0.11cm-2，表明上述方法显著降低了碳化硅外延薄膜表面缺陷。
实施例6
碳化硅薄膜生长方法，工艺控制如图6所示，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为300 slm，反应室压力为50 mbar，使用射频加热的方式，以固定的升温速度34℃/min，将反应室由室温升温至1300℃；然后将升温速度降低至16℃/min，升温至1550℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为100slm，恒温刻蚀20分钟；
第三步：采用线性缓变（ramping）的方式20s内改变反应室氢气流量，最终控制反应室氢气流量为80mbar，温度为1550℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为40slm，C/Si为至0.5，使用高纯氮气（N2）作为掺杂源，生长厚度为0.5 um，掺杂浓度1E17~1E19cm-3的n型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式20s内改变TCS、乙烯流量，最终控制TCS流量200 slm，C/Si为0.8，并继续通入高纯氮气（N2），生长至目标厚度，掺杂浓度为目标掺杂浓度的n型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，检测结果如图7和图8所示，可以看到，三角形缺陷为14个，颗粒缺陷为185个，转换为分布密度，则三角形缺陷分布密度为0.09cm-2，颗粒缺陷分布密度为1.13cm-2，表明上述方法一定程度降低了碳化硅外延薄膜表面缺陷。
实施例7
碳化硅薄膜生长方法，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为500 slm，反应室压力为300 mbar，使用射频加热的方式，以固定的升温速度38℃/min,将反应室由室温升温至1300℃；然后将升温速度降低至16℃/min，升温至1630℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为2000slm，恒温刻蚀5分钟；
第三步：采用线性缓变（ramping）的方式120s内改变反应室氢气流量，最终控制反应室氢气流量为250mbar，温度为1630℃，压力稳定后向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为200slm，C/Si为至1.1，使用三甲基铝作为掺杂源，生长厚度为0.5 um，掺杂浓度1E17~1E19cm-3的p型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式100s内改变TCS、乙烯流量，最终控制TCS流量500 slm，C/Si为1.3，并继续通入三甲基铝，生长至目标厚度，掺杂浓度为目标掺杂浓度的p型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，其三角形缺陷为1个，颗粒缺陷为241个，转换为分布密度，则三角形缺陷分布密度为0.09cm-2，颗粒缺陷分布密度为1.48cm-2，表明上述方法一定程度降低了碳化硅外延薄膜表面缺陷。
实施例8
碳化硅薄膜生长方法，工艺控制如图9所示，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为80 slm，反应室压力为50 mbar，使用射频加热的方式，以固定的升温速度30℃/min,将反应室由室温升温至1300℃；然后将升温速度降低至16℃/min，升温至1550℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为100slm，恒温刻蚀20分钟；
第三步：向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为40slm，C/Si为0.5，使用三甲基铝作为掺杂源，生长厚度为0.5 um，掺杂浓度1E17~1E19cm-3的p型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式20s内改变TCS、乙烯流量，最终控制TCS流量200 slm，C/Si为0.8，并继续通入三甲基铝，生长至目标厚度，掺杂浓度为目标掺杂浓度的p型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式20s内改变反应室氢气流量，最终控制反应室氢气流量为300slm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，检测结果如图10和图11所示，可以看到，三角形缺陷为35个，颗粒缺陷为17个，转换为分布密度，则三角形缺陷分布密度为0.21cm-2，颗粒缺陷分布密度为0.10cm-2，表明上述方法一定程度降低了碳化硅外延薄膜表面缺陷。
实施例9
碳化硅薄膜生长方法，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内的小盘上；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为250 slm，反应室压力为300 mbar，使用射频加热的方式，以固定的升温速度38℃/min,将反应室由室温升温至1300℃；然后将升温速度降低至16℃/min，升温至1630℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为2000slm，恒温刻蚀5分钟；
第三步：向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为200slm，C/Si为1.1，使用高纯氮气（N2）作为掺杂源，生长厚度为0.5 um，掺杂浓度1E17~1E19cm-3的n型缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变（ramping）的方式100s内改变TCS、乙烯流量，最终控制TCS流量500 slm，C/Si为1.3，并继续通入高纯氮气（N2），生长至目标厚度，掺杂浓度为目标掺杂浓度的n型外延层。
第五步：关闭生长源和掺杂源，小盘旋转气浮流量降低至50slm，采用线性缓变（ramping）的方式120s内改变反应室氢气流量，最终控制反应室氢气流量为500slm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，其三角形缺陷为42个，颗粒缺陷为13个，转换为分布密度，则三角形缺陷分布密度为0.26cm-2，颗粒缺陷分布密度为0.08cm-2，表明上述方法一定程度降低了碳化硅外延薄膜表面缺陷。
对比例1
碳化硅薄膜生长方法，工艺控制如图12所示，包括以下步骤：
第一步：选取偏向<11-20>方向4°的硅面碳化硅衬底，进行标准清洗后将衬底置于反应室内；
第二步：将反应室抽至真空，随后通入氢气，保持氢气流量为250 slm，反应室压力为200 mbar，使用射频加热的方式，以固定的升温速度34℃/min,将反应室由室温升温至1300℃；然后将升温速度降低至16℃/min，升温至1600℃，小盘气浮使用一定比例的氢氩混合气，小盘气浮流量为1000slm，恒温刻蚀10分钟；
第三步：保持第二步的条件不变，向反应室通入TCS(SiHCl3)+乙烯（C2H4）的混合气体，设定TCS流量为100slm，C/Si为0.8，使用高纯氮气（N2）作为掺杂源，生长厚度为0.5 um，掺杂浓度1E17~1E18cm-3的n型缓冲层；
第四步：采用线性缓变（ramping）的方式60s内改变TCS、乙烯流量，最终控制TCS流量200 slm，C/Si为0.8，并继续通入高纯氮气（N2），生长至目标厚度，掺杂浓度为目标掺杂浓度的n型外延层。
第五步：关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气，将反应室真空抽至20~300mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片。
对所制备的外延片进行SICA 88检测，检测结果如图13和图14所示，可以看到，三角形缺陷为39，颗粒缺陷为226，转换为分布密度，则三角形缺陷分布密度为0.22cm-2，颗粒缺陷分布密度为1.39cm-2，表明上述方法生产的碳化硅外延薄膜表面缺陷较多，说明刻蚀工艺、外延生长工艺和降温工艺不合适，会导致外延表面三角形缺陷和颗粒缺陷较多。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种降低碳化硅外延薄膜表面缺陷的方法，其特征在于：包括以下步骤：
第一步：对碳化硅衬底进行清洗，然后置于反应室内基座上；
第二步：将所述反应室抽至真空，随后通入氢气，加热所述反应室后，通入氢氩混合气使所述基座保持气浮状态，进行碳化硅衬底表面刻蚀；
第三步：采用线性缓变的方式，在20~100s内改变所述反应室的氢气流量，使得所述反应室的氢气流量为80~250slm，温度为1550~1630℃，待所述反应室的压力稳定后，向所述反应室通入硅源和碳源的混合气体，在刻蚀后的所述碳化硅衬底表面形成缓冲层；
第四步：保持第三步的温度、压力与氢气流量不变，采用线性缓变的方式20~100s内改变硅源气体、掺杂源和碳源气体的流量，使得所述反应室内硅源气体的流量为200~500slm，C/Si为0.8~1.3，在所述缓冲层表面形成外延层；
第五步：关闭硅源气体、掺杂源和碳源气体输入，使所述基座的气浮流量降低，采用线性缓变的方式20~100s内改变所述反应室的氢气流量至300~500 slm，在氢气气氛中对所述反应室进行降温；然后通入惰性气体置换所述反应室内的氢气，对所述反应室进行抽真空，之后向所述反应室充入惰性气体至大气压，打开所述反应室，取出外延片，所述外延片的表面颗粒缺陷分布密度为0.08-0.11cm-2。
2.根据权利要求1所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第二步中，将所述反应室抽至真空，随后通入氢气，保持氢气流量为300~500slm，反应室压力为50~300 mbar，加热使所述反应室的温度为1000~1300℃；然后降低升温速度，继续升温至1550~1630℃，通入氢氩混合气使所述基座保持气浮状态，进行碳化硅衬底表面刻蚀。
3.根据权利要求2所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第二步中，使用射频加热的方式，以固定的升温速度将反应室由室温升温至1300℃，所述固定的升温速度为20-50℃/min；然后将升温速度降低至10-20℃/min，升温至1570~1610℃，通入氢氩混合气使所述基座保持气浮状态，气浮流量为100~2000slm，进行碳化硅衬底表面刻蚀，刻蚀时间为5~20分钟。
4.根据权利要求1-3任一项所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第三步中，采用线性缓变的方式，在30~80s内改变所述反应室的氢气流量，使得所述反应室的氢气流量为100~200slm，温度为1570~1610℃。
5.根据权利要求4所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第三步中，待所述反应室的压力稳定后，向所述反应室通入SiHCl3和C2H4的混合气体，其中SiHCl3流量为40~200slm，C/Si为0.5~1.1，使用氮气或三甲基铝作为掺杂源，形成n型或P型缓冲层，所述缓冲层的掺杂浓度1E17~1E19cm-3，厚度为0.1-1 um。
6.根据权利要求5所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第四步中，采用线性缓变的方式30~80s内改变硅源气体和碳源气体的流量，使得所述反应室内硅源气体的流量为250~450 slm，C/Si为0.9~1.2。
7.根据权利要求6所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第四步中，在采用线性缓变的方式30~80s内改变硅源气体和碳源气体的流量时，还通入氮气或三甲基铝作为掺杂源，在所述缓冲层表面形成n型或P型外延层。
8.根据权利要求1-3任一项所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第五步中，关闭硅源气体、掺杂源和碳源气体输入，使所述基座的气浮流量降低至30-60slm，采用线性缓变的方式30~80s内改变所述反应室的氢气流量至350~450 slm，在氢气气氛中将所述反应室的温度降温至室温。
9.根据权利要求8所述降低碳化硅外延薄膜表面缺陷的方法，其特征在于：所述第五步中，对所述反应室进行抽真空，是将所述反应室的真空抽至0mbar，并维持3-10分钟。
10.根据权利要求1-9任一项所述降低碳化硅外延薄膜表面缺陷的方法制备得到的外延片，其特征在于：所述外延片的表面三角形缺陷分布密度为0.05-0.20cm-2。
CN202310896143.4A 2023-07-21 2023-07-21 一种降低碳化硅外延薄膜表面缺陷的方法 Active CN116613056B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310896143.4A CN116613056B (zh) 2023-07-21 2023-07-21 一种降低碳化硅外延薄膜表面缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310896143.4A CN116613056B (zh) 2023-07-21 2023-07-21 一种降低碳化硅外延薄膜表面缺陷的方法

Publications (2)

Publication Number Publication Date
CN116613056A CN116613056A (zh) 2023-08-18
CN116613056B true CN116613056B (zh) 2023-10-10

Family

ID=87684081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310896143.4A Active CN116613056B (zh) 2023-07-21 2023-07-21 一种降低碳化硅外延薄膜表面缺陷的方法

Country Status (1)

Country Link
CN (1) CN116613056B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116770264B (zh) * 2023-08-21 2023-11-14 合肥晶合集成电路股份有限公司 半导体器件的加工方法、装置、处理器和半导体加工设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013014469A (ja) * 2011-07-04 2013-01-24 Panasonic Corp ＳｉＣエピタキシャル基板およびその製造方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
WO2018108005A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
KR20180074893A (ko) * 2016-12-23 2018-07-04 주식회사 포스코 탄화규소 에피 웨이퍼 제조 방법
CN108878257A (zh) * 2018-05-04 2018-11-23 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延表面缺陷密度的方法
CN112490117A (zh) * 2020-12-08 2021-03-12 瀚天天成电子科技（厦门）有限公司 一种提高碳化硅外延薄膜生长质量的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247513B2 (en) * 2003-05-08 2007-07-24 Caracal, Inc. Dissociation of silicon clusters in a gas phase during chemical vapor deposition homo-epitaxial growth of silicon carbide

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013014469A (ja) * 2011-07-04 2013-01-24 Panasonic Corp ＳｉＣエピタキシャル基板およびその製造方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
WO2018108006A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
WO2018108005A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
KR20180074893A (ko) * 2016-12-23 2018-07-04 주식회사 포스코 탄화규소 에피 웨이퍼 제조 방법
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN108878257A (zh) * 2018-05-04 2018-11-23 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延表面缺陷密度的方法
CN112490117A (zh) * 2020-12-08 2021-03-12 瀚天天成电子科技（厦门）有限公司 一种提高碳化硅外延薄膜生长质量的方法

Also Published As

Publication number Publication date
CN116613056A (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
JP4469396B2 (ja) 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
US9893152B2 (en) Semi-insulating silicon carbide monocrystal and method of growing the same
JP4818754B2 (ja) 炭化珪素単結晶インゴットの製造方法
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
JP4603386B2 (ja) 炭化珪素単結晶の製造方法
CN108166056A (zh) 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN110331438B (zh) 一种抑制导电型碳化硅晶体生长中碳包裹体缺陷生成的方法
CN116613056B (zh) 一种降低碳化硅外延薄膜表面缺陷的方法
WO2003085175A1 (fr) Cristal germe de monocristal de carbure de silicium et procede de production de lingot au moyen de celui-ci
WO2006070480A1 (ja) 炭化珪素単結晶、炭化珪素単結晶ウェハ及びその製造方法
CN108987257B (zh) 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法
JP5212343B2 (ja) 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP5614387B2 (ja) 炭化珪素単結晶の製造方法、及び炭化珪素単結晶インゴット
JP2003104798A (ja) 炭化珪素単結晶及びその製造方法並びに炭化珪素単結晶育成用炭化珪素結晶原料
JP4408247B2 (ja) 炭化珪素単結晶育成用種結晶と、それを用いた炭化珪素単結晶の製造方法
JP2008115035A (ja) ＳｉＣ単結晶基板の製造方法、及びＳｉＣ単結晶基板
JP2008115036A (ja) ＳｉＣ単結晶成長用種結晶及びこれを用いたＳｉＣ単結晶の製造方法
JP4224195B2 (ja) 炭化珪素単結晶育成用種結晶および炭化珪素単結晶の製造方法
JP2000001398A (ja) 炭化けい素半導体基板の製造方法
JP4157326B2 (ja) ４ｈ型炭化珪素単結晶インゴット及びウエハ
JP4850807B2 (ja) 炭化珪素単結晶育成用坩堝、及びこれを用いた炭化珪素単結晶の製造方法
JP4585137B2 (ja) 炭化珪素単結晶インゴットの製造方法
JP5370025B2 (ja) 炭化珪素単結晶インゴット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant