CN112490117A - 一种提高碳化硅外延薄膜生长质量的方法 - Google Patents

一种提高碳化硅外延薄膜生长质量的方法 Download PDF

Info

Publication number
CN112490117A
CN112490117A CN202011420249.XA CN202011420249A CN112490117A CN 112490117 A CN112490117 A CN 112490117A CN 202011420249 A CN202011420249 A CN 202011420249A CN 112490117 A CN112490117 A CN 112490117A
Authority
CN
China
Prior art keywords
reaction chamber
silicon carbide
temperature
flow
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011420249.XA
Other languages
English (en)
Other versions
CN112490117B (zh
Inventor
刘杰
冯淦
赵建辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hantiantiancheng Electronic Technology Xiamen Co ltd
Original Assignee
Epiworld International Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epiworld International Co ltd filed Critical Epiworld International Co ltd
Priority to CN202011420249.XA priority Critical patent/CN112490117B/zh
Publication of CN112490117A publication Critical patent/CN112490117A/zh
Application granted granted Critical
Publication of CN112490117B publication Critical patent/CN112490117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种提高碳化硅外延薄膜生长质量的方法,包括清洗衬底置于反应室内的小盘上;将反应室抽至真空,随后通入氢气,进行恒温刻蚀;采用线性缓变的方式在20~100s内改变反应室压力、温度,同时通入碳源、硅源,其中C/Si摩尔比由0渐变至0.80~1.10;采用线性缓变的方式在20~100s内改变碳源流量和硅源流量,保持C/Si摩尔比不变;采用线性缓变的方式20~100s内改变温度、压力、碳源流量以及硅源流量至目标条件进行外延薄膜生长直至目标厚度等。采用本发明所述提高碳化硅外延薄膜生长质量的方法,可以显著降低外延薄膜的外延薄膜的晶体缺陷,其工艺控制简洁,可操作性强,具有较好的运用前景。

Description

一种提高碳化硅外延薄膜生长质量的方法
技术领域
本发明涉及碳化硅制备技术,尤其是一种提高碳化硅外延薄膜生长质量的方法。
背景技术
近些年,碳化硅(SiC)外延材料和器件正在稳步而快速增长,在某些领域其正在逐步替代传统的硅和砷化镓材料。相对于硅和砷化镓来说,碳化硅具有更好的材料特性。例如4H-SiC,其具有大约4×106V/cm的击穿场强,大约2×107cm/s的电子漂移速度和大约4.9W/cm·K的热导率,同时具有高化学稳定性和抗辐射性能。这些优异的材料特性表明碳化硅特别适合于高功率、高温和高频应用。
大多数器件制备均在外延薄膜上实现,因此,碳化硅器件制的性能很大程度上取决于碳化硅外延薄膜的质量。为了得到制备碳化硅器件所需的高质量外延薄膜,外延生长一般通常是在具有一定偏角的碳化硅衬底上进行的,这样可以很好地实现台阶控制外延生长,得到更高质量的碳化硅外延薄膜。尽管如此,碳化硅薄膜中仍不可避免地存在着各种类型的缺陷,这些缺陷将制约在该薄膜上制作的器件性能。因此,大量的研究集中在如何减少碳化硅薄膜中的缺陷。
目前,人们为了节约材料降低成本和减少外延薄膜中的基平面位错(BPDs),主要使用的是偏向<11-20>方向4°的碳化硅衬底进行外延。而由于在碳面碳化硅衬底上外延非常难以实现低的背景参杂浓度,外延碳化硅薄膜一般使用硅面碳化硅衬底。因此,外延碳化硅薄膜一般在偏向<11-20>方向4°的(0001)硅面碳化硅衬底上进行。然而,生长在4°偏角衬底上的外延薄膜中存在大量台阶状形貌、三角形缺陷等缺陷,不利于后期器件制作。尽管已有一些关于减少偏向<11-20>方向4°的(0001)硅面碳化硅衬底上外延薄膜中缺陷的报道,如采用低C/Si比和氢气在线刻蚀等,但消除缺陷的效果并不理想。
中国发明专利CN 103715069 B公开了一种减少在偏向<11-20>方向4°的0001硅面碳化硅衬底上外延生长的碳化硅薄膜中缺陷的外延生长方法,在水平热壁式化学气相沉积(CVD)设备中进行,该方法包括如下工艺步骤:1)衬底准备:选取偏向<11-20>方向4°的0001硅面碳化硅衬底,并对其进行标准清洗待用;2)生长前烘烤:准备好的样品送至反应室之后,通入气体之前,使用射频感应加热反应室,射频功率为5~6KW,处理时间为10~20min,升温至150~250℃;3)原位刻蚀:使用氢气H2原位刻蚀对衬底进行生长前表面预处理,H2的流量为60~90L/min,反应室压力为80~150mbar,升温至外延生长温度之上10~20℃,恒温5~15min,降温至外延生长温度,降温时间为10min;4)外延生长:当温度升温至外延生长温度时开始生长碳化硅薄膜,生长源为硅烷SiH4和丙烷C3H8,生长温度为1550~1580℃,生长压力为80~150mbar,氮气N2和三甲基铝TMA分别作为N型和P型掺杂剂。采用上述方法可以有效减少基于偏向<11-20>方向4°的(0001)硅面碳化硅衬底上外延薄膜中存在的缺陷,提高了外延薄膜的质量,该发明采用三氯氢硅TCS和乙烯C2H4作为生长源,通过降低缓冲层的生长压力和生长速度,以及优化缓冲层C/Si摩尔比等措施实现进一步改善碳化硅外延薄膜质量,这种方法不具有普适性,对生产经验的积累要求较高,普通操作人员无法实现。
发明内容
本发明的目的是为了克服现有的碳化硅外延薄膜生长存在缺陷多的问题,提供一种提高碳化硅外延薄膜生长质量的方法,该方法通过高温下的刻蚀形成较好的生长基础,结合缓冲阶段多个缓冲层的工艺控制,使得碳化硅在初始生长阶段的晶型趋于完善,在此基础上进行的外延生长获得的薄膜缺陷显著下降。
具体方案如下:
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:取碳化硅衬底,进行清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量对反应室进行升温,升温至1625~1675℃,恒温刻蚀5~15分钟;
第三步:采用线性缓变的方式在20~100s内改变反应室压力、温度,同时通入碳源、硅源,其中C/Si摩尔比由0渐变至0.80~1.10;
第四步:采用线性缓变的方式在20~100s内升高碳源流量和硅源流量,保持C/Si摩尔比不变;
第五步:采用线性缓变的方式20~100s内改变温度、压力以及碳源流量和硅源流量,最终控制温度为1525~1575℃,压力为100~150mbar,碳源流量320~560sccm,C/Si摩尔比为1.10~1.30,生长外延薄膜至目标厚度;
第六步:关闭碳源和硅源,将反应室温度降温至室温,用惰性气体置换反应室内的氢气,打开反应室得到碳化硅外延薄膜。
进一步的,第一步中所述碳化硅衬底为<11-20>方向4°的硅面碳化硅衬底。
进一步的,第二步中保持氢气流量为150~200L/min,反应室压力为100~150mbar,以升温速度30-40℃/min将反应室由室温升温至1300-1350℃;然后将升温速度降低至10-20℃/min,升温至1625~1675℃,恒温刻蚀5~15分钟。
进一步的,第二步中使用氢氩混合气使小盘处于气浮状态,小盘气浮流量为100~800sccm;优选地,氢氩混合气中氢气和氩气的体积比为3:7~7:3。
进一步的,第三步采用线性缓变的方式20~100s内改变反应室压力和温度,最终控制反应室压力为50~100mbar,温度为1575~1625℃,压力稳定后向反应室通入硅源和碳源的混合气体,其中硅源流量为80~140sccm,C/Si摩尔比由0渐变至0.80~1.10。
进一步的,向反应室通入硅源和碳源的混合气体,同时使用高纯氮气作为掺杂源,生长厚度为0.08-0.12um,优选为0.1um。
进一步的,第四步采用线性缓变的方式最终控制硅源流量为160~280sccm,C/Si摩尔比为0.80~1.10。
进一步的,第四步中通入高纯氮气进行掺杂,生长厚度为0.4-0.6um。
进一步的,第五步采用线性缓变的方式最终控制温度为1545~1555℃,压力为120~140mbar,硅源流量400~500sccm,C/Si摩尔比为1.15~1.25;优选地,通入高纯氮气,生长至目标厚度,获得掺杂的n型外延层。
本发明还保护采用所述提高碳化硅外延薄膜生长质量的方法,制备得到的碳化硅外延薄膜,所述碳化硅外延薄膜的晶体三角形缺陷不超过0.12个/cm2
有益效果:
本发明中,第二步恒温刻蚀采用氢气在1625~1675℃,恒温刻蚀5~15分钟,可以在衬底表面形成干净且利于生长的待生长面,是后续通入碳源、硅源后生成碳化硅的成长基础。
再则,本发明通过3个线性缓变阶段,将反应室内的压力、温度、碳源流量、硅源流量等多个关键参数逐步渐变到目标成长条件,其中第三步为初始渐变阶段,通过工艺控制形成0.08-0.12um的初始碳化硅结晶层,该结晶层非常薄,是为了辅助后续完整的碳化硅结晶层的生长;第四步中通过工艺控制,主要是加大碳源、硅源的流量,保持C/Si摩尔比,形成0.4-0.6um的辅助层,作为后续碳化硅生长的模板;第五步中以目标反应条件进行,第三步和第四步皆是为了配合第五步反应条件的实现,通过使碳化硅外延薄膜在初始阶段生长完整,来引导后续正式的外延生长阶段中结晶方式,从而提高薄膜的质量,减少生长缺陷。
总之,采用本发明所述提高碳化硅外延薄膜生长质量的方法,可以显著降低外延薄膜的外延薄膜的晶体缺陷,其工艺控制简洁,可操作性强,具有较好的运用前景。
附图说明
为了更清楚地说明本发明的技术方案,下面将对附图作简单的介绍,显而易见地,下面描述中的附图仅仅涉及本发明的一些实施例,而非对本发明的限制。
图1是本发明提供的不同阶段参数控制示意图;
图2是本发明一个实施例1提供的晶体缺陷检测图;
图3是本发明一个对比例4提供的晶体缺陷检测图。
具体实施方式
下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式,然而应该理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。实施例中未注明具体技术或条件者,按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者,均为可以通过市购获得的常规产品。在下面的实施例中,如未明确说明,“%”均指重量百分比。
本发明中惰性气体为元素周期表零族元素气体中的至少一种,例如氩气,对此本领域技术人员均能知悉,在此不作赘述。
本发明中关键步骤是第二步到第五步工艺的控制,具体的:
第二步:刻蚀阶段,该阶段的反应室采用温度①,压力①;
第三步:缓冲阶段1,该阶段的反应室由温度①渐变至温度②,压力①渐变至压力②,C/Si摩尔比由摩尔比①渐变至摩尔比②,生长速度通过控制硅源流量(简称TCS)①,使碳化硅以超低生长速度进行生长;
第四步:缓冲阶段2,该阶段的反应室保持温度②,压力②及C/Si摩尔比②,硅源流量①渐变为硅源流量②,之后保持上述条件,碳化硅以较低速度生长;
第五步:外延生长阶段,该阶段的反应室由温度②渐变至温度③,由压力②渐变至压力①,C/Si摩尔比由摩尔比②渐变至摩尔比③,硅源流量②渐变为硅源流量③,之后保持上述条件,碳化硅以适中的速度进行生长,直到达到目标厚度。
各条件列表如下:
表1参数控制表
参数 条件 参数 条件
TCS流量① 80~140sccm 温度① 1625~1675℃
TCS流量② 160~280sccm 温度② 1575~1625℃
TCS流量③ 320~560sccm 温度③ 1525~1575℃
C/Si摩尔比① 0 压力① 100~150mbar
C/Si摩尔比② 0.80~1.10 压力② 50~100mbar
C/Si摩尔比③ 1.10~1.30 / /
上述阶段中,刻蚀阶段采用较高温度,以提高刻蚀效率。缓冲阶段1和缓冲阶段2分别在衬底上形成2个缓冲层,其中缓冲阶段1的C/Si摩尔比由0渐变至0.80~1.10,生长速度控制在80~140sccm,与此同时降低反应室压力,目的是减少C原子的成核几率,抑制三角形缺陷产生,降低反应室压力是为了增加原子扩散速率,也是为了减少C原子的成核几率,抑制三角形缺陷产生。缓冲阶段2提高硅源流量,保持C/Si摩尔比,相应地碳源流量也提高,目的是增加原子扩散速率,减少C原子的成核几率,抑制三角形缺陷产生。
为了便于理解本发明,图1示出了本发明所述方法中温度、压力随时间的变化情况,应该理解的是,图1仅是示出了可以实现本发明所述方法的一种情况,并不构成对方案的限制,采用图1中的条件进行工艺控制,可以得到高质量的碳化硅外延薄膜。
实施例1
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:选取偏向<11-20>方向4°的硅面碳化硅衬底,进行标准清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量为150L/min,反应室压力为100mbar,使用射频加热的方式,以固定的升温速度34℃/min,将反应室由室温升温至1300℃;然后将升温速度降低至16℃/min,升温至1625℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为1:1,小盘气浮流量为100sccm,恒温刻蚀15分钟;
第三步:采用线性缓变(ramping)的方式30s内改变反应室压力和温度,最终控制反应室压力为50mbar,温度为1575℃,压力稳定后向反应室通入TCS(SiHCl3)+乙烯(C2H4)的混合气体,设定TCS流量为80sccm,C/Si摩尔比由0渐变至0.80,使用高纯氮气(N2)作为掺杂源,生长厚度为0.1um;
第四步:采用线性缓变(ramping)的方式30s内改变TCS、乙烯流量,最终控制TCS流量(硅源流量)160sccm,C/Si为0.80,并继续通入高纯氮气(N2),生长厚度0.5um,掺杂浓度~1E18cm-3的n型外延层。
第五步:采用线性缓变(ramping)的方式30s内改变温度,压力以及TCS、乙烯流量,最终控制温度为1525℃,压力为100mbar,TCS流量320sccm,C/Si摩尔比为1.30,并继续通入高纯氮气(N2),生长至目标厚度,掺杂浓度为目标值的n型外延层。
第六步:关闭生长源和掺杂源,小盘旋转气浮流量降低至50sccm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气,将反应室真空抽至0mbar,维持5分钟,向反应室充入氩气至大气压,打开反应室,取出外延片。
对所获得的碳化硅外延薄膜上的三角形缺陷进行检测,采用SICA88设备,检测方法包括微分干涉技术和光致发光技术,结果如图2所示,需要说明的是,图2中圆形区域对应的材料面积为160.7cm2,黑点为三角形缺陷位置,共计19处。
实施例2
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:选取偏向<11-20>方向4°的硅面碳化硅衬底,进行标准清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量为200L/min,反应室压力为150mbar,使用射频加热的方式,以固定的升温速度30℃/min,将反应室由室温升温至1300℃;然后将升温速度降低至20℃/min,升温至1675℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为3:7,小盘气浮流量为600sccm,恒温刻蚀5分钟;
第三步:采用线性缓变(ramping)的方式100s内改变反应室压力和温度,最终控制反应室压力为100mbar,温度为1625℃,压力稳定后向反应室通入TCS(SiHCl3)+乙烯(C2H4)的混合气体,设定TCS流量为140sccm,C/Si摩尔比由0渐变至1.10,使用高纯氮气(N2)作为掺杂源;
第四步:采用线性缓变(ramping)的方式100s内改变TCS、乙烯流量,最终控制TCS流量(硅源流量)280sccm,C/Si为1.10,并继续通入高纯氮气(N2),获得掺杂浓度~1E18cm-3的n型外延层。
第五步:采用线性缓变(ramping)的方式100s内改变温度,压力以及TCS、乙烯流量,最终控制温度为1575℃,压力为150mbar,TCS流量560sccm,C/Si摩尔比为1.30,并继续通入高纯氮气(N2),生长至目标厚度,掺杂浓度为目标值的n型外延层。
第六步:关闭生长源和掺杂源,小盘旋转气浮流量降低至50sccm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气,将反应室真空抽至0mbar,维持5分钟,向反应室充入氩气至大气压,打开反应室,取出外延片。
实施例3
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:选取偏向<11-20>方向4°的硅面碳化硅衬底,进行标准清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量为180L/min,反应室压力为120mbar,使用射频加热的方式,以固定的升温速度40℃/min,将反应室由室温升温至1350℃;然后将升温速度降低至20℃/min,升温至1655℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为3:7,小盘气浮流量为500sccm,恒温刻蚀10分钟;
第三步:采用线性缓变(ramping)的方式60s内改变反应室压力和温度,最终控制反应室压力为70mbar,温度为1600℃,压力稳定后向反应室通入TCS(SiHCl3)+乙烯(C2H4)的混合气体,设定TCS流量为100sccm,C/Si摩尔比由0渐变至1.00,使用高纯氮气(N2)作为掺杂源;
第四步:采用线性缓变(ramping)的方式60s内改变TCS、乙烯流量,最终控制TCS流量(硅源流量)200sccm,C/Si摩尔比为1.00,并继续通入高纯氮气(N2),获得掺杂浓度~1E18cm-3的n型外延层。
第五步:采用线性缓变(ramping)的方式60s内改变温度,压力以及TCS、乙烯流量,最终控制温度为1555℃,压力为120mbar,TCS流量400sccm,C/Si摩尔比为1.25,并继续通入高纯氮气(N2),生长至目标厚度,掺杂浓度为目标值的n型外延层。
第六步:关闭生长源和掺杂源,小盘旋转气浮流量降低至50sccm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气,将反应室真空抽至0mbar,维持5分钟,向反应室充入氩气至大气压,打开反应室,取出外延片。
实施例4
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:选取偏向<11-20>方向4°的硅面碳化硅衬底,进行标准清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量为190L/min,反应室压力为130mbar,使用射频加热的方式,以固定的升温速度30℃/min,将反应室由室温升温至1300℃;然后将升温速度降低至10℃/min,升温至1665℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为7:3,小盘气浮流量为400sccm,恒温刻蚀8分钟;
第三步:采用线性缓变(ramping)的方式40s内改变反应室压力和温度,最终控制反应室压力为60mbar,温度为1600℃,压力稳定后向反应室通入TCS(SiHCl3)+乙烯(C2H4)的混合气体,设定TCS流量为100sccm,C/Si摩尔比由0渐变至0.90,使用高纯氮气(N2)作为掺杂源;
第四步:采用线性缓变(ramping)的方式40s内改变TCS、乙烯流量,最终控制TCS流量(硅源流量)220sccm,C/Si为0.90,并继续通入高纯氮气(N2),获得掺杂浓度~1E18cm-3的n型外延层。
第五步:采用线性缓变(ramping)的方式40s内改变温度,压力以及TCS、乙烯流量,最终控制温度为1545℃,压力为140mbar,TCS流量500sccm,C/Si摩尔比为1.15,并继续通入高纯氮气(N2),生长至目标厚度,掺杂浓度为目标值的n型外延层。
第六步:关闭生长源和掺杂源,小盘旋转气浮流量降低至50sccm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气,将反应室真空抽至0mbar,维持5分钟,向反应室充入氩气至大气压,打开反应室,取出外延片。
对比例1(采用较低刻蚀温度+传统生长工艺)
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:选取偏向<11-20>方向4°的硅面碳化硅衬底,进行标准清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量为150L/min,反应室压力为100mbar,使用射频加热的方式,以固定的升温速度34℃/min,将反应室由室温升温至1300℃;然后将升温速度降低至16℃/min,升温至1580℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为1:1,小盘气浮流量为100sccm,恒温刻蚀15分钟;
第三步:向反应室通入TCS(SiHCl3)+乙烯(C2H4)的混合气体,设定温度为1525℃,压力为100mbar,TCS流量320sccm,C/Si摩尔比为1.30,通入高纯氮气(N2)进行掺杂,生长至目标厚度,掺杂浓度为目标值的n型外延层。
第四步:关闭生长源和掺杂源,小盘旋转气浮流量降低至50sccm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气,将反应室真空抽至0mbar,维持5分钟,向反应室充入氩气至大气压,打开反应室,取出外延片。
对所获得的碳化硅外延薄膜上的Triangle缺陷进行检测,在材料面积为160.7cm2区域观察到黑点,即为Triangle缺陷位置,共计42处。
对比例2(升高刻蚀温度+传统生长工艺)
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:选取偏向<11-20>方向4°的硅面碳化硅衬底,进行标准清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量为150L/min,反应室压力为100mbar,使用射频加热的方式,以固定的升温速度34℃/min,将反应室由室温升温至1300℃;然后将升温速度降低至16℃/min,升温至1625℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为1:1,小盘气浮流量为100sccm,恒温刻蚀15分钟;
第三步:向反应室通入TCS(SiHCl3)+乙烯(C2H4)的混合气体,设定温度为1525℃,压力为100mbar,TCS流量320sccm,C/Si摩尔比为1.30,通入高纯氮气(N2)进行掺杂,生长至目标厚度,掺杂浓度为目标值的n型外延层。
第四步:关闭生长源和掺杂源,小盘旋转气浮流量降低至50sccm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气,将反应室真空抽至0mbar,维持5分钟,向反应室充入氩气至大气压,打开反应室,取出外延片。
对所获得的碳化硅外延薄膜上的Triangle缺陷进行检测,在材料面积为160.7cm2区域观察到黑点,即为Triangle缺陷位置,共计35处。
对比例3(采用较高刻蚀温度+渐变1个阶段)
一种提高碳化硅外延薄膜生长质量的方法,包括以下步骤:
第一步:选取偏向<11-20>方向4°的硅面碳化硅衬底,进行标准清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量为150L/min,反应室压力为100mbar,使用射频加热的方式,以固定的升温速度34℃/min,将反应室由室温升温至1300℃;然后将升温速度降低至16℃/min,升温至1625℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为1:1,小盘气浮流量为100sccm,恒温刻蚀15分钟;
第三步:向反应室通入TCS(SiHCl3)+乙烯(C2H4)的混合气体,采用线性缓变(ramping)的方式90s内改变温度,压力以及TCS、乙烯流量,最终控制温度为1525℃,压力为100mbar,TCS流量320sccm,C/Si摩尔比为1.30,并继续通入高纯氮气(N2),生长至目标厚度,掺杂浓度为目标值的n型外延层。
第四步:关闭生长源和掺杂源,小盘旋转气浮流量降低至50sccm,在氢气气氛中将反应室温度降温至室温。通入氩气置换反应室内的氢气,将反应室真空抽至0mbar,维持5分钟,向反应室充入氩气至大气压,打开反应室,取出外延片。
对所获得的碳化硅外延薄膜上的Triangle缺陷进行检测,在材料面积为160.7cm2区域观察到黑点,即为Triangle缺陷位置,共计31处。
对比例4
本对比例与实施例1基本相同,区别在于第二步替换为如下条件:将反应室抽至真空,随后通入氢气,保持氢气流量为150L/min,反应室压力为100mbar,使用射频加热的方式,以固定的升温速度34℃/min,将反应室由室温升温至1300℃;然后将升温速度降低至16℃/min,升温至1580℃刻蚀温度,小盘气浮使用一定比例的氢氩混合气,氢氩混合气中氢气和氩气的体积比为1:1,小盘气浮流量为100sccm,恒温刻蚀15分钟。其余步骤条件相同。
对所获得的碳化硅外延薄膜上的Triangle缺陷进行检测,方法同实施例1,在材料面积为160.7cm2,区域观察到黑点,即为Triangle缺陷位置,如图3所示,共计52处。
以上详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合。为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
此外,本发明的各种不同的实施方式之间也可以进行任意组合,只要其不违背本发明的思想,其同样应当视为本发明所公开的内容。

Claims (10)

1.一种提高碳化硅外延薄膜生长质量的方法,其特征在于:包括以下步骤:
第一步:取碳化硅衬底,进行清洗后将衬底置于反应室内的小盘上;
第二步:将反应室抽至真空,随后通入氢气,保持氢气流量对反应室进行升温,升温至1625~1675℃,恒温刻蚀5~15分钟;
第三步:采用线性缓变的方式在20~100s内改变反应室压力、温度,同时通入碳源、硅源,其中C/Si摩尔比由0渐变至0.80~1.10;
第四步:采用线性缓变的方式在20~100s内升高碳源流量和硅源流量,保持C/Si摩尔比不变;
第五步:采用线性缓变的方式20~100s内改变温度、压力以及碳源流量和硅源流量,最终控制温度为1525~1575℃,压力为100~150mbar,碳源流量320~560sccm,C/Si摩尔比为1.10~1.30,生长外延薄膜至目标厚度;
第六步:关闭碳源和硅源,将反应室温度降温至室温,用惰性气体置换反应室内的氢气,打开反应室得到碳化硅外延薄膜。
2.根据权利要求1所述提高碳化硅外延薄膜生长质量的方法,其特征在于:第一步中所述碳化硅衬底为<11-20>方向4°的硅面碳化硅衬底。
3.根据权利要求1所述提高碳化硅外延薄膜生长质量的方法,其特征在于:第二步中保持氢气流量为150~200L/min,反应室压力为100~150mbar,以升温速度30-40℃/min将反应室由室温升温至1300-1350℃;然后将升温速度降低至10-20℃/min,升温至1625~1675℃,恒温刻蚀5~15分钟。
4.根据权利要求3所述提高碳化硅外延薄膜生长质量的方法,其特征在于:第二步中使用氢氩混合气使小盘处于气浮状态,小盘气浮流量为100~800sccm;优选地,氢氩混合气中氢气和氩气的体积比为3:7~7:3。
5.根据权利要求1-4中任一项所述提高碳化硅外延薄膜生长质量的方法,其特征在于:第三步采用线性缓变的方式20~100s内改变反应室压力和温度,最终控制反应室压力为50~100mbar,温度为1575~1625℃,压力稳定后向反应室通入硅源和碳源的混合气体,其中硅源流量为80~140sccm,C/Si摩尔比由0渐变至0.80~1.10。
6.根据权利要求5所述提高碳化硅外延薄膜生长质量的方法,其特征在于:向反应室通入硅源和碳源的混合气体,同时使用高纯氮气作为掺杂源,生长厚度为0.08-0.12um,优选为0.1um。
7.根据权利要求1-4中任一项所述提高碳化硅外延薄膜生长质量的方法,其特征在于:第四步采用线性缓变的方式最终控制硅源流量为160~280sccm,C/Si摩尔比为0.80~1.10。
8.根据权利要求7所述提高碳化硅外延薄膜生长质量的方法,其特征在于:第四步中通入高纯氮气进行掺杂,生长厚度为0.4-0.6um。
9.根据权利要求1-4中任一项所述提高碳化硅外延薄膜生长质量的方法,其特征在于:第五步采用线性缓变的方式最终控制温度为1545~1555℃,压力为120~140mbar,硅源流量400~500sccm,C/Si摩尔比为1.15~1.25;优选地,通入高纯氮气,生长至目标厚度,获得掺杂的n型外延层。
10.采用权利要求1-9中任一项所述提高碳化硅外延薄膜生长质量的方法,制备得到的碳化硅外延薄膜,其特征在于:所述碳化硅外延薄膜的晶体三角形缺陷不超过0.12个/cm2
CN202011420249.XA 2020-12-08 2020-12-08 一种提高碳化硅外延薄膜生长质量的方法 Active CN112490117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011420249.XA CN112490117B (zh) 2020-12-08 2020-12-08 一种提高碳化硅外延薄膜生长质量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011420249.XA CN112490117B (zh) 2020-12-08 2020-12-08 一种提高碳化硅外延薄膜生长质量的方法

Publications (2)

Publication Number Publication Date
CN112490117A true CN112490117A (zh) 2021-03-12
CN112490117B CN112490117B (zh) 2021-08-10

Family

ID=74940432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011420249.XA Active CN112490117B (zh) 2020-12-08 2020-12-08 一种提高碳化硅外延薄膜生长质量的方法

Country Status (1)

Country Link
CN (1) CN112490117B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技(厦门)有限公司 一种碳化硅外延生长的控制方法
CN116613056A (zh) * 2023-07-21 2023-08-18 瀚天天成电子科技(厦门)股份有限公司 一种降低碳化硅外延薄膜表面缺陷的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711031A (zh) * 2016-12-15 2017-05-24 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
CN106783540A (zh) * 2016-12-15 2017-05-31 中国电子科技集团公司第五十五研究所 减少外延片表面划痕的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN108796616A (zh) * 2018-05-04 2018-11-13 中国电子科技集团公司第五十五研究所 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法
CN108878257A (zh) * 2018-05-04 2018-11-23 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延表面缺陷密度的方法
CN111029246A (zh) * 2019-12-09 2020-04-17 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711031A (zh) * 2016-12-15 2017-05-24 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
CN106783540A (zh) * 2016-12-15 2017-05-31 中国电子科技集团公司第五十五研究所 减少外延片表面划痕的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN108796616A (zh) * 2018-05-04 2018-11-13 中国电子科技集团公司第五十五研究所 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法
CN108878257A (zh) * 2018-05-04 2018-11-23 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延表面缺陷密度的方法
CN111029246A (zh) * 2019-12-09 2020-04-17 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技(厦门)有限公司 一种碳化硅外延生长的控制方法
CN116613056A (zh) * 2023-07-21 2023-08-18 瀚天天成电子科技(厦门)股份有限公司 一种降低碳化硅外延薄膜表面缺陷的方法
CN116613056B (zh) * 2023-07-21 2023-10-10 瀚天天成电子科技(厦门)股份有限公司 一种降低碳化硅外延薄膜表面缺陷的方法

Also Published As

Publication number Publication date
CN112490117B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
US4855254A (en) Method of growing a single crystalline β-SiC layer on a silicon substrate
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
CN112490117B (zh) 一种提高碳化硅外延薄膜生长质量的方法
CN111916341B (zh) 氧化镓薄膜晶体生长方法
CN108615672A (zh) 一种半导体结晶膜的制备方法及其半导体结晶膜
CN112366130B (zh) 一种降低碳化硅外延材料缺陷密度的方法
KR20150114461A (ko) 탄화규소 반도체 기판의 제조 방법 및 탄화규소 반도체 장치의 제조 방법
CN112466745B (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
CN117672815A (zh) 一种SiC外延片及其制备方法
CN116259534A (zh) 碳化硅外延方法
CN112885709A (zh) 一种碳化硅外延结构的制备方法及半导体设备
JP4524447B2 (ja) 炭化珪素薄膜の成膜方法
JP4782670B2 (ja) エピタキシャルGe含有膜の成長方法及びエピタキシャル半導体成膜システム
CN112136203B (zh) SiC外延基板的制造方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN117448955B (zh) 一种碳化硅外延结构的制备方法
CN111293037B (zh) 一种P型SiC外延及其生长方法
CN111029245B (zh) 一种SiC外延速率切换的方法
JP6628581B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
CN114496728A (zh) 低缺陷碳化硅外延材料制备方法
CN116856052A (zh) 一种提升P型4H-SiC同质外延薄膜生长质量的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 361001 floor 1, block B, Jianye Building, No.96, Xiangxing Road, industrial zone, torch hi tech Zone (Xiang'an), Xiamen City, Fujian Province

Patentee after: Hantiantiancheng Electronic Technology (Xiamen) Co.,Ltd.

Address before: 361001 floor 1, block B, Jianye Building, No.96, Xiangxing Road, industrial zone, torch hi tech Zone (Xiang'an), Xiamen City, Fujian Province

Patentee before: EPIWORLD INTERNATIONAL CO.,LTD.

CP01 Change in the name or title of a patent holder