CN112885709A - 一种碳化硅外延结构的制备方法及半导体设备 - Google Patents

一种碳化硅外延结构的制备方法及半导体设备 Download PDF

Info

Publication number
CN112885709A
CN112885709A CN202110042524.7A CN202110042524A CN112885709A CN 112885709 A CN112885709 A CN 112885709A CN 202110042524 A CN202110042524 A CN 202110042524A CN 112885709 A CN112885709 A CN 112885709A
Authority
CN
China
Prior art keywords
silicon carbide
reaction chamber
carbide epitaxial
epitaxial structure
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110042524.7A
Other languages
English (en)
Other versions
CN112885709B (zh
Inventor
周长健
潘尧波
唐军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clc Semiconductor Co ltd
Original Assignee
Clc Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clc Semiconductor Co ltd filed Critical Clc Semiconductor Co ltd
Priority to CN202110042524.7A priority Critical patent/CN112885709B/zh
Publication of CN112885709A publication Critical patent/CN112885709A/zh
Application granted granted Critical
Publication of CN112885709B publication Critical patent/CN112885709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种碳化硅外延结构的制备方法，对反应腔室进行净化处理；在净化处理之后的所述反应腔室内壁生长碳化硅保护层；将碳化硅衬底放入所述反应腔室内，并对所述碳化硅衬底进行原位刻蚀；在刻蚀后的所述碳化硅衬底上生长碳化硅缓冲层；在所述碳化硅缓冲层上生长N型碳化硅外延层；在所述N型碳化硅外延层上生长P型碳化硅外延层。本发明的制备方法简单，可在同一腔室内完成不同掺杂类型外延层的生长，实现不同掺杂外延层的连续生长，降低碳化硅外延结构的表面缺陷，提高碳化硅器件的良率。

Description

一种碳化硅外延结构的制备方法及半导体设备
技术领域
本发明涉及半导体材料技术领域，具体涉及一种碳化硅外延结构的制备方法及半导体设备。
背景技术
碳化硅(SiC)半导体具有大禁带宽度、优良的稳定性、高热导率、高临界击穿场强、高饱和电子漂移速度等优良特性，是制作高温、高频、大功率和强辐射电力电子器件的理想半导体材料。与传统的硅器件相比，碳化硅器件能够在10倍于硅器件的电场强度下正常工作。由于碳化硅具有这些优越的特性，使它在化学工业、航空航天工程、核动力工程、电子元器件及电子电路等领域都有着广泛的应用前景。
目前，碳化硅外延结构的生长工艺日渐成熟，通常采用CVD(化学气相沉积)的方法在碳化硅衬底上进行同质外延生长，而不同掺杂元素的外延层是实现器件的基础。碳化硅器件中至少包含N型掺杂剂掺杂的外延层和P型掺杂剂掺杂的外延层，而碳化硅外延结构生长时采用的P型掺杂剂多为金属有机物，当在同一腔室生长N型外延层和P型外延层时，金属有机物会残留在反应腔壁上，对下一产品中的N型外延层的生长造成影响，从而影响碳化硅外延结构的质量。
现有技术中为了防止残留P型掺杂剂对N型外延层的生长造成影响，碳化硅外延结构的生长选择在不同的反应腔内生长不同的掺杂外延层，由于碳化硅外延结构在生长过程中离开反应腔，使表面的颗粒增加，给二次外延造成良率影响，导致碳化硅外延结构表面缺陷密度较高，且生长可控性差，从而导致器件良率下降。
发明内容
针对现有技术中的不足与缺陷，本发明提供一种碳化硅外延结构的制备方法及半导体设备，用于解决碳化硅外延结构中P型掺杂剂对N型外延层生长的影响及表面缺陷密度导致的器件良率下降的问题。
为实现上述目的及其他相关目的，本发明提供一种碳化硅外延结构的制备方法，至少包括以下步骤：
对反应腔室进行净化处理；
在净化处理之后的所述反应腔室内壁生长碳化硅保护层；
将碳化硅衬底放入所述反应腔室内，并对所述碳化硅衬底进行原位刻蚀；
在刻蚀后的所述碳化硅衬底上生长碳化硅缓冲层；
在所述碳化硅缓冲层上生长N型碳化硅外延层；
在所述N型碳化硅外延层上生长P型碳化硅外延层。
于本发明的一实施例中，当对反应腔室进行净化处理时，向所述反应腔室内通入刻蚀气体，刻蚀所述反应腔室的内部环境。
于本发明的一实施例中，所述刻蚀气体为氯气(Cl2)或者氯气和氩气(Ar)的混合气。
于本发明的一实施例中，所述氯气和氩气的混合气中氯气的浓度占比大于5％。
于本发明的一实施例中，向所述反应腔室内通入所述刻蚀气体的流量大于或等于20升/分钟，刻蚀时间大于或等于10分钟。
于本发明的一实施例中，所述净化处理的温度为1400～1650℃。
于本发明的一实施例中，所述碳化硅保护层的厚度大于或等于5微米。
于本发明的一实施例中，所述N型碳化硅外延层的掺杂剂为氮气(N2)。
于本发明的一实施例中，所述P型碳化硅外延层的掺杂剂为三甲基铝(TMAl)。
本发明的第二个方面是提供一种用于上述碳化硅外延结构的制备方法的半导体设备，所述半导体设备的进气装置中包括所述净化处理的进气管道。
如上所述，本发明提供一种碳化硅外延结构的制备方法，在碳化硅外延结构生长之前利用刻蚀气体将反应腔室内残留的P型掺杂剂去除，以达到净化反应腔室的目的；为防止刻蚀过度造成的反应腔室内壁裸露对碳化硅外延层生长造成影响，在反应腔室净化处理之后，在腔室内壁上生长一层碳化硅涂层保护反应腔内壁，本发明通过净化处理以及非故意掺杂碳化硅涂层保护的双重作用，可降低反应腔室内残留的P型掺杂剂对碳化硅外延层生长的影响。采用本发明的制备方法，可在同一腔室内完成不同掺杂类型外延层的生长，实现不同掺杂外延层的连续生长，降低碳化硅外延结构的表面缺陷，提高碳化硅器件的良率。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1显示为本发明的碳化硅外延结构的制备方法的流程图。
图2为采用本发明的制备方法制备的碳化硅外延结构。
附图标记
1 碳化硅衬底
2 碳化硅缓冲层
3 N型碳化硅外延层
4 P型碳化硅外延层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。还应当理解，本发明实施例中使用的术语是为了描述特定的具体实施方案，而不是为了限制本发明的保护范围。下列实施例中未注明具体条件的试验方法，通常按照常规条件，或者按照各制造商所建议的条件。
当实施例给出数值范围时，应理解，除非本发明另有说明，每个数值范围的两个端点以及两个端点之间任何一个数值均可选用。除非另外定义，本发明中使用的所有技术和科学术语与本技术领域的技术人员对现有技术的掌握及本发明的记载，还可以使用与本发明实施例中所述的方法、设备、材料相似或等同的现有技术的任何方法、设备和材料来实现本发明。
本发明提供一种碳化硅外延结构的制备方法，可实现碳化硅不同掺杂外延层连续生长，降低碳化硅外延结构的表面缺陷，提高碳化硅器件的良率。
请参阅图1和图2，本发明提供一种碳化硅外延结构的制备方法，至少包括以下步骤：
S1、对反应腔室进行净化处理；
S2、在净化处理之后的反应腔室内壁生长碳化硅保护层；
S3、将碳化硅衬底1放入反应腔室内，并对碳化硅衬底1进行原位刻蚀；
S4、在刻蚀后的碳化硅衬底1上生长碳化硅缓冲层2；
S5、在碳化硅缓冲层2上生长N型碳化硅外延层3；
S6、在N型碳化硅外延层3上生长P型碳化硅外延层4。
参见图1，具体的，步骤S1中，当对反应腔室进行净化处理时，向反应腔室内通入刻蚀气体，利用刻蚀气体的腐蚀性将反应腔室内残留的P型掺杂剂去除，降低P型掺杂剂对N型碳化硅外延层的影响。
在一些实施例中，刻蚀气体可选择氯气或者氯气和氩气的混合气体，其中氯气和氩气的混合气体中，氯气的浓度占比大于5％。对反应腔室的净化处理是利用氯气的强腐蚀性，将反应腔内残留的P型掺杂剂金属有机化合物去除；由于氯气的腐蚀性较强，为了防止反应腔室内壁的过度腐蚀，可选择氩气和氯气混合。在向反应腔室内通入刻蚀气体时，刻蚀气体的通入流量大于或等于20升/分钟，刻蚀时间大于或等于10分钟；利用氯气净化反应腔室内部环境的温度为1400～1650℃，在此温度范围内，氯气可以对反应腔室内部环境进行刻蚀，从而达到净化腔体的目的。
参见图1，步骤S2中，在净化处理后的反应腔室内壁上生长碳化硅保护层，因为氯气在高温下的腐蚀性比较强，经过氯气净化后的反应腔室内壁会有部分裸露出来，为防止裸露区域对碳化硅外延结构生长造成影响，需在反应腔室内壁生长一层碳化硅保护层，其中，碳化硅保护层可以为非故意掺杂的征碳化硅。碳化硅保护层的厚度大于或等于5微米，例如碳化硅保护层的厚度可选择5微米。
参见图1和图2，步骤S3，反应腔室处理完毕后，将碳化硅衬底1放入反应腔室内，并对碳化硅衬底1进行原位刻蚀，即先将反应腔室的温度加热至原位刻蚀的温度，通入氢气，对碳化硅衬底1进行原位刻蚀。其中，碳化硅衬底1是经RCA标准清洗工艺清洗之后的衬底，氢气对碳化硅衬底1原位刻蚀的温度为1600～1650℃，刻蚀时间不超过15分钟。
参见图1和图2，步骤S4在碳化硅衬底1上生长碳化硅缓冲层2是以三氯甲烷(SiHCl3)为硅烷、乙烯(C2H4)为碳源、氮气为N型掺杂剂，按照碳化硅缓冲层2的生长比例调节三种生长源的比例，生长一定厚度的缓冲层2。在一些实施例中，生长过程中还可通入一定比例的氯化氢气体，可起到清洁的作用，减少衬底对碳化硅外延层的污染。
参见图1和图2，步骤S5，在碳化硅缓冲层2上生长N型碳化硅外延层3，将反应室的温度调节至碳化硅外延层的生长温度1500～1700℃，然后调节生长气体之间的比例至N型碳化硅外延层3的生长比例，生长一定厚度的N型碳化硅外延层3。
参见图1和图2，步骤S6在N型碳化硅外延层3上生长P型碳化硅外延层4，停止N型掺杂剂氮气的通入，同时通入P型掺杂剂三甲基铝，调节三氯甲烷、乙烯及三甲基铝之间的比例至P型碳化硅外延层的生长比例生长一定厚度的P型碳化硅外延层4。
碳化硅外延结构生长结束后，需要对反应腔室进行降温处理，例如外延生长结束后，关闭生长源和掺杂源，继续向反应腔室内通入氢气，使反应腔室和外延片在氢气流中冷却，直至外延片降到800℃以下，再次对反应腔室抽真空，然后向反应腔室内通入氩气，直至反应腔室内气压升到1个大气压，切断反应源和电源开始自然冷却至室温后就可打开反应腔室，将外延片取出。
参见图1和图2，碳化硅外延结构的制备方法示例如下：首先将反应腔室升温至1400～1650℃，例如1500℃，向反应腔室内通入氩气和氯气的混合气，其中，氯气的浓度占比为5％，混合气体的通气流量大于或等于20升/分钟，刻蚀时间大于或等于10分钟，例如10分钟；然后停止氩气和氯气的通入，同时向反应腔内通入三氯甲烷和乙烯，生长碳化硅保护层，直至碳化硅保护层的厚度达到5微米及以上；然后将经RAC标准清洗工艺清洗后的碳化硅衬底1放入反应腔室内，将反应室的真空抽至5×10-4KPa以下，向反应室内通入氩气，使反应室的真空度维持在100～500mbar，例如反应腔室的真空度可为100mbar或者300mbar或者500mbar等，同时调节反应腔室的温度至1600～1650℃，例如1600℃；通入氢气，同时关闭氩气，在1600～1650℃的温度下用氢气对碳化硅衬底1进行原位刻蚀，刻蚀时间小于或等于15分钟，例如刻蚀10分钟；然后打开生长源气体三氯甲烷、氯化氢、乙烯、氮气的开关，按照一定的配比通入反应室，生长碳化硅缓冲层2，其中碳化硅缓冲层2的生长时间小于或等于15分钟，具体生长时间根据碳化硅缓冲层2的厚度来确定；调节反应室的温度至1500～1700℃，例如调节反应室的温度至1600℃，同时根据N型碳化硅外延层3生长的工艺调节生长源气体三氯甲烷、氯化氢、乙烯、氮气之间的比例，生长碳化硅外延层3直至达到所要求的厚度；N型碳化硅外延层3生长结束，关闭N型掺杂剂氮气，同时通入P型掺杂剂三甲基铝，调节生长源气体三氯甲烷、氯化氢、乙烯、三甲基铝之间的比例生长P型碳化硅外延层4直至达到所要求的厚度；然后关闭RF高频线圈感应加热器，保持氢气继续通入进行冷却，直至降温至800℃；然后关闭氢气，通入氩气，直至反应腔室内气压升到1个大气压，切断反应源和电源开始自然冷却至室温后就可打开反应腔室，将外延片取出。
本发明第二方面还提供一种用于上述碳化硅外延结构制备方法的半导体设备，在半导体设备的进气装置中增加一路刻蚀气体的进气管道。
综上所述，本发明提供一种碳化硅外延结构的制备方法，本发明通过对反应腔室净化处理以及非故意掺杂碳化硅涂层保护的双重作用，降低反应腔室内残留的P型掺杂剂对碳化硅外延层生长的影响。采用本发明的制备方法，可在同一腔室内完成不同掺杂类型外延层的生长，实现不同掺杂外延层的连续生长，降低碳化硅外延结构的表面缺陷，提高碳化硅器件的良率。所以，本发明有效克服了现有技术中的一些实际问题从而有很高的利用价值和使用意义。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种碳化硅外延结构的制备方法，其特征在于，至少包括以下步骤：
对反应腔室进行净化处理；
在净化处理之后的所述反应腔室内壁生长碳化硅保护层；
将碳化硅衬底放入所述反应腔室内，并对所述碳化硅衬底进行原位刻蚀；
在刻蚀后的所述碳化硅衬底上生长碳化硅缓冲层；
在所述碳化硅缓冲层上生长N型碳化硅外延层；
在所述N型碳化硅外延层上生长P型碳化硅外延层。
2.根据权利要求1所述的碳化硅外延结构的制备方法，其特征在于，当对反应腔室进行净化处理时，向所述反应腔室内通入刻蚀气体，刻蚀所述反应腔室的内部环境。
3.根据权利要求2所述的碳化硅外延结构的制备方法，其特征在于，所述刻蚀气体为氯气或者氯气和氩气的混合气。
4.根据权利要求3所述的碳化硅外延结构的制备方法，其特征在于，所述氯气和氩气的混合气中氯气的浓度占比大于5％。
5.根据权利要求3所述的碳化硅外延结构的制备方法，其特征在于，向所述反应腔室通入的刻蚀气体的流量大于或等于20升/分钟，刻蚀时间大于或等于10分钟。
6.根据权利要求3所述的碳化硅外延结构的制备方法，其特征在于，所述净化处理的温度为1400～1650℃。
7.根据权利要求1所述的碳化硅外延结构的制备方法，其特征在于，所述碳化硅保护层的厚度大于或等于5微米。
8.根据权利要求1所述的碳化硅外延结构的制备方法，其特征在于，所述N型碳化硅外延层的掺杂剂为氮气。
9.根据权利要求1所述的碳化硅外延结构的制备方法，其特征在于，所述P型碳化硅外延层的掺杂剂为三甲基铝。
10.一种用于权利要求1至9任一所述制备方法的半导体设备，其特征在于，所述半导体设备的反应腔室的进气装置中包括所述净化处理的进气管道。
CN202110042524.7A 2021-01-13 2021-01-13 一种碳化硅外延结构的制备方法及半导体设备 Active CN112885709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110042524.7A CN112885709B (zh) 2021-01-13 2021-01-13 一种碳化硅外延结构的制备方法及半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110042524.7A CN112885709B (zh) 2021-01-13 2021-01-13 一种碳化硅外延结构的制备方法及半导体设备

Publications (2)

Publication Number Publication Date
CN112885709A true CN112885709A (zh) 2021-06-01
CN112885709B CN112885709B (zh) 2024-03-22

Family

ID=76045396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110042524.7A Active CN112885709B (zh) 2021-01-13 2021-01-13 一种碳化硅外延结构的制备方法及半导体设备

Country Status (1)

Country Link
CN (1) CN112885709B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114892147A (zh) * 2022-07-13 2022-08-12 芯三代半导体科技(苏州)有限公司 一种碳化硅沉积设备的石墨部件的修复方法
CN117153671A (zh) * 2023-10-31 2023-12-01 希科半导体科技(苏州)有限公司 碳化硅衬底的外延生长方法以及碳化硅外延片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1473353A (zh) * 2001-08-30 2004-02-04 ��ʽ���綫֥ 半导体制造装置的净化方法和半导体器件的制造方法
US20050279997A1 (en) * 2004-06-17 2005-12-22 Samsung Electronics Co., Ltd. Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
US20060115933A1 (en) * 2004-12-01 2006-06-01 Applied Materials, Inc. Use of CL2 and/or HCL during silicon epitaxial film formation
CN102044474A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法
CN102456568A (zh) * 2011-09-29 2012-05-16 上海华力微电子有限公司 一种淀积掺氮碳化硅薄膜的方法
JP2013046020A (ja) * 2011-08-26 2013-03-04 Taiyo Nippon Sanso Corp 炭化珪素成膜装置、及び炭化珪素除去方法
CN105869996A (zh) * 2016-04-25 2016-08-17 全球能源互联网研究院 一种碳化硅外延生长系统及其生长方法
CN106711022A (zh) * 2016-12-26 2017-05-24 中国电子科技集团公司第五十五研究所 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
WO2018108006A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN109841475A (zh) * 2017-11-28 2019-06-04 北京北方华创微电子装备有限公司 预处理方法及晶片处理方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1473353A (zh) * 2001-08-30 2004-02-04 ��ʽ���綫֥ 半导体制造装置的净化方法和半导体器件的制造方法
US20050279997A1 (en) * 2004-06-17 2005-12-22 Samsung Electronics Co., Ltd. Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same
US20060115933A1 (en) * 2004-12-01 2006-06-01 Applied Materials, Inc. Use of CL2 and/or HCL during silicon epitaxial film formation
CN102044474A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法
JP2013046020A (ja) * 2011-08-26 2013-03-04 Taiyo Nippon Sanso Corp 炭化珪素成膜装置、及び炭化珪素除去方法
CN102456568A (zh) * 2011-09-29 2012-05-16 上海华力微电子有限公司 一种淀积掺氮碳化硅薄膜的方法
CN105869996A (zh) * 2016-04-25 2016-08-17 全球能源互联网研究院 一种碳化硅外延生长系统及其生长方法
WO2018108006A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN106711022A (zh) * 2016-12-26 2017-05-24 中国电子科技集团公司第五十五研究所 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN109841475A (zh) * 2017-11-28 2019-06-04 北京北方华创微电子装备有限公司 预处理方法及晶片处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贾护军;杨银堂;柴常春;李跃进;: "4H-SiC在Cl2+Ar混合气体中的ICP刻蚀工艺研究", 真空科学与技术学报, no. 06 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114892147A (zh) * 2022-07-13 2022-08-12 芯三代半导体科技(苏州)有限公司 一种碳化硅沉积设备的石墨部件的修复方法
CN114892147B (zh) * 2022-07-13 2022-10-25 芯三代半导体科技(苏州)有限公司 一种碳化硅沉积设备的石墨部件的修复方法
CN117153671A (zh) * 2023-10-31 2023-12-01 希科半导体科技(苏州)有限公司 碳化硅衬底的外延生长方法以及碳化硅外延片
CN117153671B (zh) * 2023-10-31 2023-12-29 希科半导体科技(苏州)有限公司 碳化硅衬底的外延生长方法以及碳化硅外延片

Also Published As

Publication number Publication date
CN112885709B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
CN106757324B (zh) 一种硅外延片的制造方法
US7651948B2 (en) Pre-cleaning of substrates in epitaxy chambers
US9633840B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
CN113235047B (zh) 一种AlN薄膜的制备方法
CN103820849B (zh) 一种减压生产12寸单晶硅外延片的工艺
JP2018522412A (ja) 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
CN112885709B (zh) 一种碳化硅外延结构的制备方法及半导体设备
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
CN111334781A (zh) 一种氮化铝晶体生长所用的大尺寸复合籽晶及其制备方法
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
KR101926694B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
CN109183146B (zh) 一种利用电感耦合等离子体技术消除单晶金刚石籽晶表面缺陷的方法
CN116259534A (zh) 碳化硅外延方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
CN114899089A (zh) 降低碳化硅外延背景掺杂浓度的方法
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
CN112885708B (zh) 一种碳化硅同质外延材料的制备方法
WO2020131392A1 (en) Method of growing doped group iv materials
CN117448955B (zh) 一种碳化硅外延结构的制备方法
Golecki et al. Epitaxial monocrystalline SiC films grown on Si by low-pressure chemical vapor deposition at 750 C
CN111293037B (zh) 一种P型SiC外延及其生长方法
CN111029245B (zh) 一种SiC外延速率切换的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 315336 buildings 15 and 16, No. 68, Yuhai East Road, Hangzhou Bay New Area, Ningbo, Zhejiang

Applicant after: CLC Semiconductor Co.,Ltd.

Address before: Room 105-1, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336

Applicant before: CLC Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant