CN111029246A - 一种降低SiC外延层中三角形缺陷的方法 - Google Patents

一种降低SiC外延层中三角形缺陷的方法 Download PDF

Info

Publication number
CN111029246A
CN111029246A CN201911247203.XA CN201911247203A CN111029246A CN 111029246 A CN111029246 A CN 111029246A CN 201911247203 A CN201911247203 A CN 201911247203A CN 111029246 A CN111029246 A CN 111029246A
Authority
CN
China
Prior art keywords
reaction chamber
source
hydrogen
temperature
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911247203.XA
Other languages
English (en)
Other versions
CN111029246B (zh
Inventor
李赟
李忠辉
赵志飞
王翼
周平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201911247203.XA priority Critical patent/CN111029246B/zh
Publication of CN111029246A publication Critical patent/CN111029246A/zh
Application granted granted Critical
Publication of CN111029246B publication Critical patent/CN111029246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种降低SiC外延层中三角形缺陷的方法。以化学汽相淀积生长技术为基础，通过设计复合缓冲层，首先采用氯基硅源结合低进气端碳硅比生长首层缓冲层降低螺位错转化成三角形的几率，之后在相同生长温度下,采用硅烷生长具有台阶聚束形貌的缓冲层降低三角形缺陷沿<1‑100>方向的扩展，本方法在不改变关键工艺参数的前提下，有效降低SiC外延层中三角形缺陷的密度以及三角形缺陷尺寸，提高了外延片的无缺陷面积。该工艺兼容于常规的SiC外延工艺，具有较高的推广价值。

Description

一种降低SiC外延层中三角形缺陷的方法
技术领域
本发明提出的是一种降低SiC外延层中三角形缺陷的方法，属于半导体材料技术领域。
背景技术
对于高频、大功率和高温功率器件来说，碳化硅（SiC）是一个优秀的材料。对比传统的硅材料，它拥有10倍的击穿场强，3倍的热导率，3倍的禁带宽度。SiC器件的设计结构主要通过同质外延生长的方式来实现。现阶段SiC同质外延生长主要通过化学气相沉积（CVD）的方法在偏轴SiC衬底上进行外延生长。近些年内SiC衬底制备技术发展很快，如高危害结构缺陷微管的密度已经下降至0.1 cm-2以下，但SiC衬底中依旧存在大量的晶体缺陷，比如螺位错（TSD）、刃位错（TED）、基平面位错（BPD）等。偏轴衬底外延生长模式以台阶流生长模式为主导，工艺过程中受到衬底缺陷以及工艺扰动影响，局部台阶流动受限将产生表面形貌缺陷，如胡萝卜缺陷和三角形缺陷等。三角形缺陷以及胡萝卜缺陷会导致SiC电力电子器件击穿电压下降以及漏电增加这是被业内广泛认知的。其中三角形缺陷危害程度最高，且覆盖面积大，因此降低外延层三角形缺陷密度是业内研究的重点。
三角形缺陷主要成核于衬底螺位错以及衬底表面加工损伤。现阶段商业化衬底表面加工损伤已经具有较好的管控。因此抑制螺位错外延过程中转化成三角形缺陷是降低外延层三角形缺陷密度的主要途径。
在正式外延生长之前，采用氯基硅源作为主要硅源，结合富硅气氛，利用低外延速率生长一层无台阶聚束形貌的缓冲层可以实现降低螺位错成核形成三角形缺陷的几率，在该缓冲层上随后生长的外延层可以延续缓冲层的三角形缺陷密度，但在无台阶聚束形貌缓冲层上生长的外延层中的三角形缺陷一般在 <1-100>方向存在扩散，具有较大的尺寸。而在具有台阶聚束形貌的缓冲层上生长的外延层中的三角形缺陷沿着 <1-100>方向扩展可以有效抑制。采用氯基硅源作为硅源的生长体系同，很难在现有工艺窗口内形成具有台阶聚束形貌的缓冲层，将氯基硅源替换为硅烷后，在相同的生长工艺条件下，尤其是生长温度≥1650℃的条件下，生长的缓冲层表面为有台阶聚束的形貌。
发明内容
本发明的目的在于为了解决以上现有技术的不足，为了在不改变外延关键工艺参数的前提下，降低外延层中三角形缺陷的数量以及三角形缺陷的尺寸，提高外延片的无缺陷面积，本发明提出的是一种降低SiC外延层三角形缺陷的方法，主要采用附图1所示的复合缓冲层的设计，利用无台阶聚束形貌的富硅缓冲层一抑制螺位错成核形成三角形缺陷，同时利用硅烷工艺生长具有台阶聚束形貌的缓冲层二，抑制三角形缺陷的扩展。
技术方案：
一种降低SiC外延层中三角形缺陷的方法，包括以下步骤：
步骤一，选取偏向<11-20>方向4°或者8°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内的石墨基座上；
步骤二，采用氩气对反应室气体进行置换，向反应室通入氢气并逐渐加大氢气流量至60-120L/min，选用氢气或者氩气作为气浮气体推动石墨基座旋转，设置反应室压力为80-200 mbar，将反应室逐渐升温至生长温度，达到生长温度后维持反应室温度5-15分钟，对衬底进行纯氢气刻蚀；
步骤三，刻蚀完成后向反应室通入氯基硅源和碳源，控制硅源和氢气的流量比Si/H2＜0.03%，控制进气端碳硅比C/Si≤0.9，并通入n型掺杂源或者p型掺杂源，生长缓冲层一；
步骤四，保持步骤二中的生长温度、反应室压力、氢气流量，步骤三中的碳源流量以及掺杂源流量不变，将氯基硅源切换为硅烷，但保持Si/H2和C/Si不变，生长缓冲层二；
步骤五，保持步骤四中的生长温度、反应室压力、氢气流量不变，将硅烷切换为氯基硅源，采用常规线性缓变的方式将硅源流量、碳源流量和掺杂源的流量改变至生长外延结构所需的设定值，根据常规工艺程序生长外延结构；
步骤六，在完成外延结构生长之后，关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温，反应室温度达到室温并将氢气排外后，通过氩气对反应室内的气体进行置换，然后用氩气将反应室压力充气至大气压。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，步骤二中反应室逐渐升温至生长温度为1650-1700℃，达到生长温度后维持反应室温度5~15分钟。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，步骤三中氯基硅源包括二氯氢硅、三氯氢硅或四氯氢硅中的任意一种。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，步骤三中碳源包括甲烷、乙烯、乙炔或丙烷中的任意一中。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，步骤三中生长缓冲层一的厚度为0.5-2μm，掺杂浓度为1-5E18cm-3。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤三中n型掺杂源包括氮气、氨气或磷烷中的任意一种。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤三中p型掺杂源包括三甲基铝或者硼烷。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，步骤四中生长缓冲层二的厚度为0.5-2μm，掺杂浓度为1-5E18 cm-3。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，步骤三中碳硅比为进气端生长源中碳原子数和硅原子数量的比例，简写为C/Si。
进一步的，所述的降低SiC外延层中三角形缺陷的方法，步骤四和步骤二采用相同的生长温度1650-1700℃，在该温度窗口下，采用硅烷作为主要硅源生长的缓冲层具有台阶聚束的形貌，而采用氯基硅源作为主要硅源生长缓冲层不具有台阶聚束形貌。
本发明与现有技术相比，其有益效果是：与通常的外延技术相比，本发明在不改变关键工艺参数的前提下，通过复合缓冲层设计，有效降低SiC外延层中三角形缺陷的密度以及三角形缺陷尺寸，提高了外延片的无缺陷面积，且工艺兼容于常规的SiC外延工艺。
附图说明
图1为按照本发明生长出的外延结构示意图；其中1为SiC外延层，2为缓冲层二（硅烷+碳源），3为缓冲层一（氯基硅源+碳源）；4为SiC衬底；
图2为实施例中生长的外延片表面的缺陷扫描结果；
图3为相同外延厚度下三角形缺陷外形对比图；其中（a）为现有技术中常见的三角形缺陷外形，（b）为本发明实施例1中生长外延片上三角形缺陷的外形；
图4为实施例1中缓冲层的表面形貌图，（a）为生长温度1680℃下采用硅烷作为主要硅源生长的缓冲层的台阶聚束表面形貌；（b）为生长温度1680℃下采用氯基硅源作为主要硅源生长的缓冲层的无台阶聚束表面形貌。
具体实施方式
本发明提供了一种降低SiC外延层中三角形缺陷的方法，包括以下步骤：
步骤一，选取偏向<11-20>方向4°或者8°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内的石墨基座上；
步骤二，采用氩气对反应室气体进行置换，向反应室通入氢气并逐渐加大氢气流量至60-120L/min，选用氢气或者氩气作为气浮气体推动石墨基座旋转，设置反应室压力为80-200 mbar，将反应室逐渐升温至生长温度，达到生长温度后维持反应室温度5-15分钟，对衬底进行纯氢气刻蚀；
步骤三，刻蚀完成后向反应室通入氯基硅源和碳源，控制硅源和氢气的流量比Si/H2＜0.03%，控制进气端碳硅比C/Si≤0.9，并通入n型掺杂源或者p型掺杂源，生长缓冲层一；
步骤四，保持步骤二中的生长温度、反应室压力、氢气流量，步骤三中的碳源流量以及P型掺杂源流量不变，将氯基硅源切换为硅烷，但保持Si/H2和C/Si不变，生长缓冲层二；
步骤五，保持步骤四中的生长温度、反应室压力、氢气流量不变，将硅烷切换为氯基硅源，采用常规线性缓变的方式将硅源流量、碳源流量和掺杂源的流量改变至生长外延结构所需的设定值，根据常规工艺程序生长外延结构；
步骤六，在完成外延结构生长之后，关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温，反应室温度达到室温并将氢气排外后，通过氩气对反应室内的气体进行置换，然后用氩气将反应室压力充气至大气压。
下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。
实施例1
本实施例提供一种在SiC化学气相沉积外延系统中一种降低SiC外延层三角形缺陷尺寸的方法，本实施例采用的SiC化学气相沉积外延系统为水平热壁式外延炉，本实施例的方法具体包括以下步骤：
步骤一，选取偏向<11-20>方向4°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内的石墨基座上；
步骤二，采用氩气对反应室气体进行3次置换，向反应室通入氢气（H2），逐渐加大氢气流量至100L/min，选用氢气作为气浮气体推动石墨基座旋转，氢气流量1000 mL/min，设置反应室压力为100 mbar，将反应室逐渐升温至生长温度1680℃，达到生长温度后维持反应室温度5分钟，对衬底进行纯氢气H2刻蚀；
步骤三，刻蚀完成后向反应室通入三氯氢硅和乙烯，控制Si/H2比为0.025%，控制进气端C/Si比为0.8，并通入200 sccm 高纯氮气，时间设定为6分钟，生长厚度0.5 μm，掺杂浓度1E18 cm-3的缓冲层一；
步骤四，保持生长温度1680℃、反应室压力100 mbar、氢气流量100L/min以及高纯氮气流量不变，关闭三氯氢硅并向反应室通入硅烷，控制Si/H2比为0.025%，控制C/Si比为0.8，时间设定为12分钟，生长厚度1 μm，掺杂浓度1E18 cm-3的缓冲层二；
步骤五，保持生长温度1680℃、反应室压力100 mbar、氢气流量100L/min不变，关闭硅烷并向反应室通入三氯氢硅，控制Si/H2比为0.025%，并在30秒内采用线性缓变（ramping）的方式改变三氯氢硅、乙烯以及高纯氮气流量，最终控制SiH4/H2流量比为0.1%，设定进气端C/Si比为1.2，氮气流量10sccm，外延生长时间设定为15分钟；
步骤六，在完成外延结构生长之后，关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温，反应室温度达到室温后将氢气排外后，通过氩气对反应室内的气体进行3次置换，最终用氩气将反应室压力充气至大气压后，开腔取片。
图2是本实施例中外延片的表面缺陷检测结果，三角形缺陷密度≤0.27 cm-2。
图2中具体缺陷统计结果见下表：
Figure DEST_PATH_IMAGE001
图3是相同外延厚度下常见的三角形缺陷外形（a）及本实施例中生长外延片上三角形缺陷的外形（b）。通过检测结果可以看出，采用本专利提供的方法，可以有效抑制三角形缺陷沿着<1-100>方向的扩展，从而降低三角形缺陷尺寸，提高外延片的无缺陷面积。
图4是在本实施例采用的生长温度1680℃下采用硅烷作为主要硅源生长的缓冲层的台阶聚束表面形貌（a）及采用氯基硅源作为主要硅源生长的缓冲层的无台阶聚束表面形貌（b）。可以表明，步骤四和步骤二采用相同的生长温度，在该温度窗口下采用硅烷作为主要硅源生长的缓冲层具有台阶聚束的形貌，而采用氯基硅源作为主要硅源生长缓冲层不具有台阶聚束形貌。
上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上作出各种变化。

Claims (9)

1.一种降低SiC外延层中三角形缺陷的方法，其特征在于，包括以下步骤：
步骤一，选取偏向<11-20>方向4°或者8°的硅面碳化硅衬底，将衬底置于SiC外延设备反应室内的石墨基座上；
步骤二，采用氩气对反应室气体进行置换，向反应室通入氢气并逐渐加大氢气流量至60-120L/min，选用氢气或者氩气作为气浮气体推动石墨基座旋转，设置反应室压力为80-200 mbar，将反应室逐渐升温至生长温度，达到生长温度后维持反应室温度5-15分钟，对衬底进行纯氢气刻蚀；
步骤三，刻蚀完成后向反应室通入氯基硅源和碳源，控制硅源和氢气的流量比Si/H2＜0.03%，控制进气端碳硅比C/Si≤0.9，并通入n型掺杂源或者p型掺杂源，生长缓冲层一；
步骤四，保持步骤二中的生长温度、反应室压力、氢气流量，步骤三中的碳源流量以及掺杂源流量不变，将氯基硅源切换为硅烷，但保持Si/H2和C/Si不变，生长缓冲层二；
步骤五，保持步骤四中的生长温度、反应室压力、氢气流量不变，将硅烷切换为氯基硅源，采用线性缓变的方式将硅源流量、碳源流量和掺杂源的流量改变至生长外延结构所需的设定值，根据常规工艺程序生长外延结构；
步骤六，在完成外延结构生长之后，关闭生长源和掺杂源，在氢气气氛中将反应室温度降温至室温，反应室温度达到室温并将氢气排外后，通过氩气对反应室内的气体进行置换，然后用氩气将反应室压力充气至大气压。
2.根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤二中反应室逐渐升温至生长温度为1650-1700℃，达到生长温度后维持反应室温度5~15分钟。
3.根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤三中氯基硅源包括二氯氢硅、三氯氢硅或四氯氢硅中的任意一种。
4.根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤三中碳源包括甲烷、乙烯、乙炔或丙烷中的任意一中。
5.根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤三中生长缓冲层一的厚度为0.5-2μm，掺杂浓度为1-5E18cm-3。
6.根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤三中n型掺杂源包括氮气、氨气或磷烷中的任意一种。
7.根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤三中p型掺杂源包括三甲基铝或硼烷。
8. 根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤四中生长缓冲层二的厚度为0.5-2μm，掺杂浓度为1-5E18 cm-3。
9.根据权利要求1所述的降低SiC外延层中三角形缺陷的方法，其特征在于，步骤四和步骤二采用相同的生长温度1650-1700℃，在该温度窗口下，采用硅烷作为主要硅源生长的缓冲层具有台阶聚束的形貌，而采用氯基硅源作为主要硅源生长缓冲层不具有台阶聚束形貌。
CN201911247203.XA 2019-12-09 2019-12-09 一种降低SiC外延层中三角形缺陷的方法 Active CN111029246B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911247203.XA CN111029246B (zh) 2019-12-09 2019-12-09 一种降低SiC外延层中三角形缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911247203.XA CN111029246B (zh) 2019-12-09 2019-12-09 一种降低SiC外延层中三角形缺陷的方法

Publications (2)

Publication Number Publication Date
CN111029246A true CN111029246A (zh) 2020-04-17
CN111029246B CN111029246B (zh) 2022-07-29

Family

ID=70204777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911247203.XA Active CN111029246B (zh) 2019-12-09 2019-12-09 一种降低SiC外延层中三角形缺陷的方法

Country Status (1)

Country Link
CN (1) CN111029246B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769034A (zh) * 2020-06-04 2020-10-13 东莞市天域半导体科技有限公司 一种渐变式pn结材料的制备方法
CN112366130A (zh) * 2020-10-09 2021-02-12 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延材料缺陷密度的方法
CN112490117A (zh) * 2020-12-08 2021-03-12 瀚天天成电子科技（厦门）有限公司 一种提高碳化硅外延薄膜生长质量的方法
CN112670165A (zh) * 2020-12-24 2021-04-16 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
CN112701031A (zh) * 2020-12-29 2021-04-23 中国电子科技集团公司第五十五研究所 一种碳化硅外延材料的缓冲层生长方法
CN113122922A (zh) * 2020-06-09 2021-07-16 北京世纪金光半导体有限公司 一种大尺寸碳化硅晶体生长用籽晶
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法
CN115029782A (zh) * 2022-08-10 2022-09-09 芯三代半导体科技(苏州)有限公司 一种碳化硅外延生长方法
CN115584478A (zh) * 2022-09-27 2023-01-10 中国电子科技集团公司第五十五研究所 一种低缺陷密度外延薄膜的制备方法
CN117904719A (zh) * 2024-03-15 2024-04-19 浙江求是半导体设备有限公司 N型SiC外延片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108450A1 (en) * 2004-03-01 2007-05-17 O'loughlin Michael J Reduction of carrot defects in silicon carbide epitaxy
US20110045281A1 (en) * 2009-08-20 2011-02-24 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108450A1 (en) * 2004-03-01 2007-05-17 O'loughlin Michael J Reduction of carrot defects in silicon carbide epitaxy
US20110045281A1 (en) * 2009-08-20 2011-02-24 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial sic
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769034A (zh) * 2020-06-04 2020-10-13 东莞市天域半导体科技有限公司 一种渐变式pn结材料的制备方法
CN113122922A (zh) * 2020-06-09 2021-07-16 北京世纪金光半导体有限公司 一种大尺寸碳化硅晶体生长用籽晶
CN112366130A (zh) * 2020-10-09 2021-02-12 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延材料缺陷密度的方法
CN112366130B (zh) * 2020-10-09 2022-07-29 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延材料缺陷密度的方法
CN112490117B (zh) * 2020-12-08 2021-08-10 瀚天天成电子科技（厦门）有限公司 一种提高碳化硅外延薄膜生长质量的方法
CN112490117A (zh) * 2020-12-08 2021-03-12 瀚天天成电子科技（厦门）有限公司 一种提高碳化硅外延薄膜生长质量的方法
CN112670165A (zh) * 2020-12-24 2021-04-16 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
CN112670165B (zh) * 2020-12-24 2022-11-01 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
CN112701031A (zh) * 2020-12-29 2021-04-23 中国电子科技集团公司第五十五研究所 一种碳化硅外延材料的缓冲层生长方法
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法
CN115029782A (zh) * 2022-08-10 2022-09-09 芯三代半导体科技(苏州)有限公司 一种碳化硅外延生长方法
CN115584478A (zh) * 2022-09-27 2023-01-10 中国电子科技集团公司第五十五研究所 一种低缺陷密度外延薄膜的制备方法
CN117904719A (zh) * 2024-03-15 2024-04-19 浙江求是半导体设备有限公司 N型SiC外延片及其制备方法

Also Published As

Publication number Publication date
CN111029246B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
WO2018108006A1 (zh) 降低碳化硅外延基平面位错密度的方法
CN106757324B (zh) 一种硅外延片的制造方法
CN113235047B (zh) 一种AlN薄膜的制备方法
US10907273B2 (en) Growing epitaxial 3C-SiC on single-crystal silicon
CN108166056A (zh) 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN112366130B (zh) 一种降低碳化硅外延材料缺陷密度的方法
CN112647130B (zh) 一种低压化学气相沉积生长氧化镓薄膜的方法
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
CN110670135B (zh) 一种氮化镓单晶材料及其制备方法
CN112885709B (zh) 一种碳化硅外延结构的制备方法及半导体设备
CN112490117B (zh) 一种提高碳化硅外延薄膜生长质量的方法
CN116613056B (zh) 一种降低碳化硅外延薄膜表面缺陷的方法
CN115074825B (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN116259534A (zh) 碳化硅外延方法
CN116825620A (zh) 一种降低碳化硅外延片表面缺陷的方法
JP4419409B2 (ja) Ｃｖｄエピタキシャル成長方法
CN114068308B (zh) 一种用于硅基mosfet器件的衬底及其制备方法
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
CN113089091A (zh) 氮化硼模板及其制备方法
CN112136203B (zh) SiC外延基板的制造方法
CN111029245B (zh) 一种SiC外延速率切换的方法
CN117448955B (zh) 一种碳化硅外延结构的制备方法
CN111293037B (zh) 一种P型SiC外延及其生长方法
CN114975097B (zh) 一种碳化硅晶体及其制备方法与应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant