CN117904719A - N型SiC外延片及其制备方法 - Google Patents

N型SiC外延片及其制备方法 Download PDF

Info

Publication number
CN117904719A
CN117904719A CN202410296663.6A CN202410296663A CN117904719A CN 117904719 A CN117904719 A CN 117904719A CN 202410296663 A CN202410296663 A CN 202410296663A CN 117904719 A CN117904719 A CN 117904719A
Authority
CN
China
Prior art keywords
buffer layer
reaction chamber
epitaxial wafer
type sic
silicon source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410296663.6A
Other languages
English (en)
Other versions
CN117904719B (zh
Inventor
曹建伟
傅林坚
周文龙
朱亮
刘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Qiushi Semiconductor Equipment Co Ltd
Original Assignee
Zhejiang Qiushi Semiconductor Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Qiushi Semiconductor Equipment Co Ltd filed Critical Zhejiang Qiushi Semiconductor Equipment Co Ltd
Priority to CN202410296663.6A priority Critical patent/CN117904719B/zh
Publication of CN117904719A publication Critical patent/CN117904719A/zh
Application granted granted Critical
Publication of CN117904719B publication Critical patent/CN117904719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种N型SiC外延片及其制备方法。该N型SiC外延片的制备方法,包括以下步骤:将SiC衬底置于外延炉的反应腔室内;先向反应腔室通入硅源气体1s‑30s,然后向反应腔室通入混合气体1s‑30s,循环上述步骤直至形成第一缓冲层,混合气体包括碳源和N2;向反应腔室同时通入硅源气体和混合气体,在第一缓冲层的表面形成第二缓冲层;在第二缓冲层的表面形成外延层并对外延层进行N掺杂,得到N型SiC外延片。该N型SiC外延片的制备方法能够使SiC主要以台阶流动生长模式进行外延生长,很好的避免了三角形缺陷的产生,提高了制得的N型SiC外延片的质量。

Description

N型SiC外延片及其制备方法
技术领域
本发明涉及半导体材料技术领域,特别是涉及一种N型SiC外延片及其制备方法。
背景技术
碳化硅(SiC)具有禁带宽度大、导热性能好、电子饱和漂移速度高以及化学稳定性优等特点,成为制造大功率器件、高频器件、高温器件和抗辐照器件的重要半导体材料。
N型SiC外延片主要通过化学气相沉积(CVD)法在偏轴SiC衬底上外延生长得到。为了提高N型SiC外延片的质量,传统工艺主要通过优化生长前衬底刻蚀工艺,优化缓冲层工艺,例如变温生长、中断生长、调节C/Si比、分阶段横向/纵向生长、甚至生长多层低速缓冲层与中断刻蚀相结合等一系列耗时且复杂工艺;然而这样制得的N型SiC外延片依然存在如三角形缺陷等较多缺陷,严重影响N型SiC外延片的质量。因此,亟需开发一种N型SiC外延片的制备方法来减少N型SiC外延片表面的三角形缺陷,提高N型SiC外延片的质量,以满足不断提高的器件制造工艺,最终提高产品良率,同时降低高质量功率器件的制造成本。
发明内容
基于此,有必要针对上述问题,提供一种N型SiC外延片及其制备方法,该N型SiC外延片的制备方法能够使SiC主要以台阶流动生长模式形成第一缓冲层,很好的避免了三角形缺陷的产生,提高了制得的N型SiC外延片的质量。
本发明公开了一种N型SiC外延片的制备方法,包括以下步骤:
将SiC衬底置于外延炉的反应腔室内;
先向所述反应腔室通入硅源气体1s-30s,然后向所述反应腔室通入混合气体1s-30s,循环上述步骤直至形成第一缓冲层,所述混合气体包括碳源和N2
向所述反应腔室同时通入所述硅源气体和所述混合气体,在所述第一缓冲层的表面形成第二缓冲层;
在所述第二缓冲层的表面形成外延层并对所述外延层进行N掺杂,得到N型SiC外延片。
在一实施方式中,先向所述反应腔室通入硅源气体1s-30s的步骤中,所述硅源气体的流量为50sccm-300sccm。
在一实施方式中,然后向所述反应腔室通入混合气体1s-30s,所述混合气体的流量为15sccm-100sccm,其中,所述碳源的流量为7sccm-40sccm,所述N2的流量为8sccm-60sccm。
在一实施方式中,先向所述反应腔室通入硅源气体1s-30s,然后向所述反应腔室通入混合气体1s-30s,循环上述步骤直至形成第一缓冲层的步骤中,温度为1400℃-1600℃。
在一实施方式中,向所述反应腔室同时通入所述硅源气体和所述混合气体的步骤中,所述硅源气体的流量为50sccm-300sccm,C/Si原子比为0.5-1.5,所述N2的流量为1sccm-300sccm。
在一实施方式中,所述第一缓冲层的厚度为30nm-200nm,N掺杂浓度为5E17cm-3-2E19cm-3之间;
及/或,所述第二缓冲层的厚度为0.8μm-1.0μm,N掺杂浓度为5E17cm-3-2E19cm-3之间。
在一实施方式中,所述第一缓冲层与所述第二缓冲层的总厚度为1μm-1.2μm。
在一实施方式中,在所述第二缓冲层的表面形成外延层并对所述外延层进行N掺杂的步骤包括:向所述反应腔室同时通入所述硅源气体、碳源以及N2,其中,所述硅源气体的流量为100sccm-1000sccm,C/Si原子比为0.5-1.5,所述N2的流量为2sccm-1000sccm,通入时长为10min-25min。
在一实施方式中,所述SiC衬底为偏向[11-20]方向夹角8°以内的N型4H-SiC衬底;所述碳源包括CH4、C2H4或C3H8中的至少一种;所述硅源气体包括SiCl4、SiHCl3、SiH2Cl2、SiH3Cl或SiH4中的至少一种。
一种N型SiC外延片,由如上述的N型SiC外延片的制备方法制备得到。
本发明提供的N型SiC外延片的制备方法中,首先向反应腔室交替通入硅源气体以及碳源与N2的混合气体,使得硅源气体与混合气体中的碳源能够有足够的时间运动到势能最低点,与SiC衬底的台阶和扭折处的原子悬挂成键,使SiC主要以台阶流动生长模式形成第一缓冲层,不仅很好的过滤了来自于SiC衬底的位错,还避免了三角形缺陷的产生;其次,向反应腔室同时通入硅源气体和混合气体,快速的生成第二缓冲层,不仅减少原子的迁移和堆积,降低缺陷的形成,提高了制得的N型SiC外延片的质量,还提升了外延炉的利用效率。
附图说明
为了更清楚地说明本发明实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅是本发明的一些实施例,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明形成第一缓冲层时交替通入硅源气体和混合气体的示意图;
图2为实施例1制得的N型SiC外延片的表面形貌图;
图3为对比例1制得的N型SiC外延片的表面形貌图。
具体实施方式
为了便于理解本发明,下面将对本发明进行更详细的描述。但是,应当理解,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施方式或实施例。相反地,提供这些实施方式或实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式或实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”的可选范围包括两个或两个以上相关所列项目中任一个,也包括相关所列项目的任意的和所有的组合,任意的和所有的组合包括任意的两个相关所列项目、任意的更多个相关所列项目、或者全部相关所列项目的组合。
本发明提供了一种N型SiC外延片的制备方法,包括以下步骤:
S10,将SiC衬底置于外延炉的反应腔室内;
S20,先向反应腔室通入硅源气体1s-30s,然后向反应腔室通入混合气体1s-30s,循环上述步骤直至形成第一缓冲层,混合气体包括碳源和N2
S30,向反应腔室同时通入硅源气体和混合气体,在第一缓冲层的表面形成第二缓冲层;
S40,在第二缓冲层的表面形成外延层并对外延层进行N掺杂,得到N型SiC外延片。
步骤S10中,由于碳化钽(TaC)涂层可以减少副反应物在反应腔室内壁表面沉积,从而很好的避免了副反应物掉落在N型SiC外延片表面,进而减少N型SiC外延片表面颗粒缺陷的产生,因此,在一实施方式中,反应腔室的内壁表面以及石墨基底的表面均层叠设置有碳化钽涂层;另外,由于TaC与SiC的化学结合力差,SiC不容易附着于碳化钽涂层的表面,碳化钽涂层表面SiC和氮化物的沉积物不但质量少,而且疏松、比表面积大,更容易被清洗去除,从而使外延炉更易被清洗。
在一实施方式中,SiC衬底为偏向[11-20]方向夹角8°以内的N型4H-SiC衬底,优选的,SiC衬底为偏向[11-20]方向夹角4°的N型4H-SiC衬底。
应予说明的是,偏向[11-20]方向夹角8°以内是指SiC衬底的表面法线向[11-20]方向偏转的角度在8°以内,相应的,偏向[11-20]方向夹角4°是指SiC衬底的表面法线向[11-20]方向偏转4°。
在一实施方式中,碳源包括CH4、C2H4或C3H8中的至少一种;硅源气体包括SiCl4、SiHCl3、SiH2Cl2、SiH3Cl或SiH4中的至少一种。
步骤S20中,硅源气体与混合气体中的碳源能够有足够的时间运动到势能最低点,与SiC衬底的台阶和扭折处的原子悬挂成键,使SiC主要以台阶流动生长模式形成第一缓冲层,不仅很好的过滤了来自于SiC衬底的位错,还避免了三角形缺陷的产生。
应予说明的是,如图1所示,硅源气体与混合气体不同时通入反应腔室。
向反应腔室通入硅源气体的步骤与向反应腔室通入混合气体的步骤之间可以存在时间间隔,也可以不存在时间间隔;可以理解的,当两步骤之间存在时间间隔时,当硅源气体停止通入后,等待一段时间,例如1s-10s,再通入混合气体,当混合气体停止通入后,等待一段时间,例如1s-5s,再通入硅源气体;当两步骤之间不存在时间间隔时,当硅源气体停止通入后,立刻向反应腔室内通入混合气体,当混合气体停止通入后,立刻向反应腔室内通入硅源气体。
在一实施方式中,先向反应腔室通入硅源气体的步骤中,硅源气体的通入时间优选为1s-10s,包括但不限于1s、2s、3s、3s、4s、5s、6s、7s、8s、9s或10s;硅源气体的流量为50sccm-300sccm,包括但不限于50sccm、100sccm、150sccm、200sccm、250sccm或300sccm;
在一实施方式中,然后向反应腔室通入混合气体的步骤中,通入时间优选为1s-5s,包括但不限于1s、2s、3s、3s、4s或5s;混合气体的流量为15sccm-100sccm,包括但不限于15sccm、30sccm、45sccm、60sccm、75sccm、90sccm或100sccm,其中,碳源的流量为7sccm-40sccm,包括但不限于7sccm、10sccm、20sccm、30sccm或40sccm;N2的流量为8sccm-60sccm,包括但不限于8sccm、10sccm、20sccm、30sccm、40sccm、50sccm或60sccm。
可以理解的,循环的次数取决于第一缓冲层生长速率以及第一缓冲层的厚度,包括但不限于5次、10次、20次、30次、40次、50次或60次。
为了在有效过滤来源于SiC衬底缺陷的同时,进一步提高N型SiC外延片的耐压性能,在一实施方式中,第一缓冲层的厚度为30nm-200nm,包括但不限于30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、150nm、160nm、170nm、180nm、190nm或200nm;N掺杂浓度为5E17cm-3-2E19cm-3
在一实施方式中,先向反应腔室通入硅源气体1s-30s,然后向反应腔室通入混合气体1s-30s,循环上述步骤直至形成第一缓冲层的步骤中,温度为1400℃-1600℃,包括但不限于1400℃、1450℃、1500℃、1550℃或1600℃;生长压力为50mbar-150mbar,包括但不限于50mbar、60mbar、70mbar、80mbar、90mbar、100mbar、110mbar、120mbar、130mbar、140mbar或150mbar。
为了去除SiC衬底表面的划痕、生长坑等缺陷,提高外延生长质量,在石墨基座表面形成第一缓冲层的步骤之前,对SiC衬底进行原位刻蚀;在一实施方式中,对SiC衬底进行原位刻蚀的步骤包括:升高外延炉反应腔室内的温度至1400℃-1600℃,通入H2和HCl对SiC衬底进行原位刻蚀。
步骤S30中,向反应腔室同时通入硅源气体和混合气体,快速的生成第二缓冲层,不仅减少原子的迁移和堆积,降低缺陷的形成,提高了制得的N型SiC外延片的质量,还提升了外延炉的利用效率。
在一实施方式中,向反应腔室同时通入硅源气体和混合气体的步骤中,硅源气体的流量为50sccm-300sccm,C/Si原子比为0.5-1.5,N2的流量为1sccm-300sccm。
在一实施方式中,向反应腔室同时通入硅源气体和混合气体的步骤中,温度为1400℃-1600℃,包括但不限于1400℃、1450℃、1500℃、1550℃或1600℃;生长压力为50mbar-150mbar,包括但不限于50mbar、60mbar、70mbar、80mbar、90mbar、100mbar、110mbar、120mbar、130mbar、140mbar或150mbar。
可以理解的,通入硅源气体、碳源与N2的时间取决于第二缓冲层生长速率以及第二缓冲层的厚度,在一实施方式中,通入硅源气体、碳源与N2的时间为1min-15min,包括但不限于1min、5min、10min或15min。
在一实施方式中,向反应腔室同时通入硅源气体和混合气体的步骤中,第二缓冲层的厚度为0.8μm-1.0μm,包括但不限于0.8μm、0.85μm、0.9μm、0.95μm或1.0μm;N掺杂浓度为5E17cm-3-2E19cm-3
为了有效过滤来源于衬底的缺陷,同时使N型SiC具有优异的耐压性能,在一实施方式中,第一缓冲层与第二缓冲层的总厚度为1μm-1.2μm。
步骤S40中,对于在第二缓冲层的表面形成外延层并对外延层进行N掺杂的步骤不做限制,按照常规流程即可。
在一实施方式中,在第二缓冲层的表面形成外延层并对外延层进行N掺杂的步骤包括:向反应腔室同时通入硅源气体、碳源以及N2,在第二缓冲层的表面形成外延层,其中,硅源气体的流量为100sccm-1000sccm,C/Si原子比为0.5-1.5,N2的流量为2sccm-1000sccm,通入时长为10min-35min。
在一实施方式中,在第二缓冲层的表面形成外延层并对外延层进行N掺杂的步骤中,温度为1550℃-1650℃,生长压力为90mbar-110mbar。
在一实施方式中,外延层的厚度为5μm-50μm,N掺杂浓度为1E15cm-3-2E18cm-3之间。
本发明提供的N型SiC外延片的制备方法有效的减少了N型SiC外延片中三角形等缺陷,有效的提高了制得的N型SiC外延片的质量。
本发明还提供了一种N型SiC外延片,由如上述的N型SiC外延片的制备方法制备得到。
采用上述N型SiC外延片的制备方法制备得到N型SiC外延片质量优异,三角形缺陷少于0.5个/cm2
以下,将通过以下具体实施例对N型SiC外延片及其制备方法做进一步的说明。
实施例1
选取偏向[11-20]方向夹角4°的N型4H-SiC衬底,将其放置于外延炉反应腔室内的石墨基座上,石墨基座的表面设置有碳化钽涂层。
升高外延炉反应腔室内的温度至1500℃,通入H2和HCl对4H-SiC衬底进行原位刻蚀。原位刻蚀结束后,将反应腔室内的温度升高到1500℃,先以50sccm的流量向反应腔室通入SiHCl3气体2s,再以30sccm的流量向反应腔室通入C3H8与N2的混合气体1s,C3H8流量为14.5sccm,N2流量为15.5sccm,循环上述步骤30次直至形成厚度为50nm的第一缓冲层,N掺杂浓度1.2E18cm-3
向反应腔室同时通入SiHCl3、C3H8与N2,SiHCl3的流量为100sccm,C/Si原子比1.2,N2流量为120sccm,通气时长为680s,形成厚度为950nm的第二缓冲层,N掺杂浓度1E18cm-3
将反应腔室内的温度控制在1600℃,生长压力100mbar,同时通入SiHCl3、C3H8与N2进行外延生长,SiHCl3的流量为340sccm,C/Si原子比1.2,N2的流量为5sccm,通气时长为2000s,得到N型SiC外延片,外延层的厚度为10μm,N掺杂浓度1E16cm-3
关闭射频加热线圈,通入H2使反应腔室快速降温,打开反应室取出得到N型SiC外延片。
对比例1
对比例1参照实施例1进行,不同之处在于,将形成第一缓冲层与第二缓冲层的步骤替换为:向反应腔室同时通入SiHCl3、C3H8以及N2,SiHCl3的流量为100sccm,C/Si原子比1.2,N2流量为120sccm,通气时长为720s,形成厚度为1000nm的缓冲层,N掺杂浓度1E18cm-3
对比例2
对比例2参照实施例1进行,不同之处在于,交换第一缓冲层与第二缓冲层的位置。
测试例1
检测统计实施例1,对比例1-对比例2制得的N型SiC外延片的表面缺陷,实施例1制得的N型SiC外延片的表面形貌图如图2所示,对比例1制得的N型SiC外延片的表面形貌图如图3所示,经过E3500 SiC缺陷检测设备扫描统计表面缺陷,结果如表1所示。
表1
实施例2
实施例2参照实施例1进行,不同之处在于,在制备第一缓冲层的步骤中,先以50sccm的流量向反应腔室通入硅源气体1s,再以16sccm的流量向反应腔室通入C3H8与N2的混合气体1s,混合气体中,C3H8流量为7.5sccm,N2流量为8.5sccm,循环45次直至第一缓冲层的厚度为50nm,掺杂浓度为1.2E18cm-3
实施例3
实施例3参照实施例1进行,不同之处在于,在制备第一缓冲层的步骤中,先以50sccm的流量向反应腔室通入硅源气体10s,再以30sccm的流量向反应腔室通入C3H8与N2的混合气体5s,混合气体中,C3H8流量为14.5sccm,N2流量为15.5sccm,循环10次直至第一缓冲层的厚度为50nm,掺杂浓度为1.2E18cm-3
实施例4
实施例4参照实施例1进行,不同之处在于,在制备第一缓冲层的步骤中,循环15次直至第一缓冲层的厚度为25nm。
实施例5
实施例5参照实施例1进行,不同之处在于,在制备第一缓冲层的步骤中,循环60次直至第一缓冲层的厚度为100nm。
实施例6
实施例6参照实施例1进行,不同之处在于,在制备第二缓冲层的步骤中,SiHCl3的流量为100sccm,C/Si原子比0.8,N2的流量为46sccm,第二缓冲层的厚度为1000nm,掺杂浓度为1E18cm-3
实施例7
实施例7参照实施例1进行,不同之处在于,在制备第二缓冲层的步骤中,SiHCl3的流量为680sccm,C/Si原子比0.8,N2的流量为238sccm,第二缓冲层的厚度为1000nm,掺杂浓度为1E18cm-3
测试例2
检测统计实施例2-实施例7制得的N型SiC外延片的表面缺陷,测试例2参照测试例1进行,测试结果如表2所示。
表2
上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种N型SiC外延片的制备方法,其特征在于,包括以下步骤:
将SiC衬底置于外延炉的反应腔室内;
先向所述反应腔室通入硅源气体1s-30s,然后向所述反应腔室通入混合气体1s-30s,循环上述步骤直至形成第一缓冲层,所述混合气体包括碳源和N2
向所述反应腔室同时通入所述硅源气体和所述混合气体,在所述第一缓冲层的表面形成第二缓冲层;
在所述第二缓冲层的表面形成外延层并对所述外延层进行N掺杂,得到N型SiC外延片。
2.根据权利要求1所述的N型SiC外延片的制备方法,其特征在于,先向所述反应腔室通入硅源气体1s-30s的步骤中,所述硅源气体的流量为50sccm-300sccm。
3.根据权利要求1所述的N型SiC外延片的制备方法,其特征在于,然后向所述反应腔室通入混合气体1s-30s的步骤中,所述混合气体的流量为15sccm-100sccm,其中,所述碳源的流量为7sccm-40sccm,所述N2的流量为8sccm-60sccm。
4.根据权利要求1所述的N型SiC外延片的制备方法,其特征在于,先向所述反应腔室通入硅源气体1s-30s,然后向所述反应腔室通入混合气体1s-30s,循环上述步骤直至形成第一缓冲层的步骤中,温度为1400℃-1600℃。
5.根据权利要求1所述的N型SiC外延片的制备方法,其特征在于,向所述反应腔室同时通入所述硅源气体和所述混合气体的步骤中,所述硅源气体的流量为50sccm-300sccm,C/Si原子比为0.5-1.5,所述N2的流量为1sccm-300sccm。
6.根据权利要求1至权利要求5任一项所述的N型SiC外延片的制备方法,其特征在于,所述第一缓冲层的厚度为30nm-200nm,N掺杂浓度为5E17cm-3-2E19cm-3之间;
及/或,所述第二缓冲层的厚度为0.8μm-1.0μm,N掺杂浓度为5E17cm-3-2E19cm-3之间。
7.根据权利要求1至权利要求5任一项所述的N型SiC外延片的制备方法,其特征在于,所述第一缓冲层与所述第二缓冲层的总厚度为1μm-1.2μm。
8.根据权利要求1至权利要求5任一项所述的N型SiC外延片的制备方法,其特征在于,在所述第二缓冲层的表面形成外延层并对所述外延层进行N掺杂的步骤包括:向所述反应腔室同时通入所述硅源气体、碳源以及N2,其中,所述硅源气体的流量为100sccm-1000sccm,C/Si原子比为0.5-1.5,所述N2的流量为2sccm-1000sccm,通入时长为10min-25min。
9.根据权利要求1至权利要求5任一项所述的N型SiC外延片的制备方法,其特征在于,所述SiC衬底为偏向[11-20]方向夹角8°以内的N型4H-SiC衬底;所述碳源包括CH4、C2H4或C3H8中的至少一种;所述硅源气体包括SiCl4、SiHCl3、SiH2Cl2、SiH3Cl或SiH4中的至少一种。
10.一种N型SiC外延片,其特征在于,由如权利要求1至权利要求9任一项所述的N型SiC外延片的制备方法制备得到。
CN202410296663.6A 2024-03-15 2024-03-15 N型SiC外延片及其制备方法 Active CN117904719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410296663.6A CN117904719B (zh) 2024-03-15 2024-03-15 N型SiC外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410296663.6A CN117904719B (zh) 2024-03-15 2024-03-15 N型SiC外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN117904719A true CN117904719A (zh) 2024-04-19
CN117904719B CN117904719B (zh) 2024-07-30

Family

ID=90692646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410296663.6A Active CN117904719B (zh) 2024-03-15 2024-03-15 N型SiC外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN117904719B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463978A (en) * 1993-01-25 1995-11-07 Ohio Aerospace Institute Compound semiconductor and controlled doping thereof
US20070169687A1 (en) * 2006-01-26 2007-07-26 Caracal, Inc. Silicon carbide formation by alternating pulses
US20090093094A1 (en) * 2007-10-05 2009-04-09 Zhiyuan Ye Selective Formation of Silicon Carbon Epitaxial Layer
US20110042685A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis
CN103695999A (zh) * 2013-12-02 2014-04-02 中国电子科技集团公司第五十五研究所 一种交替供源制备的氮化物单晶薄膜及方法
CN110246890A (zh) * 2019-06-14 2019-09-17 大连芯冠科技有限公司 Hemt器件的外延结构
CN111029246A (zh) * 2019-12-09 2020-04-17 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法
US20200263295A1 (en) * 2019-02-15 2020-08-20 Tokyo Electron Limited Film forming method, method for cleaning processing chamber for film formation, and film forming apparatus
CN115074825A (zh) * 2022-06-10 2022-09-20 厦门紫硅半导体科技有限公司 碳化硅外延结构、脉冲式生长方法及其应用
US20230145614A1 (en) * 2021-11-08 2023-05-11 Nuflare Technology, Inc. Vapor phase growth method and vapor phase growth apparatus
CN116246945A (zh) * 2023-03-27 2023-06-09 北京智慧能源研究院 一种改善表面形貌的SiC衬底预处理方法
CN117577515A (zh) * 2023-10-08 2024-02-20 芯三代半导体科技(苏州)有限公司 一种碳化硅外延生长方法
CN117672815A (zh) * 2023-11-29 2024-03-08 中环领先半导体科技股份有限公司 一种SiC外延片及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463978A (en) * 1993-01-25 1995-11-07 Ohio Aerospace Institute Compound semiconductor and controlled doping thereof
US20070169687A1 (en) * 2006-01-26 2007-07-26 Caracal, Inc. Silicon carbide formation by alternating pulses
US20090093094A1 (en) * 2007-10-05 2009-04-09 Zhiyuan Ye Selective Formation of Silicon Carbon Epitaxial Layer
US20110042685A1 (en) * 2009-08-18 2011-02-24 Qs Semiconductor Australia Pty Ltd Substrates and methods of fabricating epitaxial silicon carbide structures with sequential emphasis
CN103695999A (zh) * 2013-12-02 2014-04-02 中国电子科技集团公司第五十五研究所 一种交替供源制备的氮化物单晶薄膜及方法
US20200263295A1 (en) * 2019-02-15 2020-08-20 Tokyo Electron Limited Film forming method, method for cleaning processing chamber for film formation, and film forming apparatus
CN110246890A (zh) * 2019-06-14 2019-09-17 大连芯冠科技有限公司 Hemt器件的外延结构
CN111029246A (zh) * 2019-12-09 2020-04-17 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法
US20230145614A1 (en) * 2021-11-08 2023-05-11 Nuflare Technology, Inc. Vapor phase growth method and vapor phase growth apparatus
CN115074825A (zh) * 2022-06-10 2022-09-20 厦门紫硅半导体科技有限公司 碳化硅外延结构、脉冲式生长方法及其应用
CN116246945A (zh) * 2023-03-27 2023-06-09 北京智慧能源研究院 一种改善表面形貌的SiC衬底预处理方法
CN117577515A (zh) * 2023-10-08 2024-02-20 芯三代半导体科技(苏州)有限公司 一种碳化硅外延生长方法
CN117672815A (zh) * 2023-11-29 2024-03-08 中环领先半导体科技股份有限公司 一种SiC外延片及其制备方法

Also Published As

Publication number Publication date
CN117904719B (zh) 2024-07-30

Similar Documents

Publication Publication Date Title
KR101027485B1 (ko) 반도체 박막 증착을 위한 개선된 공정
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
CN1828836B (zh) 外延半导体衬底的制造方法和半导体器件的制造方法
CN102157359B (zh) 6英寸powermos管外延层的制造方法
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP2002057109A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
CN1926266A (zh) 减少碳化硅外延中的胡萝卜缺陷
CN102376749A (zh) 硅晶片及其制造方法
JP7290135B2 (ja) 半導体基板の製造方法及びsoiウェーハの製造方法
WO2018211737A1 (ja) SiCエピタキシャルウエハおよびその製造方法
JP7259615B2 (ja) ヘテロエピタキシャルウェーハの製造方法
CN117904719B (zh) N型SiC外延片及其制备方法
CN117672815A (zh) 一种SiC外延片及其制备方法
JP4283478B2 (ja) 電子素子基板上へのSiC単結晶の成長方法
JP2009176784A (ja) 薄膜エピタキシャルウェーハの製造方法
CN114032616B (zh) 非平衡条件下化学势调控生长单体的SiC台阶流低速生长方法
JP2003209059A (ja) エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
US8546249B2 (en) Selective growth of polycrystalline silicon-containing semiconductor material on a silicon-containing semiconductor surface
JPWO2002099890A1 (ja) 半導体層及びその形成方法、並びに半導体装置及びその製造方法
WO2011145279A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP2004363510A (ja) 半導体基板の製造方法
CN112136203B (zh) SiC外延基板的制造方法
JP2022067844A (ja) 炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法
CN118326505A (zh) P型SiC材料及其制备方法
US12027589B2 (en) Semiconductor device including graphene and method of manufacturing the semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant