CN112366130A - 一种降低碳化硅外延材料缺陷密度的方法 - Google Patents

一种降低碳化硅外延材料缺陷密度的方法 Download PDF

Info

Publication number
CN112366130A
CN112366130A CN202011071755.2A CN202011071755A CN112366130A CN 112366130 A CN112366130 A CN 112366130A CN 202011071755 A CN202011071755 A CN 202011071755A CN 112366130 A CN112366130 A CN 112366130A
Authority
CN
China
Prior art keywords
source
reaction chamber
buffer layer
silicon carbide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011071755.2A
Other languages
English (en)
Other versions
CN112366130B (zh
Inventor
王翼
李赟
赵志飞
周平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202011071755.2A priority Critical patent/CN112366130B/zh
Publication of CN112366130A publication Critical patent/CN112366130A/zh
Application granted granted Critical
Publication of CN112366130B publication Critical patent/CN112366130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种降低碳化硅外延材料缺陷密度的方法，首先采用较低的速度生长缓冲层，然后将其生长速率增大到接近外延层的生长速率，其中增速过程分为三段：第一阶段增速，刻蚀和第二阶段增速。一方面通过缓冲层速率的线性变化减小外延层和缓冲层之间因生长速率差异较大产生的失配，提高晶体质量，并且去除了外延层的增速过程，使整个外延层的层结构保持一致，减小层结构变化对器件设计的影响；另一方面通过对缓冲层的刻蚀使其形成理想的台阶形貌，有助于后续生长以台阶流模式进行。本发明方法简单易行，且和主流碳化硅外延工艺相兼容，适于工业化生产，具有极大的推广价值。

Description

一种降低碳化硅外延材料缺陷密度的方法
技术领域
本发明属于SiC外延技术领域，特别涉及了一种降低碳化硅外延材料缺陷密度的方法。
背景技术
与传统硅材料相比，SiC材料具有高热稳定性、高击穿电场、高热导率和良好的开关特性等优点，是制备高压及大功率器件的理想材料，在现代化电力传输系统，尤其是在智能电网、新型能源、高压直流传输系统等领域起着至关重要的作用。
通过外延生长技术在SiC衬底上生长的SiC外延材料具有较好的表面质量和晶体质量，能够较好地满足器件设计要求。目前CVD技术是制备SiC外延材料的首选技术，该技术得到的SiC外延材料质量较好，且具有很好的重复性。但现有CVD技术得到的SiC外延材料仍存在较多缺陷，如三角形缺陷，颗粒缺陷，点缺陷，划痕，微管等。缺陷的存在会降低器件的性能，甚至导致器件失效，严重影响器件制备的成品率。减少SiC外延材料的缺陷是提高器件制备成品率的关键，需要重点研究。另外，目前常用的CVD工艺为了提高外延层质量，在外延层生长初期采取将生长速率缓慢提高的方法，出现一个不必要的过渡层，过渡层的参数不能满足器件设计要求，需要改善。
发明内容
为了解决上述背景技术提到的技术问题，本发明提出了一种降低碳化硅外延材料缺陷密度的方法。
为了实现上述技术目的，本发明的技术方案为：
一种降低碳化硅外延材料缺陷密度的方法，包括以下步骤：
(1)将SiC衬底放置到化学气相沉积设备的反应室中，并对反应室进行抽真空处理；
(2)将高纯氢气通入反应室，将反应室压强调节至60-110mbar，温度缓慢升高至1600-1680℃，碳源、硅源和掺杂源流量调节至低速生长缓冲层所需流量并设置为排外，待温度稳定后对SiC衬底进行表面处理；
(3)保持反应室温度和压强不变，将碳源、硅源和掺杂源通入反应室中进行低速缓冲层生长；
(4)保持反应室温度和压强不变，将碳源和硅源流量线性增加至生长高速缓冲层所需流量的一半；
(5)将碳源、硅源和掺杂源设置为排外，对缓冲层进行退火处理；
(6)将碳源、硅源和掺杂源通入反应室，并将碳源和硅源流量线性增加至生长高速缓冲层所需的流量；
(7)保持反应室温度和压强不变，进行高速缓冲层的生长；
(8)将碳源、硅源和掺杂源流量设置为生长外延层所需流量，进行外延层生长；
(9)打开反应室取出碳化硅外延材料。
进一步地，在步骤(1)中，所述反应室的真空度需在2×10-3mbar以下。
进一步地，在步骤(2)中，所述表面处理的时间为0.5-5min。
进一步地，在步骤(2)中，辅以碳源气体、硅源气体或者氯化氢进行表面处理。
进一步地，在步骤(3)中，低速缓冲层的生长速率≤0.3μm/min，控制碳源与硅源的流量比的范围为[0.5,0.6]；对于n型掺杂源，掺杂浓度≥1E18cm-3，对于p型掺杂源，掺杂浓度≤1E14cm-3。
进一步地，在步骤(7)中，高速缓冲层的生长速率≥0.8μm/min，控制碳源与硅源的流量比的范围为[0.8,1.1]。
进一步地，步骤(7)中掺杂浓度低于步骤(3)中掺杂浓度；步骤(7)中掺杂浓度高于步骤(8)中掺杂浓度，且至少高出2个数量级。
进一步地，步骤(8)中外延层的生长速率以及碳源与硅源的流量比均等于或接近步骤(7)中高速缓冲层的生长以及碳源与硅源的流量比。
进一步地，所述碳源为丙烷或乙烯，硅源为硅烷或三氯氢硅。
进一步地，所述掺杂源分为n型掺杂源和p型掺杂源，n型掺杂源为氮气，p型掺杂源为三甲基铝。
采用上述技术方案带来的有益效果：
与通常使用的CVD生长SiC外延材料的工艺相比，本发明将生长速率的过渡由外延生长阶段提前到缓冲层生长阶段，外延层中不存在过渡层，避免了过渡层对器件设计产生的干扰；另外本发明通过使用生长速率线性变化的缓冲层减少了由于缓冲层到外延层生长速率的突变造成的晶格失配，进而减少了缺陷的形成，同时结合退火工艺，在缓冲层生长阶段促进缺陷的转化，从而抑制缺陷向外延层延伸，降低外延层的缺陷数量。
在本发明中，通过将缓冲层的生长速率由低速线性地调节到高速，避免了生长速率突变造成晶格失配，提高外延层晶体质量；同时通过升速率过程中的退火促进缓冲层的原子重组，提高缓冲层质量，并形成规则的台阶形貌，有助于后续生长以台阶流方式进行。
附图说明
图1为本发明的方法流程图。
具体实施方式
以下将结合附图，对本发明的技术方案进行详细说明。
本发明设计了一种降低碳化硅外延材料缺陷密度的方法，其整体过程如图1所示。
实施例1：在SiC衬底上制备12μm厚n型SiC外延材料(分别用乙烯、三氯氢硅和氮气作碳源、硅源和掺杂源)。
步骤1，将清洗过的SiC衬底放置到SiC化学气相沉积设备的反应室中，并对反应室进行抽真空处理，将真空度抽到2×10-3mbar；
步骤2，将高纯氢气通入反应室，并将反应室压力调节至100mbar，温度缓慢升高至1650℃，乙烯、三氯氢硅和氮气流量分别调节至18sccm、75sccm和250sccm并设置为排空，待温度稳定后保持3min，对SiC衬底进行表面处理；
步骤3，保持反应室温度和压力不变，将乙烯、三氯氢硅和氮气通入反应室中进行低速缓冲层生长，生长时间为3min；
步骤4，保持反应室温度和压力不变，将乙烯和三氯氢硅流量分别线性调节至65sccm和150sccm，进行第一阶段增速，增速时间为30s，氮气流量不变；
步骤5，将乙烯、三氯氢硅和氮气均设置为排外，对样品进行退火；
步骤6，将乙烯、三氯氢硅和氮气通入反应室并将乙烯和三氯氢硅流量分别线性调节至130sccm和300sccm，氮气流量不变，进行第二阶段增速，增速时间为30s；
步骤7，保持条件不变进行高速缓冲层生长，时间为0.5min；
步骤8，将氮气流量调节至100sccm进行外延层生长；
步骤9，将反应室温度降到允许打开的温度，将反应室真空度抽到1×10-1mbar，然后通入氩气并将反应室压力升高至一个大气压，关闭氩气，打开反应室取出碳化硅外延材料。
实施例2：在SiC衬底上制备12μm厚p型SiC外延材料(分别用乙烯、三氯氢硅和三甲基铝作碳源、硅源和掺杂源)。
步骤1，将清洗过的SiC衬底放置到SiC化学气相沉积设备的反应室中，并对反应室进行抽真空处理，将真空度抽到2×10-3mbar；
步骤2，将高纯氢气通入反应室，并将反应室压力调节至100mbar，温度缓慢升高至1650℃，乙烯、三氯氢硅和三甲基铝流量分别调节至18sccm、75sccm和10sccm并设置为排空，待温度稳定后保持3min，对SiC衬底进行表面处理；
步骤3，保持反应室温度和压力不变，将乙烯、三氯氢硅和三甲基铝通入反应室中进行低速缓冲层生长，生长时间为3min；
步骤4，保持反应室温度和压力不变，将乙烯和三氯氢硅流量分别线性调节至65sccm和150sccm进行第一阶段增速，增速时间为30s，三甲基铝流量不变；
步骤5，将乙烯、三氯氢硅和三甲基铝均设置为排外，对样品进行退火；
步骤6，将乙烯和三氯氢硅和三甲基铝通入反应室并将乙烯和三氯氢硅流量分别线性调节至130sccm和300sccm，三甲基铝流量不变，进行第二阶段增速，增速时间为30s；
步骤7，保持条件不变进行高速缓冲层生长，时间为0.5min；
步骤8，将乙烯、三氯氢硅和三甲基铝流量分别调节至135sccm、320sccm和400sccm进行外延层生长；
步骤9，将反应室温度降到允许打开的温度，将反应室真空度抽到1×10-1mbar，然后通入氩气并将反应室压力升高至一个大气压，关闭氩气，打开反应室取出碳化硅外延材料。
实施例3：在SiC衬底上制备12μm厚n型SiC外延材料，使用硅烷辅助进行表面处理(分别用乙烯、三氯氢硅和氮气作碳源、硅源和掺杂源)。
步骤1，将清洗过的SiC衬底放置到SiC化学气相沉积设备的反应室中，并对反应室进行抽真空处理，将真空度抽到2×10-3mbar；
步骤2，将高纯氢气通入反应室，并将反应室压力调节至100mbar，温度缓慢升高至1650℃，乙烯、三氯氢硅、氮气和硅烷流量分别调节至18sccm、75sccm、250sccm和5sccm并设置为排空，待温度稳定后将硅烷通入反应室保持3min，对SiC衬底进行表面处理；
步骤3，保持反应室温度和压力不变，将乙烯、三氯氢硅和氮气通入反应室中进行低速缓冲层生长，生长时间为3min；
步骤4，保持反应室温度和压力不变，将乙烯和三氯氢硅流量分别线性调节至65sccm和150sccm，进行第一阶段增速，增速时间为30s，氮气流量不变；
步骤5，将乙烯、三氯氢硅和氮气均设置为排外，对样品进行退火；
步骤6，将乙烯、三氯氢硅和氮气通入反应室并将乙烯和三氯氢硅流量分别线性调节至130sccm和300sccm，氮气流量不变，进行第二阶段增速，增速时间为30s；
步骤7，保持条件不变进行高速缓冲层生长，时间为0.5min；
步骤8，将氮气流量调节至100sccm进行外延层生长；
步骤9，将反应室温度降到允许打开的温度，将反应室真空度抽到1×10-1mbar，然后通入氩气并将反应室压力升高至一个大气压，关闭氩气，打开反应室取出碳化硅外延材料。
实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (10)

1.一种降低碳化硅外延材料缺陷密度的方法，其特征在于，包括以下步骤：
(1)将SiC衬底放置到化学气相沉积设备的反应室中，并对反应室进行抽真空处理；
(2)将高纯氢气通入反应室，将反应室压强调节至60-110mbar，温度缓慢升高至1600-1680℃，碳源、硅源和掺杂源流量调节至低速生长缓冲层所需流量并设置为排外，待温度稳定后对SiC衬底进行表面处理；
(3)保持反应室温度和压强不变，将碳源、硅源和掺杂源通入反应室中进行低速缓冲层生长；
(4)保持反应室温度和压强不变，将碳源和硅源流量线性增加至生长高速缓冲层所需流量的一半；
(5)将碳源、硅源和掺杂源设置为排外，对缓冲层进行退火处理；
(6)将碳源、硅源和掺杂源通入反应室，并将碳源和硅源流量线性增加至生长高速缓冲层所需的流量；
(7)保持反应室温度和压强不变，进行高速缓冲层的生长；
(8)将碳源、硅源和掺杂源流量设置为生长外延层所需流量，进行外延层生长；
(9)打开反应室取出碳化硅外延材料。
2.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，在步骤(1)中，所述反应室的真空度需在2×10-3mbar以下。
3.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，在步骤(2)中，所述表面处理的时间为0.5-5min。
4.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，在步骤(2)中，辅以碳源气体、硅源气体或者氯化氢进行表面处理。
5.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，在步骤(3)中，低速缓冲层的生长速率≤0.3μm/min，控制碳源与硅源的流量比的范围为[0.5,0.6]；对于n型掺杂源，掺杂浓度≥1E18cm-3，对于p型掺杂源，掺杂浓度≤1E14cm-3。
6.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，在步骤(7)中，高速缓冲层的生长速率≥0.8μm/min，控制碳源与硅源的流量比的范围为[0.8,1.1]。
7.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，步骤(7)中掺杂浓度低于步骤(3)中掺杂浓度；步骤(7)中掺杂浓度高于步骤(8)中掺杂浓度，且至少高出2个数量级。
8.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，步骤(8)中外延层的生长速率以及碳源与硅源的流量比均等于或接近步骤(7)中高速缓冲层的生长以及碳源与硅源的流量比。
9.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，所述碳源为丙烷或乙烯，硅源为硅烷或三氯氢硅。
10.根据权利要求1所述降低碳化硅外延材料缺陷密度的方法，其特征在于，所述掺杂源分为n型掺杂源和p型掺杂源，n型掺杂源为氮气，p型掺杂源为三甲基铝。
CN202011071755.2A 2020-10-09 2020-10-09 一种降低碳化硅外延材料缺陷密度的方法 Active CN112366130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011071755.2A CN112366130B (zh) 2020-10-09 2020-10-09 一种降低碳化硅外延材料缺陷密度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011071755.2A CN112366130B (zh) 2020-10-09 2020-10-09 一种降低碳化硅外延材料缺陷密度的方法

Publications (2)

Publication Number Publication Date
CN112366130A true CN112366130A (zh) 2021-02-12
CN112366130B CN112366130B (zh) 2022-07-29

Family

ID=74507821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011071755.2A Active CN112366130B (zh) 2020-10-09 2020-10-09 一种降低碳化硅外延材料缺陷密度的方法

Country Status (1)

Country Link
CN (1) CN112366130B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法
CN115584478A (zh) * 2022-09-27 2023-01-10 中国电子科技集团公司第五十五研究所 一种低缺陷密度外延薄膜的制备方法
CN117210802A (zh) * 2023-11-08 2023-12-12 合肥晶合集成电路股份有限公司 等离子增强型化学气相沉积方法和装置
CN117587508A (zh) * 2023-11-21 2024-02-23 宁波合盛新材料有限公司 碳化硅衬底上的外延结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
JP2016183087A (ja) * 2015-03-27 2016-10-20 パナソニック株式会社 炭化珪素エピタキシャル基板の製造方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
WO2018108006A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN111029246A (zh) * 2019-12-09 2020-04-17 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016183087A (ja) * 2015-03-27 2016-10-20 パナソニック株式会社 炭化珪素エピタキシャル基板の製造方法
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
WO2018108006A1 (zh) * 2016-12-15 2018-06-21 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN111029246A (zh) * 2019-12-09 2020-04-17 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法
CN115584478A (zh) * 2022-09-27 2023-01-10 中国电子科技集团公司第五十五研究所 一种低缺陷密度外延薄膜的制备方法
CN117210802A (zh) * 2023-11-08 2023-12-12 合肥晶合集成电路股份有限公司 等离子增强型化学气相沉积方法和装置
CN117210802B (zh) * 2023-11-08 2024-07-09 合肥晶合集成电路股份有限公司 等离子增强型化学气相沉积方法和装置
CN117587508A (zh) * 2023-11-21 2024-02-23 宁波合盛新材料有限公司 碳化硅衬底上的外延结构及其形成方法

Also Published As

Publication number Publication date
CN112366130B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN112366130B (zh) 一种降低碳化硅外延材料缺陷密度的方法
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
WO2018108006A1 (zh) 降低碳化硅外延基平面位错密度的方法
CN113235047B (zh) 一种AlN薄膜的制备方法
CN111916341A (zh) 氧化镓薄膜晶体生长方法
CN111334856B (zh) 用等离子体辅助分子束外延以准范德华外延生长高质量ZnO单晶薄膜的方法
JP4700472B2 (ja) 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法
CN112490117B (zh) 一种提高碳化硅外延薄膜生长质量的方法
CN114334609A (zh) 一种提高碳化硅外延材料少数载流子寿命的方法
CN115838971B (zh) 氧化镓薄膜及其制备方法
US5286334A (en) Nonselective germanium deposition by UHV/CVD
CN115332057A (zh) 一种提高氮化硼二维材料结晶质量的外延生长方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN114717657A (zh) 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法
CN112136203B (zh) SiC外延基板的制造方法
CN112053942A (zh) 一种在石墨烯上生长GaN薄膜的方法
CN111293037B (zh) 一种P型SiC外延及其生长方法
CN115584478B (zh) 一种低缺陷密度外延薄膜的制备方法
CN109502575B (zh) 一种化学气相淀积制备大面积石墨烯的方法
CN111029245B (zh) 一种SiC外延速率切换的方法
CN113571404B (zh) 一种β-Ga2O3薄膜的生长方法
CN117737842A (zh) 一种低层错和基平面位错密度碳化硅外延薄膜的制备方法
CN118461125A (zh) 一种石墨烯单晶晶圆的层数控制方法
CN111146078A (zh) 一种AlN薄膜的制备方法
CN116770430A (zh) 一种降低碳化硅同质外延片表面粗糙度的外延方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant