JP2993665B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2993665B2 JP2993665B2 JP63047101A JP4710188A JP2993665B2 JP 2993665 B2 JP2993665 B2 JP 2993665B2 JP 63047101 A JP63047101 A JP 63047101A JP 4710188 A JP4710188 A JP 4710188A JP 2993665 B2 JP2993665 B2 JP 2993665B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- forming
- silicon layer
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線形成方法に関する。本発明の配線形成
方法は、例えば半導体装置におけるゲート電極の形成な
どの微細配線の形成方法等として利用することができ
る。
方法は、例えば半導体装置におけるゲート電極の形成な
どの微細配線の形成方法等として利用することができ
る。
本発明の配線形成方法は、不純物としてリンを0.4〜
2.0wt％含有するシリコン層を580℃以下の温度で形成す
ることにより、微細結晶状のポリシリコンを含む不純物
含有シリコン層を形成し、該シリコン層上に高融点金属
シリコン化合物層を形成することによって、上記シリコ
ン層として凹凸のないものを得、またその上の上記高融
点金属シリコン化合物層も凹凸のないものを得ることに
よって、従来表面凹凸の存在によりもたらされていた諸
問題点を解決したものである。
2.0wt％含有するシリコン層を580℃以下の温度で形成す
ることにより、微細結晶状のポリシリコンを含む不純物
含有シリコン層を形成し、該シリコン層上に高融点金属
シリコン化合物層を形成することによって、上記シリコ
ン層として凹凸のないものを得、またその上の上記高融
点金属シリコン化合物層も凹凸のないものを得ることに
よって、従来表面凹凸の存在によりもたらされていた諸
問題点を解決したものである。
従来より、例えばMOSLSIの製造工程において、ゲート
電極材料として高融点金属のシリコン化合物（シリサイ
ド）を使用することが知られている。例えば、ポリシリ
コン層と上記のようなシリサイド層とを積層して、いわ
ゆるポリサイド層を形成して、ゲート電極とすることが
知られている。
電極材料として高融点金属のシリコン化合物（シリサイ
ド）を使用することが知られている。例えば、ポリシリ
コン層と上記のようなシリサイド層とを積層して、いわ
ゆるポリサイド層を形成して、ゲート電極とすることが
知られている。
一方近年、上記ポリシリコン層（あるいはポリサイド
層）等において、リンをドープしたポリシリコンであ
る、いわゆるＰ−DOPOS（リンドープポリシリコン）を
使用する提案がなされている。
層）等において、リンをドープしたポリシリコンであ
る、いわゆるＰ−DOPOS（リンドープポリシリコン）を
使用する提案がなされている。
このような不純物をドープしたポリシリコンは、各種
の手段で形成することができる。ゲート電極形成の如き
配線形成に用いる場合にあっては、600〜650℃の温度で
形成したIn Situ P−DOPOS、即ちCVD法などでゲート形
成時に同時にリンをドープした形のポリシリコン層とし
てＰ−DOPOSを形成するというものや、PSG拡散Ｐ−DOPO
S、即ちPSG（リンシリケートガラス）から隣接する純ポ
リシリコンにリンを拡散させて得るものや、更にP+イオ
ンを純ポリシリコンシリコンに注入して得るP+イオン注
入Ｐ−DOPOS等が知られている。
の手段で形成することができる。ゲート電極形成の如き
配線形成に用いる場合にあっては、600〜650℃の温度で
形成したIn Situ P−DOPOS、即ちCVD法などでゲート形
成時に同時にリンをドープした形のポリシリコン層とし
てＰ−DOPOSを形成するというものや、PSG拡散Ｐ−DOPO
S、即ちPSG（リンシリケートガラス）から隣接する純ポ
リシリコンにリンを拡散させて得るものや、更にP+イオ
ンを純ポリシリコンシリコンに注入して得るP+イオン注
入Ｐ−DOPOS等が知られている。
ところが上記のようにして得られる従来のＰ−DOPOS
は、いずれもその表面の平坦度（モホロジー）が悪く、
得られたＰ−DOPOS膜にはピンホールやいわゆるグレイ
ンバウンダリーができ易い。従来のＰ−DOPOSは、この
ように表面にどうしても凹凸（アスピリティと称され
る）ができてしまい、電極形成のため等で該Ｐ−DOPOS
の上にタングステンシリサイドＷSix等のシリサイドを
形成すると、シリサイドは下地の該凹凸を反映して、こ
の凹凸を更に大きくした表面の膜になってしまう。
は、いずれもその表面の平坦度（モホロジー）が悪く、
得られたＰ−DOPOS膜にはピンホールやいわゆるグレイ
ンバウンダリーができ易い。従来のＰ−DOPOSは、この
ように表面にどうしても凹凸（アスピリティと称され
る）ができてしまい、電極形成のため等で該Ｐ−DOPOS
の上にタングステンシリサイドＷSix等のシリサイドを
形成すると、シリサイドは下地の該凹凸を反映して、こ
の凹凸を更に大きくした表面の膜になってしまう。
シリサイド形成後、アニール工程などが行われて、熱
処理がなされる場合、かかる熱処理によってタングステ
ンシリサイドWSixが多結晶WSi2になり、Ｐ−DOPOSのグ
レインを更に強調した如きグレインができ、該シリサイ
ド膜表面の凹凸（アスピリティ）が一層増大する。
処理がなされる場合、かかる熱処理によってタングステ
ンシリサイドWSixが多結晶WSi2になり、Ｐ−DOPOSのグ
レインを更に強調した如きグレインができ、該シリサイ
ド膜表面の凹凸（アスピリティ）が一層増大する。
これを酸化した場合は、アスピリティのために、フリ
ーなタングステン（Ｗ）や、タングステンシリサイド
（WSi2）がSiO2中に取り込まれた異常酸化となり、層間
耐圧の低いものとなる。
ーなタングステン（Ｗ）や、タングステンシリサイド
（WSi2）がSiO2中に取り込まれた異常酸化となり、層間
耐圧の低いものとなる。
また、Ｐ−DOPOS形成後、連続して直後にシリサイド
堆積を行わない場合や、プレデポジションを行った場合
には、シリサイド形成前に前処理として、バッファ（緩
衝）フッ酸処理が必要となるが、このとき上記のように
表面に凹凸があると、フッ酸が膜の該グレインバウンダ
リーやピンホールに沿って侵入し、この結果ゲート酸化
膜をもエッチングしてしまうことがあり、このため耐圧
の信頼性を落とすので、現状では薄膜化に限界があり、
例えば一般に1,500Å以下には薄膜化が難しかった。
（なお、本出願人は、これらの問題の解決の一手段とし
て、特願昭62−210712号に係る発明を先に出願してい
る。） 本発明は、上記のような問題点を解決せんとしてなさ
れたもので、本発明の目的とするところは、膜表面の凹
凸の発生を抑制でき、従って耐圧性低下などの問題をも
たらすことなく薄膜化を実現でき、しかもこれらを容易
で短時間の工程で実現することができる配線形成方法を
提供することにある。
堆積を行わない場合や、プレデポジションを行った場合
には、シリサイド形成前に前処理として、バッファ（緩
衝）フッ酸処理が必要となるが、このとき上記のように
表面に凹凸があると、フッ酸が膜の該グレインバウンダ
リーやピンホールに沿って侵入し、この結果ゲート酸化
膜をもエッチングしてしまうことがあり、このため耐圧
の信頼性を落とすので、現状では薄膜化に限界があり、
例えば一般に1,500Å以下には薄膜化が難しかった。
（なお、本出願人は、これらの問題の解決の一手段とし
て、特願昭62−210712号に係る発明を先に出願してい
る。） 本発明は、上記のような問題点を解決せんとしてなさ
れたもので、本発明の目的とするところは、膜表面の凹
凸の発生を抑制でき、従って耐圧性低下などの問題をも
たらすことなく薄膜化を実現でき、しかもこれらを容易
で短時間の工程で実現することができる配線形成方法を
提供することにある。
本発明に係る配線形成方法は、不純物としてリンを0.
4〜2.0wt％含有するシリコン層を580℃以下の温度で、
かつ微細結晶状のポリシリコンが生成するように形成し
て、微細結晶状のポリシリコンを含む不純物含有シリコ
ン層を形成する工程と、該シリコン層上に高融点金属シ
リコン化合物層を形成する工程と、上記シリコン層と高
融点金属シリコン化合物層をパターニングする工程とを
具備し、少なくとも上記高融点金属シリコン化合物層形
成後に熱処理を行うことを特徴とするものであって、本
発明はかかる技術的手段をとることにより、上記目的を
達成するに至ったのである。
4〜2.0wt％含有するシリコン層を580℃以下の温度で、
かつ微細結晶状のポリシリコンが生成するように形成し
て、微細結晶状のポリシリコンを含む不純物含有シリコ
ン層を形成する工程と、該シリコン層上に高融点金属シ
リコン化合物層を形成する工程と、上記シリコン層と高
融点金属シリコン化合物層をパターニングする工程とを
具備し、少なくとも上記高融点金属シリコン化合物層形
成後に熱処理を行うことを特徴とするものであって、本
発明はかかる技術的手段をとることにより、上記目的を
達成するに至ったのである。
本発明の構成について、後記詳述する本発明の一実施
例を示す第１図を用いて説明すると、次のとおりであ
る。
例を示す第１図を用いて説明すると、次のとおりであ
る。
本発明の配線形成方法は、不純物としてリンを0.4〜
2.0wt％含有するシリコン層を580℃以下の温度で形成す
る工程を有する（不純物含有シリコン形成工程と称す
る）。これは例えば、第１図（ａ）に略示する如く、半
導体基板などの基体10（図示例は該基体10上に予め二酸
化ケイ素膜11が形成されている）の上に、不純物として
リンを含有するシリコン層１を成長させることにより、
実施できる。
2.0wt％含有するシリコン層を580℃以下の温度で形成す
る工程を有する（不純物含有シリコン形成工程と称す
る）。これは例えば、第１図（ａ）に略示する如く、半
導体基板などの基体10（図示例は該基体10上に予め二酸
化ケイ素膜11が形成されている）の上に、不純物として
リンを含有するシリコン層１を成長させることにより、
実施できる。
かかるシリコン層１の形成は、例えばCVD法により達
成できる。CVD法としては、熱CVD法でもプラズマCVD法
でもよく、圧力0.1〜1.0Torr程度とすることが好まし
い。不純物として含有させるリン濃度は、0.4〜2.0wt％
に制御する。用いることができるCVD装置としては、通
常使用される任意のCVD装置でよく、例えば横型LP（低
圧）−CVD装置、縦型LP−CVD装置、アイソサーマルLP−
CVD装置、枚葉LP−CVD装置、プラズマLP−CVD装置等を
使用することができる。所望の特性を得るため、このよ
うな適宜の装置を任意に選択できる。
成できる。CVD法としては、熱CVD法でもプラズマCVD法
でもよく、圧力0.1〜1.0Torr程度とすることが好まし
い。不純物として含有させるリン濃度は、0.4〜2.0wt％
に制御する。用いることができるCVD装置としては、通
常使用される任意のCVD装置でよく、例えば横型LP（低
圧）−CVD装置、縦型LP−CVD装置、アイソサーマルLP−
CVD装置、枚葉LP−CVD装置、プラズマLP−CVD装置等を
使用することができる。所望の特性を得るため、このよ
うな適宜の装置を任意に選択できる。
CVD装置を用いてシリコン層１を形成するとき、温度
条件は580℃以下であるが、400〜580℃程度であること
が更に好ましい。特にSiH4を使用して不純物含有シリコ
ン層１をCVD法により形成する場合には、570℃以下、ま
たジシランSi2H6を使用して該シリコン層１を形成する
場合には、420〜500℃の範囲とすることが好ましい。
条件は580℃以下であるが、400〜580℃程度であること
が更に好ましい。特にSiH4を使用して不純物含有シリコ
ン層１をCVD法により形成する場合には、570℃以下、ま
たジシランSi2H6を使用して該シリコン層１を形成する
場合には、420〜500℃の範囲とすることが好ましい。
本発明の実施に際して、上記温度条件は、ポリシリコ
ン層１の成長速度も考慮すると、例えば成長速度50Å/m
inとした場合、実用上最低400℃程度であることが好ま
しい。
ン層１の成長速度も考慮すると、例えば成長速度50Å/m
inとした場合、実用上最低400℃程度であることが好ま
しい。
上記のように不純物含有シリコン層１を形成した後、
本発明においては、例えば第１図（ｂ）に示すように、
該シリコン層１上に、高融点シリコン化合物層２を形成
する（高融点シリコン化合物形成工程と称する）。
本発明においては、例えば第１図（ｂ）に示すように、
該シリコン層１上に、高融点シリコン化合物層２を形成
する（高融点シリコン化合物形成工程と称する）。
例えば、タングステンシリサイド層を形成する。
更に本発明の配線形成方法は、上記シリコン層１と高
融点金融シリコン化合物層２とをパターニングする工程
を有し、例えばこれにより第１図（ｃ）に示すような構
造を得る（パターニング工程と称する）。
融点金融シリコン化合物層２とをパターニングする工程
を有し、例えばこれにより第１図（ｃ）に示すような構
造を得る（パターニング工程と称する）。
しかして本発明においては、少なくとも上記高融点金
属シリコン化合物層２形成後に熱処理を行う（熱処理工
程と称する）。
属シリコン化合物層２形成後に熱処理を行う（熱処理工
程と称する）。
本発明において、この熱処理工程は、少なくとも高融
点金属シリコン化合物層形成後に行われればよいもので
あって、パターニング工程の前であっても後であっても
よい。例えば、第１図の例示で説明すると、第１図
（ｂ）の高融点金属シリコン化合物形成工程の後に、矢
印の経路で同図の（ｄ）に示すように、パターニング
する前に熱処理を行い、その後パターニングするので
も、あるいは第１図（ｃ）のパターニング工程の後に、
矢印の経路で同図の（ｄ′）の如く熱処理を行うので
もよい。更には、例えば第１図（ｅ）に示すように不純
物を導入してソース、ドレイン領域3,4を形成する場合
があるが、その後に熱処理を行うのでもよい（矢印
）。
点金属シリコン化合物層形成後に行われればよいもので
あって、パターニング工程の前であっても後であっても
よい。例えば、第１図の例示で説明すると、第１図
（ｂ）の高融点金属シリコン化合物形成工程の後に、矢
印の経路で同図の（ｄ）に示すように、パターニング
する前に熱処理を行い、その後パターニングするので
も、あるいは第１図（ｃ）のパターニング工程の後に、
矢印の経路で同図の（ｄ′）の如く熱処理を行うので
もよい。更には、例えば第１図（ｅ）に示すように不純
物を導入してソース、ドレイン領域3,4を形成する場合
があるが、その後に熱処理を行うのでもよい（矢印
）。
本発明の配線形成方法は、上述のように高融点金属シ
リコン化合物層を形成した後、熱処理を行うので、従来
は不純物を含有するシリコン層１の表面の凹凸が反映さ
れて生じた高融点金属シリコン化合物層の表面の凹凸
が、この熱処理により強調されて不都合を生じていたの
であるが、本発明においては、不純物含有のシリコン層
１が580℃以下の温度で形成されたものであるので、該
シリコン層１自体に凹凸が少なく、よって高融点金属シ
リコン化合物層２の表面も凹凸が抑制され、従って熱処
理によっても凹凸が強調されて不都合が生じることを防
止できる。
リコン化合物層を形成した後、熱処理を行うので、従来
は不純物を含有するシリコン層１の表面の凹凸が反映さ
れて生じた高融点金属シリコン化合物層の表面の凹凸
が、この熱処理により強調されて不都合を生じていたの
であるが、本発明においては、不純物含有のシリコン層
１が580℃以下の温度で形成されたものであるので、該
シリコン層１自体に凹凸が少なく、よって高融点金属シ
リコン化合物層２の表面も凹凸が抑制され、従って熱処
理によっても凹凸が強調されて不都合が生じることを防
止できる。
本発明において、580℃以下の温度で形成される不純
物含有シリコンは、この580℃という温度が、ほぼポリ
シリコン（多結晶シリコン）とアモルファスシリコンと
の境界温度に該当するので、580℃以下での不純物含有
シリコンの形成であれば、該シリコンは、アモルファス
シリコンに近い微細結晶状の不純物含有ポリシリコンと
なる。かかる温度条件下で得られるものは、凹凸の発生
が極めて少ない。従って、従来のＰ−DOPOSよりも層厚
を薄膜化でき、またこのため層形成の時間を短縮でき
る。
物含有シリコンは、この580℃という温度が、ほぼポリ
シリコン（多結晶シリコン）とアモルファスシリコンと
の境界温度に該当するので、580℃以下での不純物含有
シリコンの形成であれば、該シリコンは、アモルファス
シリコンに近い微細結晶状の不純物含有ポリシリコンと
なる。かかる温度条件下で得られるものは、凹凸の発生
が極めて少ない。従って、従来のＰ−DOPOSよりも層厚
を薄膜化でき、またこのため層形成の時間を短縮でき
る。
このように、本発明では不純物含有のシリコン層は58
0℃以下の温度で形成されるものであるが、本発明は、
以下のような本発明者の知見に基づいて達成されたもの
である。
0℃以下の温度で形成されるものであるが、本発明は、
以下のような本発明者の知見に基づいて達成されたもの
である。
第２図は、各温度において不純物含有シリコン、特に
第２図の場合リンをドープしたシリコンを形成して、そ
の結晶性をＸ線回折技術により確認したものである。図
中のSi（220）及びSi（311）で示されるデータにより結
晶性を知ることができ、特にSi（220）のデータによ
り、アモルファスであるか否かを知ることができる。第
２図（ａ）に示すように、650℃で形成したものは、Si
（220）の結晶性を示すデータが大きく、また第２図
（ｂ）のように625℃のものも同様な傾向にあって、い
ずれも結晶性が高いことがわかる。第２図（ｃ）の600
℃の場合も、結晶性を保っており、この段階では結晶性
を保ったＰ−DOPOSになっていると考えられる。第２図
（ｄ）の575℃のデータでは、図中に符号Ｉで示すよう
に、結晶性は残ってもわずかである。第２図（ｅ）の如
く550℃になると、図中に符号IIで示すように、アモル
ファスに近い微細結晶状で、Ｐ−DAS（後述）になって
いることがわかる。
第２図の場合リンをドープしたシリコンを形成して、そ
の結晶性をＸ線回折技術により確認したものである。図
中のSi（220）及びSi（311）で示されるデータにより結
晶性を知ることができ、特にSi（220）のデータによ
り、アモルファスであるか否かを知ることができる。第
２図（ａ）に示すように、650℃で形成したものは、Si
（220）の結晶性を示すデータが大きく、また第２図
（ｂ）のように625℃のものも同様な傾向にあって、い
ずれも結晶性が高いことがわかる。第２図（ｃ）の600
℃の場合も、結晶性を保っており、この段階では結晶性
を保ったＰ−DOPOSになっていると考えられる。第２図
（ｄ）の575℃のデータでは、図中に符号Ｉで示すよう
に、結晶性は残ってもわずかである。第２図（ｅ）の如
く550℃になると、図中に符号IIで示すように、アモル
ファスに近い微細結晶状で、Ｐ−DAS（後述）になって
いることがわかる。
よって、本発明の温度範囲であると、アモルファスに
近く、凹凸の発生しにくいシリコン層が得られるのであ
る。
近く、凹凸の発生しにくいシリコン層が得られるのであ
る。
また、従来のPSGを用いてのＰ−DOPOS形成の場合、あ
るいはPOCl3プレデポジションによるＰ−DOPOS形成の場
合には必須である高温アニールは、本発明においては必
ずしも必要ではないので、拡散源をエッチングするため
の前処理工程をなくすことが可能である。しかし、かか
る前処理が必要な場合、例えばWSixなどのシリコン化合
物を堆積する際の前処理としてフッ酸系のエッチャント
を用いる必要がある場合（連続してシリコン化合物を堆
積しない場合など）があっても、前記の如くピンホール
などの凹凸がないので、凹凸からエッチャントが侵入す
ることがなく、耐エッチャント性が向上し、耐圧低下等
の不都合を防止できる。
るいはPOCl3プレデポジションによるＰ−DOPOS形成の場
合には必須である高温アニールは、本発明においては必
ずしも必要ではないので、拡散源をエッチングするため
の前処理工程をなくすことが可能である。しかし、かか
る前処理が必要な場合、例えばWSixなどのシリコン化合
物を堆積する際の前処理としてフッ酸系のエッチャント
を用いる必要がある場合（連続してシリコン化合物を堆
積しない場合など）があっても、前記の如くピンホール
などの凹凸がないので、凹凸からエッチャントが侵入す
ることがなく、耐エッチャント性が向上し、耐圧低下等
の不都合を防止できる。
以下本発明の実施例について説明する。なお当然のこ
とではあるが、本発明は以下の実施例により限定される
ものではない。
とではあるが、本発明は以下の実施例により限定される
ものではない。
実施例−１ この実施例は本発明を、タングステンシリサイドを用
いたポリサイドゲート電極の形成に適用したものであ
る。第１図を参考にして実施例を説明する。
いたポリサイドゲート電極の形成に適用したものであ
る。第１図を参考にして実施例を説明する。
本実施例では、不純物を含有するシリコン層１とし
て、リンをドープしたシリコン層を用い、これをゲート
酸化膜となる二酸化シリコン層11が予め形成されたシリ
コン基板である基体10に下記条件でCVD成長させた。使
用したCDV装置は、等温球体系LP−CVD炉である。
て、リンをドープしたシリコン層を用い、これをゲート
酸化膜となる二酸化シリコン層11が予め形成されたシリ
コン基板である基体10に下記条件でCVD成長させた。使
用したCDV装置は、等温球体系LP−CVD炉である。
形成温度:580℃以下（550℃以上とすることが好まし
い） ガス系 :SiH4 200〜600SCCM PH3 0.1〜3 SCCM He 100〜400SCCM 形成圧力:0.1〜0.6Torr 上記温度条件であると、アモルスァスに近い、リンが
ドープされた微細結晶状のポリシリコン（適宜本明細書
においてＰ−DASと略記する）が得られる。
い） ガス系 :SiH4 200〜600SCCM PH3 0.1〜3 SCCM He 100〜400SCCM 形成圧力:0.1〜0.6Torr 上記温度条件であると、アモルスァスに近い、リンが
ドープされた微細結晶状のポリシリコン（適宜本明細書
においてＰ−DASと略記する）が得られる。
このガス系により、Ｐ−DAS中のリン濃度が0.4〜2.0w
t％のものが得られるように、制御できる。
t％のものが得られるように、制御できる。
このようにして、基体10上にリン含有のシリコン層１
が形成された、第１図（ａ）の構造が得られる。次に、
高融点金属シリコン化合物層２を形成する。本例では、
タングステンシリサイドWSixを堆積した。これにより、
第１図（ｂ）の構造を得る。
が形成された、第１図（ａ）の構造が得られる。次に、
高融点金属シリコン化合物層２を形成する。本例では、
タングステンシリサイドWSixを堆積した。これにより、
第１図（ｂ）の構造を得る。
タングステンシリサイド層の形成は、例えばマルチチ
ャンバー方式の装置であれば、上記シリコン層１の形成
に連続して行うことができる。真空を破らないか十分な
パージのもとでは、他の反応炉で連続的にWiSixを堆積
することによるのでもよい。
ャンバー方式の装置であれば、上記シリコン層１の形成
に連続して行うことができる。真空を破らないか十分な
パージのもとでは、他の反応炉で連続的にWiSixを堆積
することによるのでもよい。
あるいは、真空を破って、LP−CVDでWiSixを堆積する
のでもよい。後者の場合は、表面に自然酸化により二酸
化ケイ素膜が生ずるので、WSix堆積前にフッ素系の薬剤
（フッ酸など）で前処理する必要があるが、前記の如く
ピンホールなどの凹凸がないので、かかる処理によって
も耐圧の劣化などが防止できる。
のでもよい。後者の場合は、表面に自然酸化により二酸
化ケイ素膜が生ずるので、WSix堆積前にフッ素系の薬剤
（フッ酸など）で前処理する必要があるが、前記の如く
ピンホールなどの凹凸がないので、かかる処理によって
も耐圧の劣化などが防止できる。
上記シリコン層１形成とシリコン化合物層２形成との
間では、必要に応じてアニール処理はしてもしなくても
よいわけであるが、アニール処理をせずに、シリコン層
１を微結晶ポリシリコンのままにしておくことが、後に
これをチャネリングマスクにするなどのことからは、好
ましい。また、その後のタングステンシリサイド層（シ
リコン化合物層２）の形成も、スパッタ法あるいは低温
CVD法などで、アモルファスに近いものにするのが好ま
しい。
間では、必要に応じてアニール処理はしてもしなくても
よいわけであるが、アニール処理をせずに、シリコン層
１を微結晶ポリシリコンのままにしておくことが、後に
これをチャネリングマスクにするなどのことからは、好
ましい。また、その後のタングステンシリサイド層（シ
リコン化合物層２）の形成も、スパッタ法あるいは低温
CVD法などで、アモルファスに近いものにするのが好ま
しい。
本実施例では、第１図（ｄ）または第１図（ｄ′）の
工程で、熱処理を行う。この熱処理は、例えば上記のよ
うに形成された不純物含有のシリコン層１を多結晶化す
るための処理として用いることができる。多結晶化する
場合、その熱処理温度は600℃以上が好ましく、より好
ましくは900℃〜1000℃程度である。これにより上記シ
リコン層１は、表面の平坦性を保持した状態で良好に多
結晶化される。そのほか本発明におけるシリコン化合物
層２形成後の熱処理は、その他の必要に応じて行われる
アニール等の処理であってよい。
工程で、熱処理を行う。この熱処理は、例えば上記のよ
うに形成された不純物含有のシリコン層１を多結晶化す
るための処理として用いることができる。多結晶化する
場合、その熱処理温度は600℃以上が好ましく、より好
ましくは900℃〜1000℃程度である。これにより上記シ
リコン層１は、表面の平坦性を保持した状態で良好に多
結晶化される。そのほか本発明におけるシリコン化合物
層２形成後の熱処理は、その他の必要に応じて行われる
アニール等の処理であってよい。
本実施例では、ゲート電極形成のためのパターニング
工程を行う。即ち、第１図（ｃ）に示すように常法によ
り所定のパターニングを行い、これをいわゆるポリサイ
ド構造のゲート電極として形成する。また、適宜ソー
ス，ドレイン領域3,4を形成する。
工程を行う。即ち、第１図（ｃ）に示すように常法によ
り所定のパターニングを行い、これをいわゆるポリサイ
ド構造のゲート電極として形成する。また、適宜ソー
ス，ドレイン領域3,4を形成する。
上述の如き実施例によれば、不純物含有シリコン層１
の表面の凹凸が小さく、かつその上に形成する高融点金
属シリコン化合物層２の表面の凹凸が小さいので、両層
1,2から成るポリサイド表面は結果的にその表面凹凸
（アスピリティ）が小さい膜となる。従って、従来技術
では凹凸が下地Ｐ−DOPOSの凹凸が強調された如き形に
なっていたのに対して、このようなことがなくなり、層
間膜の耐圧を向上できる。また、上記温度範囲での不純
物含有シリコン層１の形成により、微細結晶状のＰ−DA
Sを形成することができ、これにより、ポリサイド用の
Ｐ−DOPOSとしては、薄膜化が達成できる。かつ、エッ
チング耐性などが良好で、ゲート電極直下のゲート絶縁
膜11を劣化しにくい。
の表面の凹凸が小さく、かつその上に形成する高融点金
属シリコン化合物層２の表面の凹凸が小さいので、両層
1,2から成るポリサイド表面は結果的にその表面凹凸
（アスピリティ）が小さい膜となる。従って、従来技術
では凹凸が下地Ｐ−DOPOSの凹凸が強調された如き形に
なっていたのに対して、このようなことがなくなり、層
間膜の耐圧を向上できる。また、上記温度範囲での不純
物含有シリコン層１の形成により、微細結晶状のＰ−DA
Sを形成することができ、これにより、ポリサイド用の
Ｐ−DOPOSとしては、薄膜化が達成できる。かつ、エッ
チング耐性などが良好で、ゲート電極直下のゲート絶縁
膜11を劣化しにくい。
この実施例では、PSGやPOCl3を用いて形成するＰ−DO
POSでなく、上記の如きＰ−DASの形成であるので、すで
にリンが入っている状態で形成でき、その後のエッチン
グ工程に自由度が高い。PSGを用いる固相拡散技術であ
ったり、またPOCl3のプレデポジション技術は、条件制
御が細かく必要であるが、本実施例によれば、そのよう
な条件は必ずしも必要でないからである。
POSでなく、上記の如きＰ−DASの形成であるので、すで
にリンが入っている状態で形成でき、その後のエッチン
グ工程に自由度が高い。PSGを用いる固相拡散技術であ
ったり、またPOCl3のプレデポジション技術は、条件制
御が細かく必要であるが、本実施例によれば、そのよう
な条件は必ずしも必要でないからである。
なお本実施例では、Ｐ−DASも、高融点金属シリコン
化合物であるWSixも、アモルファスに近くしたので、イ
オン注入マスク効果が高く、チャンネリングしにくく、
好ましい。
化合物であるWSixも、アモルファスに近くしたので、イ
オン注入マスク効果が高く、チャンネリングしにくく、
好ましい。
なお、リン含有シリコン層１の作成温度を変えて、そ
れにより得たゲート電極を有するウエハーを作成し、そ
のウエハー面内の均一性を表した特性を、第３図に示
す。ウエハー面内の均一性は、ウエハー表面上の任意の
５点を選択しその厚みの平均をパーセントとして表した
が、第３図の如く、本発明外の温度条件によって作製さ
れたもののウエハー面内の均一性は約５〜７％程度であ
るのに対して、本実施例の如く580℃以下の温度として
Ｐ−DASを経て作製されたもののウエハー面内の均一性
は、１％以下であった。
れにより得たゲート電極を有するウエハーを作成し、そ
のウエハー面内の均一性を表した特性を、第３図に示
す。ウエハー面内の均一性は、ウエハー表面上の任意の
５点を選択しその厚みの平均をパーセントとして表した
が、第３図の如く、本発明外の温度条件によって作製さ
れたもののウエハー面内の均一性は約５〜７％程度であ
るのに対して、本実施例の如く580℃以下の温度として
Ｐ−DASを経て作製されたもののウエハー面内の均一性
は、１％以下であった。
実施例−２ 本実施例では、次のガス系を用いて、下記条件で、不
純物であるリンを含有したシリコン層１を形成した。そ
の他は実施例−１と同様に実施した。
純物であるリンを含有したシリコン層１を形成した。そ
の他は実施例−１と同様に実施した。
形成温度:575℃以下（450℃以上） ガス系 :Si2H6 100〜500SCCM PH3 0.1〜3 SCCM He 100〜400SCCM 形成圧力:0.1〜0.6Torr Ｐ−DAS中のリン濃度は、0.4〜2wt％になるように制
御した。
御した。
本実施例も、実施例−１と同じ効果が得られる。
上述の如く、本発明によれば、膜表面の凹凸の発生を
抑制できるので、これに伴い種々の効果、例えば耐圧性
低下などの問題をもたらすことなく薄膜化を実現できる
などの効果をもたらすことができる。しかもこれらを容
易で短時間の工程で実現することができる。
抑制できるので、これに伴い種々の効果、例えば耐圧性
低下などの問題をもたらすことなく薄膜化を実現できる
などの効果をもたらすことができる。しかもこれらを容
易で短時間の工程で実現することができる。
第１図は本発明の一実施例を説明するための工程図、第
２図及び第３図は本発明の作用を説明するための図であ
る。 １……不純物含有シリコン層、２……高融点金属層。
２図及び第３図は本発明の作用を説明するための図であ
る。 １……不純物含有シリコン層、２……高融点金属層。
Claims (1)
- 【請求項１】不純物としてリンを0.4〜2.0wt％含有する
シリコン層を580℃以下の温度で、かつ微細結晶状のポ
リシリコンが生成するように形成して、微細結晶状のポ
リシリコンを含む不純物含有シリコン層を形成する工程
と、 該シリコン層上に高融点金属シリコン化合物層を形成す
る工程と、 上記シリコン層と高融点金属シリコン化合物層をパター
ニングする工程とを具備し、 少なくとも上記高融点金属シリコン化合物層形成後に熱
処理を行うことを特徴とする配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047101A JP2993665B2 (ja) | 1988-02-29 | 1988-02-29 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047101A JP2993665B2 (ja) | 1988-02-29 | 1988-02-29 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01220846A JPH01220846A (ja) | 1989-09-04 |
| JP2993665B2 true JP2993665B2 (ja) | 1999-12-20 |
Family
ID=12765787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047101A Expired - Lifetime JP2993665B2 (ja) | 1988-02-29 | 1988-02-29 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993665B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422311A (en) * | 1993-05-03 | 1995-06-06 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a conductor layer in a semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4504521A (en) * | 1984-03-22 | 1985-03-12 | Rca Corporation | LPCVD Deposition of tantalum silicide |
-
1988
- 1988-02-29 JP JP63047101A patent/JP2993665B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01220846A (ja) | 1989-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| US6093589A (en) | Methods for preventing gate oxide degradation | |
| JP4188330B2 (ja) | 半導体素子の製造方法 | |
| JPH10247723A (ja) | 半導体装置のキャパシタの製造方法 | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| JP3486118B2 (ja) | 半導体装置の製造方法 | |
| JP2993665B2 (ja) | 配線形成方法 | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| JPH0613402A (ja) | 半導体装置の製造方法 | |
| KR100282436B1 (ko) | 반도체 소자의 제조방법 | |
| JP2003168647A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0810765B2 (ja) | 半導体装置の製造方法 | |
| KR20040016696A (ko) | 반도체장치의 전극형성방법 및 장치 | |
| KR100403958B1 (ko) | 폴리사이드구조의게이트전극형성방법 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JP2570760B2 (ja) | 配線形成方法 | |
| JPS6057975A (ja) | 半導体装置の製造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JPH10303418A (ja) | 半導体装置の製造方法 | |
| JPH04336466A (ja) | 半導体装置の製造方法 | |
| JPH0778991A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |