JPS6057975A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多結晶シリコンを第１層とし金属あるいは金属
シリサイドを第２層とするゲート材料を有する半導体装
置の製造方法に関するものである。

従来例の構成とその問題点 ３ 半導体装置はますます高密度化すなわち微細化される傾
向にあり、そのための様々な問題が明らかになってきて
いる。その問題点のひとつとして、従来用いられてきた
多結晶シリコンゲートではゲート材料である多結晶シリ
コンの抵抗が高いため微細化されていくに従って配線に
よる信号の遅延をもたらすということがある。この配線
遅延についてはゲート材料を多結晶シリコンからより低
抵抗である金属あるいは金属シリサイドあるいはこれら
と多結晶シリコンとの２層構造に置き換えることにより
改善が図られている。

多結晶シリコンを低抵抗材料に置き換える場合。

多結晶シリコンゲートプロセスの特−するいはプロセス
の互換性をできるかぎり失なわないことが望ましい。１
　、０００　℃程度の耐熱性を有し、ソース、ドレイン
のセルファライン拡散が可能であるという特長を持つＭ
ｏやＷのような高融点金属や上記２つの特長に加えて耐
酸化性と弗酸などに対する耐薬品性などの特長をもつ高
融点金属シリサイドが、ゲートの配線抵抗を低くする材
料とじて使われ始めている。しかしながら高融点金属や
高融点金属シリサイドを多結晶シリコンと単に置き換え
ることはできない。なぜなら、高融点金属あるいは高融
点金属シリサイドは現在では原料としての純度が悪くト
ランジスタの動作に影響を与えるＮａ　イオンのような
可動イオンを含んでいること、またこれらの材料は多結
晶シリコンと仕事関数が異なることからトランジスタ特
性が変わるということがあるからである。このような欠
点を取り除くべく採用されているのが、多結晶シリコン
を第１層、高融点金属あるいは高融点金属シリサイドを
第２層とする２層構造である。この２層構造を採用すれ
ば、第１層目の多結晶シリコンの存在によシ第２層目の
材料に含まれるアルカリイオン等の可動イオンの拡散が
防止でき、かつトランジスタ特性は第１層目の多結晶シ
リコンで規定されるため多結晶シリコンゲートと変わら
ず、ゲート形成以外のプロセスは多結晶シリコンゲート
プロセスと同様でよい。

上記の２層ゲート構造の従来プロセスの１例を５　臀′ 第１図に示す。シリコン基板１上にフィールド酸化膜２
、ゲート酸化膜３を形成したのち、約２．○Ｏ０〜３，
０００人の耐拡散された多結晶７１１３２層４を減圧Ｃ
ＶＤ法により形成する（第１図ａ）。この多結晶シリコ
ンへのＮ型不純物の導入は多結晶シリコンの堆積時に同
時に行なう場合もあり、またアンドープの多結晶シリコ
ンを堆積したのちにＮ＋拡散する場合もある。この多結
晶シリコンへのＮ＋　ドーピングはトランジスタ特性を
安定化させるためのものである。Ｎ＋拡散された多結晶
シリコン上に高融点金属あるいは高融点金属シリサイド
５を堆積する（ｂ）。たとえば、約２，０００〜３．０
００人のＭ　ｏ　Ｓ　ｌ　２をスパッタ法により堆積す
る。次にフォトレジストでゲートパターン形成し、２層
膜をエツチングする（ｃ）。ゲートパターン形成ののち
、たとえば第２層がＭ　ｏ　Ｓ　１２の場合には、１　
、ＯＯＯ′Ｃ−。

３０分の熱処理を窒素雰囲気中で行ないＭＯ８１２の抵
抗を下げる。その後、ソース・ドレイン６をイオン注入
にて形成しくｄ）、層間絶縁膜形成、Ａｔ電極形成、パ
ッシベーション膜形成などは通常の６５、 多結晶シリコンゲートプロセスと同様である。

先に述べたように２層構造にすると、高融点金属やその
シリサイドを単独で用いる場合に比べてすぐれた特長を
有するが、問題点もいくつかありそのうち重要なものと
して、ゲート酸化膜の耐圧の劣化がある。半導体装置の
製造には現在一般的に９００℃以上の熱処理が必要とさ
れ、特にゲート材料としてＭ　ｏ　Ｓｉ２　、Ｗ　Ｓ　
１２　のような高融点金属シリサイドを用いる場合には
その抵抗を下げるために約１．０００　℃の熱処理が必
要とされる。ゲート材料形成後このような熱処理を加え
ると、ゲート酸化膜の耐圧が劣化する。この耐圧劣化は
、第１層多結晶シリコンの膜厚に依存することが判明し
ている。

第２図に２５０μｍ角のＭＯＳダイオード（ゲート酸化
膜厚３５０人）の耐圧の多結晶シリコン膜厚依存性を示
す。この図より、多結晶シリコン膜厚が約１，５００人
以上でないとゲート酸化膜耐圧の歩留が急激に低下する
ことがわかる。半導体装置の微細化が問題となってきて
いる現在、横方向の微細化だけでなく、縦方向の微細化
または平担化が必要とされている。ゲートとして２層構
造を用いる場合、第２層目の高融点金属あるいは高融点
金属シリサイドもゲート材料として抵抗を低くするため
ある程度の膜厚が必要とされるので、第１層目の多結晶
シリコン層もできるだけ薄く形成することが望まれる。

しかしながらゲート酸化膜耐圧の問題のためこれまでは
２，０００Å以上の多結晶シリコン層が用いられてきた
。

このゲート酸化膜耐圧劣化現象について、本発明者らは
多結晶シリコンとその上層である金属あるいは金属シリ
サイドとの界面反応に起因するものと考えている。すな
わち、熱処理時に多結晶シリコンと金属あるいは金属シ
リサイ・ドとの界面反応が均一に行なわれていると耐圧
に問題はないが。

多結晶シリコン表面に自然酸化膜が存在している場合に
は均一な界面反応が抑えられ自然酸化膜に生じたピンホ
ールでのみ反応が生じるためその部分で局所的に反応が
促進され、これがゲート酸化膜に至る損傷を与えるので
ある。

以上の耐圧劣化現象の説明について発明者らは次に示す
ような知見を得ている。第１層を多結晶シリコン、第２
層ｉＭｏｓｉ２とするゲート材料を用いて調べた結果、
まず熱処理前後での２層膜のシート抵抗変化が、耐圧不
良のものではみられず、耐圧が正常なものではシート抵
抗変化がみられ均一な界面反応を生じたと説明される。

次に、耐圧劣化の試料の第２層を除去したのちに第１層
多結晶シリコンの表面を観察するとピンホール状の欠陥
がみられるのに対し、耐圧正常な試料には上記のような
欠陥がみられず、局所的な界面反応が耐圧不良に原因し
ていることが推測される。また、界面反応が多結晶シリ
コン表面に生じた自然酸化膜によって仰られているとい
うことについては、故意に酸により比較的厚い自然酸化
膜を成長させて試料を作成したところ耐圧不良となった
こと、さらに自然酸化膜が成長しやすい不純物濃度の大
きい多結晶シリコンを用いると耐圧劣化の確率が高くな
ることにより説明される。

以上の説明と模式的に第３図に示した。第３図ａに示さ
れる耐圧正常な試料では第２層である金属あるいは金属
シリサイド６中へ均一に第１層多結晶シリコン４中のシ
リコンが拡散するの［対ｔ、、第３図すに示される耐圧
劣化試料では、自然酸化膜７の存在により局所的にシリ
コンの拡散を生じ、それ罠よって生じた応力によりゲー
ト酸化膜に損傷を与えると考えられるのである。

以上のゲート酸化膜耐圧劣化の機構から、第１層多結晶
シリコンの膜厚依存性も局所的界面反応の深さにより確
率的なものとして説明されうる。

先に述べたように薄い多結晶シリコン層を実現するため
には、均一な界面反応を生じさせる、すなわち第１層多
結晶シリコン上の自然酸化膜を成長させないようにすれ
ばよいことがわかる。

発明の目的 本発明は以上のような問題の検討に鑑みてなされたもの
で、第１層多結晶シリコンの膜厚が薄くてもゲート絶縁
膜耐圧の劣化を生じない半導体装置の製造方法を提供す
ることを目的とする。

発明の構成 ０ 本発明は、ゲート絶縁膜上に第１層多結晶シリコンを形
成ののち非酸化性雰囲気を保持して多結晶シリコン表面
の酸化を防止しつつ金属あるいは金属シリサイドからな
る第２層を形成することにより、第１層多結晶シリコン
の膜厚が薄くてもゲート絶縁膜耐圧の劣化を防ぐことを
可能とするものである。

実施例の説明 以下に本発明の実施例を２例示す。なお従来の例と異な
るのは第１層多結晶シリコンと第２層金属あるいは金属
シリサイドとの形成方法に関する工程であるのでその部
分についてのみ述べ、他の工程は従来と同様であるので
省略する。

まず第１の実施例は、ゲート酸化膜３を形成ののち、た
とえば膜厚１，０００人の多結晶シリコン層４をスパッ
タ法で形成する。これは、所望の不純物たとえば燐をド
ープしたターゲットを用いるＲＦスパッタ法または所望
の不純物を含む雰囲気内でアンドープ多結晶シリコンの
ターゲットを用、いるＲＦスパッタ法により形成するこ
とができる。

１１ 多結晶シリコン層４を所望の膜厚で形成したのち、続い
て真空を破ることなく同一スパッタ室内で金属あるいは
金属シリサイド５たとえばＭｏ　Ｓ　ｉ　２をターゲッ
トしてスパッタ法により所望の膜厚たとえば３，０００
人堆積するととにより第２層を形成する。以上の形成法
は２以上のターゲットを有するスパッタ装置を用いるこ
とにより可能である。

次に第２の実施例について述べる。ゲート酸化膜３形成
ののち、たとえば膜厚１，０００人の多結晶シリコン層
４を減圧ＣＶＤ法で形成する。減圧状態でＳｉＨ４等の
ガスを導入することにより形成するが、このとき同時に
所望の不純物を含むガスたとえばＰＨ３等を導入すれば
、不純物ドープされた多結晶シリコン層４が形成される
。続いて、減圧状態のままたとえば塩化モリブデンとＳ
ｉＨ４を導入することによりＭＯＳｉ２を堆積する、あ
るいはフッ化タングステンとＳ　Ｉ　Ｈ４を導入するこ
とによりＷＳｉ２を堆積する等により、金属あるいは金
属シリサイド層５を多結晶シリコンと同一の反応室内で
減圧ＣＶＤ法により形成する。

以上の２実施例に示した工程を用いれば、第１層多結晶
シリコン層４上には自然酸化膜が成長しないため、先に
述べた理由によりゲート酸化膜３の耐圧の劣化を防ぐこ
とができる。本実施例を用いてＭＯＳダイオードを作成
し、ゲート酸化膜耐圧の多結晶シリコン膜厚依存性を調
べた結果、多結晶シリコン膜厚が３００人捷で薄くして
も耐圧の歩留はほぼ１００％であることが判明した。た
だし多結晶シリコン膜厚３ｏ○Å以下ではトランジスタ
特性が多結晶シリコンにより規定されガくなり意味がな
くなる。

なお、実施例では第２層の材料としてＭｏ　Ｓ　ｉ　２
あるいはＷＳｉ２を用いたが、Ｍｏ、Ｗ、Ｔａのような
金属や、ＴｉＳｉ２．ＴａＳｉ２のような金属シリサイ
ドを用いてもよく、またこれらを組み合わせた複層構造
でもよい。

発明の効果 以上のように、本発明によれば、第１層多結晶シリコン
を形成ののち、非酸化性雰囲気を保持したま壕続いて第
２層金属あるいは金属シリサイド１３べ−・ を形成することにより、多結晶シリコン表面の自然酸化
膜の成長を防ぐことができる。その結果、界面反応が均
一に行なわれ、第１層多結晶シリコンの膜厚を従来得ら
れなかった３００人から１．０００人と薄くしてもゲー
ト絶縁膜耐圧劣化を防ぐことが可能となり、ゲート材料
の抵抗値を高くすることなく半導体装置の平担化に寄与
するというすぐれた効果が得られる。

【図面の簡単な説明】

第１図ａ　”−ｄは多結晶シリコン、金属シリサイドゲ
ート形式プロセスの工程断面図、第２図は従来プロセス
により作製したＭＯＳダイオードのゲート酸化膜耐圧の
多結晶シリコン膜厚依存性を示す図、第３図（ａ）、Φ
）は耐圧劣化の機構を模式的に示した断面図である。 １・・・・・・シリコン基板、３・・・・・・ゲート酸
化膜、４・・・・・・を多結晶シリコン層、６・・・・
・・金属あるいは金属シリサイド層、７・・・・・・自
然酸化膜。

Claims (6)

【特許請求の範囲】
1. （１）ゲート絶縁膜を有する半導体基板上に、多結晶シ
   リコンを第１層とし金属あるいは金属シリサイドの単層
   あるいは複数層からなる層と第２層とするゲート材料を
   形成するに際し、前記第１層多結晶シリコンを形成のの
   ち非酸化性雰囲気を保持して前記多結晶シリコンの表面
   の酸化を防止しつつ前記金属あるいは金属シリサイドか
   らなる第２層を形成することを特徴とする半導体装置の
   製造方法。
2. （２）第１層多結晶シリコンと第２層金属あるいは金属
   シリサイドを同一堆積装置室内において連続的に形成す
   ることにより前記多結晶シリコンの表面酸化を防止する
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。
3. （３）第１層多結晶シリコン形成に際し、同時に不純物
   をドーピングすることを特徴とする特許請求２　・−、
   ゛ の範囲第１項記載の半導体装置の製造方法。
4. （４）金属あるいは金属シリサイドを、高融点金属ある
   いは高融点金属シリサイドとする特許請求の範囲第１項
   記載の半導体装置の製造方法。
5. （５）第１層多結晶シリコンと第２層金属あるいは金属
   シリサイドを、両者ともスパッタ法により同一真空室内
   で連続的に形成することを特徴とする特許請求の範囲第
   ２項記載の半導体装置の製造方法０
6. （６）第１層多結晶シリコンと第２層金属あるいは金属
   シリサイドを、両者とも減圧ＣＶＤ法により同一反応室
   内で連続的に形成することを特徴とする特許請求の範囲
   第２項記載の半導体装置の製造方法。