JPS62267472A - メタルシリサイドの低圧化学蒸着 - Google Patents

メタルシリサイドの低圧化学蒸着

Info

Publication number
JPS62267472A
JPS62267472A JP62112647A JP11264787A JPS62267472A JP S62267472 A JPS62267472 A JP S62267472A JP 62112647 A JP62112647 A JP 62112647A JP 11264787 A JP11264787 A JP 11264787A JP S62267472 A JPS62267472 A JP S62267472A
Authority
JP
Japan
Prior art keywords
substrate
reactor
temperature
silicon
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62112647A
Other languages
English (en)
Inventor
ピーター・ジェイ・ガッツィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Medical Systems Inc
Original Assignee
Varian Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Associates Inc filed Critical Varian Associates Inc
Publication of JPS62267472A publication Critical patent/JPS62267472A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メタルシリサイドの低圧化学蒸６（ＬＰＧＶ
Ｄ）方法に関する。特に、低圧で基板上にモリブデンシ
リサイドを化学蒸着するための方法に関する。
〔従来技術および問題点〕
ｂ′Ｃ来、集招回路デバイスは、電界効果トランジスタ
ーの自己調節ゲートとして、また種々の成分間の電気的
相互接続のためにポリシリコン層を大幅に用いてきた。
伝統的には、多結晶シリコンに在来のドナーまたはアク
セプターがドープされ、その抵抗値が１ミリオーム−セ
ンチメートルに減少される。パターニングおよび良好な
ステップカバレージを可能にするために膜厚が最大０．
５ミクロンに限定されるので、約２０オーム毎平方以下
の面積抵抗を得るのは難しい、この値は、復雑な高性能
集積回路にとっては、高すぎる値である。
何故ならば、抵抗降下が高すぎるからである。
ＶＬＳ　Ｉ　（超高速集積回路）技術においては、ＭＯ
Ｓ（金属酸（ヒ物半導水）内の高度にドープされたポリ
シリコンゲート−コンタクト材料が、低抵抗を示す層結
合に置き換えられている。たとえば、３００ＩＩＩ＋１
厚のドープされたポリシリコン層と２００ｎｍ厚の金属
二酸化物理との組み合わせである。ここで金属としては
、モリブデン、タングステンまたはタンタルでｈる。メ
タルシリサイドは最近、半導体集積回路の相互接続材料
としての可能性を有するらのとして、その魅力を増して
いる。特に、メタルシリサイドと多結晶シリコンとの２
１１！複き膜がＭＯＳ回路のための低抵抗ゲートおよび
相互接続層をもたらし、かつ現在のシリコンゲート技術
とコンパティプルである事が見出だされた。
そのような構造は、通常゛ポリサイド°°と呼ばれてい
る。ポリサイドの面積抵抗は、ドープされた多結晶シリ
コンのみの単一層構造の面積抵抗よりも一般に小さい値
である。ポリサイド横３貴は、ＭＯＳデバイスのための
高１云導ゲートーレベルメタライゼーシヨンを達成する
ために用いられている。より詳細には、ポリサイド構造
は、超高速集積回路（ＶＨ３ＩＣ）などの構造物のゲー
ト材料および相互接続として利用される。たとえば、ポ
リサイド構造は、絶縁ゲート電界効果トランジスタ（Ｉ
　Ｇ　Ｆ　Ｅ　Ｔ　）デバイスおよび他の類似構造物な
いのゲート材料として用いられてきた。
従来のポリサイド構造物は、未ドープ多結晶シリコンを
ＬＰＧＶＤによって感情し、たとえば酸化塩化リンを用
いた拡散によって多結晶シリコンをドープし、その後た
とえばタンタルシリサイドなどの耐熱メタルシリサイド
をドープし、さらに金属およびシリコンの別個のターゲ
ットから同時蒸着する事によって、生産されていた。
タングステンダイシリサイドは、そういう用途の候補と
して、特に注目を浴びていた。
何故ならば、その電気抵抗が、メタルシリサイドの中で
も最低に属するからで＋Ｐ）る、加えて、タングステン
ダイシリサイドは、もしシリコン源が与えられてＨＦ　
７８解物による衝撃が無ければ、パッジベイティングシ
リコンオキサイド層を成長させる。タングステンダイシ
リサイドは、シリコン上に蒸着、スパッタリングまたは
化学蒸着（ＣＶ　Ｉ）　）によっ”（何名されたタング
ステンメタルの膜を焼結する７１τによっ゛Ｃ５形成さ
れ′（きた、タングステンダイシリサイドはまた、同時
蒸着、同時スパッタリング、またはタングステンダイシ
リサイドターゲットからのスパッタリングによって形成
されたタングステンとシリコンとの混会膜を焼結する事
によっても得られる。
これらの方法の改良として、米国特許第４゜３５９．４
９０号が、半導体集電回路などの表面にタングステン、
モリブデン、タンタルおよびニオビウムなどの金属とシ
リコンとを同時付着するためのＬＰＧＶＤ方法を開示し
ている。
この方法においては、ＬＰＧＶＤ反応器が、５００℃〜
７００℃の温度および０．１〜０．３トールの圧力に維
持される。在来のＣＶＤ浄化段階を用い、所望の表面上
にポリシリコンのベース層を付着させるために反応器内
にシランを導入する０次に、たとえばタンタルクロライ
ドを導入し、表面上に１００〜３００オングストローム
／分の速度でタンタルシリサイド層を付着する。
モリブデンダイシリサイド膜もまた、ＬＰＣＶＤによっ
て付着された。たとえば、弁上等のＪ　、　Ｅ　ｌｅｃ
Ｌｒｏｃｂｅｍ、　Ｓａｃ、　１３０、＋６０３（１９
８３）を参照されたい、この文献の方法は、６７０℃の
ホットウォール（ｌ＋ｏＬ　ｗａｌｌ）工程を利用する
。
タングステンシリサイドのＬＰＣＶＤはまた、Ｂ　ｒｏ
ｒｓ等のＳ　ｌｉｄ　Ｓ　ｔａｋｅ　Ｔｅｃｈｎｏｌ、
　　、　１９８３年４月、１８３頁；　Ｓ　ａｒａｓｗ
ａｔ等のＩ　Ｅ　Ｅ　Ｅ　　Ｔ　ｒａｎｓ、　Ｅ　１ｅ
ｃＬ、　Ｄ　ｅｖ、　Ｅ　Ｄ−３０，１４９７（１９８
３）：およびＢ　ｒｏｒｓ等のＰ　ｒｏｅ、　Ｅ　Ｉｅ
ｃＬｒｏｃｈｅ＋１１．　Ｓ　ｏｅ、　１９８４、Ｃｂ
ｅｒｍ、　Ｖ　ａｐ、　Ｄ　ｅｐｏｓ、　、２７５〜Ｚ
８ＪＪを参照されたい、Ｂｒｏｒｓ等の文献に記載され
た方法は、コールドウオール（ｃｏｌｄ　　ｗａｌｌ）
工程において３５０℃〜４５０　℃で実行される。現在
は、ＬＰＣＶＤ技術が好まれる。何故ならば、スパッタ
リング技術よりもステップカバレージがよく、これは現
在のサブミクロンデバイスに必要だからである。
米国特許第４，５０４．５２１号も同様な方法を開示し
ている。しかし、その方法は、タンタルシリサイド層の
付着に先立ち、ドープされたアンポラス（ａｍｐｂｏｒ
ｏｕｓ）シリコン層を先ず付着するものである。この特
許によれば、アニーリング後にＴａ５ｉｚの滑らかな表
面が付着される。これは、米国特許第４．３５９．４９
０号の場合とは異なる。
メタルシリサイドを付着する追加的な方法が、米国特許
第４．５５７．９４３号に開示されている。この方法に
おいては、実質的にはナタニウムダイシリサイドである
ヂタニウムシリサイド膜を、プラズマ中でガス状シリコ
ン埋とカス状チタニウム種とを反応させる化学蒸着によ
って、付着する。好適な反応種は、シラン（ＳｉＨ４）
およびチタニウムテトラクロライドである。これらは、
アルゴンなどの不活性ガスキャリアによって反応チェン
バ内に運ばれる。ＳｉＨ，およびＴｉＣｌ４は異なる温
度で分解するので、拡大した反応領域に互って一様な組
成および厚さの膜を生み出すためには不適当である。こ
の発明に従えば、−ａにプラズマ増大化学蒸着（ＰＥＣ
ＶＤ）と呼ばれる方法により交番電場によって、分解反
応が比較的低温（４５０℃）のプラズマ内で起こる０分
解１表、材料が６００〜７００℃でアニールされる。
上述の従来技術に加えて、以下の文献を挙げることがで
きる。
Ｓ　ｉｎｌ＋ａ、Ｊ　、　　Ｖａｃ、　Ｓｃｉ、　Ｔｅ
ｃｌ＋ｎｏ１．　１９゜７７８　（１９８１）； ｄ’Ｈｅｕｒｌｅ、　　　Ｐｒｏｃ、ＥＩｅｃｔｒｏｅ
ｌ＋ｅｍ、Ｓｏｃ、Ｌ９８２．ＶＬＳ　Ｉ　　Ｓｅｉ、
Ｔｅｃｌ＋、、ｐｐ　　１９４〜２１２；Ｃｒｏｗｄｅ
ｒ　　ｅＬ　　ａｌ、、　　Ｉ　ＥＥＥ　　Ｔｒａｎｓ
、　　Ｅｌｅｃｔ。
Ｄｅｖ、　　　ＥＤ−２６，３６９（１９７９）：ＣＩ
＋ｏｗ　　ｅｔ　　ａｌ、、　　Ｉ　　Ｅ　　Ｅ　　Ｅ
　　Ｔｒａｎｓ、　　Ｅ　　ｆｅａｔ。
Ｄｅｖ、　　　ＥＤ−３０，１４８０（１９８３）；Ｍ
ｕｒａｒｋａ、Ｊ　、　　　Ｖａｃ、　　Ｓｅｉ、Ｔｅ
ｃｈｎｏｌ、　　　１７゜７７５、（１９８０）。
従来技術のＬＰＣＶＤ方法の一つの欠点は、基板に対す
るメタルシリサイド層の接着力の貧困さである。他の欠
点は、低温とは言っても、急速熱処理無しく非ＲＴＰ）
にプラスチックその他の非耐熱性材料上にメタライゼー
ションをするためには、高温過ぎる。そして温度が高す
ぎる結果として、サブーミクロン楕遣内でドーパントの
不所望な再分布が起こる。
３００〜４００℃のＬＰＧＶＤによってモリブデンシリ
サイドを付着する試みがなされたが、過剰なガス相前反
応およびＭ　ｏ　Ｆ　ｓのために失敗に終わっている・ 〔発明の概要〕 本発明は、従来用いられている温度よりも少なくとも約
１００℃低い温度でメタルシリサイドの低圧化学蒸着を
行う。
本発明によれば、基板を保持するための加熱ペデスタル
を含むＬＰＧＶＤ反応器の壁が冷却される。ペデスタル
が加熱されるので、蒸着されるべきメタルシリサイドに
依存して基板温度が所望のレベルに達する。メタルハラ
イドおよびシランまたはダイシランが蒸着チェンバ内に
別々に供給され、入り口の所の小さいバッフルプレート
の広報で混きされる。
メタルシリサイドが基板表面上に蒸着される。
基板は蒸着前にＨ２プラズマで前処理するのが好適であ
る。
〔好適実施例の説明〕
本発明は、低温における基板上にメタルシリサイドのし
ＰＣＶＤを行うための方法に関するものである。すなわ
ち、低温とは、在来の温度よりも少なくとも１００℃低
い温度である。本発明によれば、メタルおよびシリコン
源によって５０〜４５０℃の温度範囲において、基板上
にメタルシリサイドを蒸着することができる。低温処理
は、以下の点において重要である。
（１）リフトオフ（ｌｉｆｔ　　ｏｆｆ）技術の利用が
可能となる。
（２）サブミクロン表面内のドーパントを再分布させな
い。
（３）プラスチックおよび他の非耐熱性材料と同様に、
Ｇ　ａ　Ａ　ｓ技術（差熱ストレスを回避することが望
まれる）にメタルシリサイドを応用することができる。
〈４）基板内にアルミニウムが存在してもそれに影響を
与えない。
メタルシリサイドを受ける基板は、エレクトロニクス産
業において従来から用いられているどんな材料でも良い
、好適な基板は、箪結晶シリコンウェファである。基板
は、伝導領域を作るために、たとえばドープなどの部分
的処理を施しても良い、基板は、メタルシリサイド蒸着
に先立ち酸化層を剥離しても良いし、そのまま残しても
良い。
基板を、在来のＬＰＧＶＤ反応器内に位置する０反応器
はペデスタル（ｐｅｄｅｓｔａｌ）を含み、その上に基
板を位置する。ペデスタルを、メタルシリサイド層形成
に用いる金属化合物およびシリコン化合物に依存する所
望の温度に加熱する０反応器の壁を冷却する。冷却は、
反応器の壁の外側から単に空気を吹き１寸けるか、ある
いは水ジャケットなどによる債権的冷却である。積極冷
却にするか単純な空冷にするかは、選択した反応物質の
蒸着温度に（ｒｅ存する０反応物質の前反応を回避する
ために、壁は低温が望まれる。もし壁が冷却されないな
らば、処理温度において蒸着速度が５０％減少すること
が見出だされた。ある；π択した蒸着温度のためにガス
供給ラインおよびチェンバ壁グ）温度を室温以下に冷却
することが望ましい、基板の実際の蒸着に先立ち反応器
の条件を整えることが望まれる。この条件付けは、テス
ト基板にメタルシリサイドコーティングを付着すること
によって達成される０反応器は、たとえばＮ　Ｆ　ｓプ
ラズマによって周期的に洗浄され、付着メタルシリサイ
ドの成長を防ぐ。
基板が反応器内に位置されると、反応器圧力が代表的に
はＬＰＧＶＤシステムの基本圧力に減少される。約０．
０５〜５トールの圧力を用いることができる。０．２〜
０．３トールの圧力を用いることが望ましい、もし高い
圧力が用いられると、反応物質の高濃度のために生ずる
ガス相反応を回避するために、希釈ガスを用いる必要が
ある。
所望の温度および圧力が達成されると、反応器洗浄を確
実にするために、在来の初期ＣＶＤ浄化が好適に用いら
れる。好適実施例においては、反応器が、ポンプおよび
フローバージ技術によってＨ２を用いて浄化される。
浄化の後に、反応器をペイクアウトして水を除去するこ
とが望まれる。これらの工程は、必須ではないが、高品
質の製造を確保するために好ましい。
反応器への反応物の導入に先立ち、必須ではないが、ウ
ェファを８２プラズマによって前処理することが望まし
い、好適なパラメターは、０．２トールにおける２０〜
５０Ｗ　（特に２０Ｗ）のＨ２プラズマ処理である。装
置を洗浄しかつ基板表面から水を除去するために、Ｈ２
プラズマ処理が望ましい、Ｈ２プラズマ処理は、基板に
対するメタルシリサイドの接着力を増大させる。
次に、異なる供給ラインを通して、反応物質を反応器な
いへと供給する０反応物が、入り口の所の小さいバッフ
ルプレートの後方で混合される。シリコン反応物はＳ　
ｉ　Ｈ４またはＳ　ｌ　２　Ｈ６であって良く、　　メ
タル反応物はＭｏＦ、、ＷＦ、、Ｔａｃｔ、またはＴｉ
Ｃｌ４であって良い、ＭｏＦｓは、ＳｉＨ，またはＳ　
ｉ２Ｈｓのいずれかとともに用いることができる。池の
金属反応物は、Ｓ　ｉ　２　Ｈｓとともに用いることが
できる。池の組み会わせは、蒸着温度を減少させない、
ＳｉＨ，または５ｉｚＨｓが、１５〜１４５ｓｃａ−の
速度で反応器内へと流入される。流速は、ウェファ化た
りの流速として考えられる。この範囲に亙ってのＳｉＨ
，または５ＬＨ６の流速は、最終生成物にとって重要で
はない。メタル反応物の流速は、より重要である。
もし流速が約１０１０５ｅを越えたら、前反応が起こっ
てしまう、もし流速が’；ｌ　ｓｃｃｍ以下になれば、
メタルシリサイドコーティングの抵抗が高くなりすぎる
。かくして、メタル反応物の流速は、約２　ｓｃｃｍか
ら約１０ｓｃｃｍの間でである。
反応器内の反応物の爆発を回避するために、標準的なダ
ンプ（ｄｕｍｐ）が用いられる。
蒸着温度は、メタルシリサイド層の所望の厚さにもよる
が、一般には２〜１５分間である。
７００オングストロ一ム／分の蒸着速度において２５０
０オングストロームのメタルシリサイド層を得るために
、代表的には４分間の蒸着時間が用いられる。もしシリ
コンベース基板が用いられるならば、メタルシリサイド
層は、約１．７〜２．３のシリコン／金属（Ｓｉ／Ｍｅ
）比を有することが好ましい、すなわち、メタルシリサ
イドはＭｅＳｉｘで表され、ここに１．７≦Ｘ≦２．３
である。もし基板がＧａＡｓまたはプラスチックなどの
非耐熱性材料ならは、その比率は１．７以下になる０本
実施例では、最大比は２．３である。
基板の加熱温度は、用いる反応物に（衣存する。もし反
応物がＭ　ｏ　Ｆ　ｓおよびＳｉＨ，ならば、約９０℃
〜１７０℃の温度、好適には１２０℃〜１７０℃の温度
を用いることができる。好適実施例においては、１５０
℃の温度が用いられた。もし反応物がＭｏＦｓおよびＳ
ｉｚｌ（ｇならば、約４０〜９０℃の温度を用いるべき
である１反応物としてＷＦ６および５ｉｚＨ，が用いら
れるときには、約１８０〜２５０　℃の温度を用いるこ
とができる。
反応物としてＴ　ｉ　Ｃｌ　４またはＴａＣ１，および
５ｉ２）１　、が用いられるときには、好適な温度は、
３５０〜５００℃（待に３５０〜４００℃）である０種
々の温度における蒸着膜のＳｉ／Ｍｅ比を決定し、２．
３以下のＳ　ｉ　／　Ｍ　ｅ比をもたらす温度範囲を選
択することによって、それぞれの反応物の組みきわせの
ための適当な温度を決定することができる。
以下の限定的ではない具体例によって、本発明をより一
層明らかにする。全ての温度は、℃である。
具」１例」− 空冷熔融シリカペルジャー内において、４インチのウェ
ファ上にＭｏ５ｉｘＪＩｆｌを付着させた。ウェファを
抵抗加熱した６インチ熔融シリカペデスタル上に位置し
、１２０〜３５０℃に加熱した。テストウェファの頂部
表面に接触した３つの熱電対によって、ウェファ温度を
較正した。ウェファに亙っての温度変動は、±１０℃で
あると観測された。
ＳｉＨ＜およびＭｏＦｓがチェンバへの異なる供給ライ
ンを有し、入り口の所の小さいバッフルプレートの後方
で混合した。ＭｏＦ６の流量を、直列の２つのニードル
バルブによって調節し、既知の体積を充填することによ
って校正した。ＭｏＦ＋＋のボトルおよびバルブを、通
気した２９℃恒温キャビネット内に収容した。０　、５
〜１０ｓｃｃｍの範囲内のＭＯＦｇが、±１０％で再生
可能であった。ＳｉＨ＜を、０〜３００ｓＣＣＩＩマス
フローコントローラヲ用イて調節した。蒸着圧力は、０
．２〜０．３トールの間で変化した。
蒸着チェンバを、２７ｃｆｍの耐食性メカニカルポンプ
を用いて排気した。約１０μ−の蒸着の後に、オイルフ
ィルターを替えた。Ｈ□での浄化、前処理ペイクアウト
、およびウェファのアンロード／リロードの際に真空系
の大気への露出量を最小限に留どめることによって、Ｈ
２Ｏを含む不純物ガス分圧を０．１％以下に維持するこ
とができた。反応物、生成物および不純物ガスを、マス
スペクトロメタ−によってモニターした。ペルジャーお
よびヒータを、Ｎ　Ｆ　３プラズマによって周期的に洗
浄した。
Ｍｏ５ｉｘｌＢｉの急速熱処Ｊ１１！（ＲＴ　Ｐ　）を
、ランプアニーラ−内で１１００℃で３０秒間、行った
。シリコンおよびモリブデンの含有量は、ラザフォード
バックスキャッタリング（ＲＢＳ＞によって決定された
。酸素不純物は検出されなかったので、５％以下である
。ブラックワックスマスキング、９５％ＨＮ　Ｏコモ５
％ＨＦ、エッチによって得られた厚さ、およびスタイラ
ス測定値は、ＲＢＳの結果と一致し、蒸着速度の計算に
用いた。断面のＳＥＭによって、ステップカバレージが
決定された。
Ｒ，Ｔ　Ｐ抵抗、Ｓ　ｉ　／　Ｍ　ｏ比および蒸着速度
に依存する蒸着温度を、１２０〜２００℃に互って第１
図に示す、三種の温度は、１５０℃まで殆ど一定であり
、１５０℃を越えると増大する。１５０℃においてＭ　
ｏ　Ｆ　ｓとＳ　ｉ　Ｈ＜との反応が変化し、そのとき
温度上昇につれてより多くのシリコンが膜内に導入され
る。結果として、蒸着速度および蒸着温度が増大する。
同様なＭ　ｏ　Ｆ　ｓおよび５ｉＨ１の場合には、ＲＴ
Ｐ抵抗、Ｓ　ｉ／　Ｍ　ｏ比および蒸着速度は、１５０
〜３５０℃の温度上昇につれて、一定増加を示ずく第２
図）、　２５０℃以上で、蒸着速度が下降する。これは
恐らく、ガス相核形成に対する反応物損失および／また
はチェンバ壁への付着によるものである。
１５０℃におけるＭ　ｏ　Ｆ　ｓの関数としてのＭｏＳ
ｉｘ膜特性を、第３図に示す、蒸着速度は、Ｍ　ｏ　Ｆ
　ｓ流量とともに線形に増加する。しかしながら、大流
量においては降下する。これは恐らく、ガス相またはチ
ェンバ壁の１０失によるものである。実際上は、蒸着速
度のＭｏＦｓに対ｒる同一の依存性が、２５０℃におい
て観測された。第］２１においては、ＲＴＰ抵抗は５　
ｓｃｃｍＭ　ｏＦ　６で最小値を示すが、これはｊ膜成
分の変化によるものではない、ＲＴＰ抵抗は、蒸着膜内
の蒸着速度に相関した微視構造的差異グ）関数で有り得
る。
１５０　”ＣにおけるＭ　ｏ　Ｆ　、流量〈第３図）お
よびＳ　＋　ｔ（＋流量の十分な範囲に互って、Ｓｉ７
Ｍ。
比が、はぼ一定であると決定された。３〜５Ｓｅｌｌの
ＭｏＦ、、１５〜１３５ｓｃｃｍのＳｉＨ，の場キには
、Ｓｉ／Ｍｏ比が２．０±０．１であった。ｆ’（ＢＳ
によるＳｉ／Ｍｏ比は、ＲＴＰ（６つのサンプル）にお
いて著しく変化しなかった。１５０℃のＲＴＦ’抵抗は
、３５ｅｃ−以上のＷＦ、流量において、約１２０μΩ
−ＣＩＩ＋でほぼ一定である。２５０℃サンプルのデー
タは完全ではないが、ＲＴＰ低抗は、第３図と同様にＭ
ｏＦ、の関数として最小値を示す、さらに、ＲＴＰ抵抗
は１５０℃においてＳｉＨ，に依存しないが、２５０℃
において５ｉ）１．流量の関数として適度に増大する。
ポリ／オキサイド・コーチイツトシリコンウェファとオ
キサイド・コーチイツトシリコンウェファとの膜特性は
、殆ど同様である。
１２０〜３００℃の範囲の温度で種々の条件の下で蒸着
した１５個のサンプルについて、ＲＴＰアニーリング前
後にテープテストをした。Ｓｉ　／　Ｍ　ｏＪｔ＝　１
．９−２．０で１５０℃においてオキサイド上に蒸着し
た６個のサンプル、　それぞれＳｉ／Ｍｏ比＝１．７．
１．８．　　および１．９で１．２０℃、１３０℃およ
び１４０℃においてポリ／オキサイド上に蒸着した３個
のサンプルを含んだ。オキサイド上の６個の１５０℃サ
ンプルの１つは、テープテストに不合格であったが、ア
ニーリング後には合格した。サンプルはスペキュラ−（
ｓｐｅｃｕｌａｒ）であった、ＲＴＰバルク抵抗は、蒸
着した値よりも典型的に１０倍小さかった。
共」自限」工 この具体例は、具体例１の方法に続く詳細な試行の１つ
であり、具体ＩＤＩで述べたデータをもたらしたもので
ある。
ポリ／オキサイドコーティングを有する４インチウェフ
ァを１０：１のＨＦディップ内で１分間ストリップした
。壁の外側から空気を吹き付けることにより空冷された
石英ペルジャー内に、ウェファを装填した。ペルジャー
を、１時間排気、Ｈ２の流入、排気、などによって、Ｈ
２で浄化した０次にウェファを、１４０℃ｆ）ペデスタ
ル温度で１時間、ベークアウトした。
ウェファ温度は、１５０　℃だった０次に、２０分間の
Ｈ２プラズマ処理を、４０Ｗおよび＜１．１　）　−ル
で実行した０ＭｏＦｓおよびＳｉ＋をそれぞれ３．５ｓ
ｃｃ哨および４５ｓｃｅｍの流速でペルジャー内に流し
た、ペデスタルおよびウェファにおける蒸着温度は、そ
れぞれ１４１℃および１５０℃であった。蒸着時間は、
１０分間であった。蒸着されたモリブデンシリサイドの
Ｓ　ｉ　／　Ｍ　ｏ比は、２．０と決定された。蒸着速
度は、６２０オングストロ一ム７分であった。膜のＲＴ
Ｐ抵抗は、１３６ノｌΩ−ｃｍであった。
且選ｊ１Σ Ｓ　ｉ　Ｈ４の代わりにＳ；２Ｈ，を用いて１５０　℃
において、２１Ｗのサンプルを作った。蒸着されたモリ
ブデンシリサイドｊ摸は、３および１１のＳｉ　／　Ｍ
　ｏ比を有していた。そして、ＲＴＰ抵抗は、４３０お
よび１０００μΩ−Ｃだった。これらのサンプルは、Ｓ
ｉＨ，を用いて２５０〜３００℃で製造した膜に対応す
る。ＭｏＦａおよびＳｉＨ，を用いて調整したＭｏＳｉ
ｘ改の場合にＳ　ｉ　／　Ｍ　。
比およびＲＴＰ抵抗が温度降下によって減少するので、
その場合に低温が所望のＳｉ７Ｍ。
比およびｆｌ　Ｔ　Ｐ抵抗をもたらすことが予測される
。チェンバ壁の積極冷却およびガス供絵ラインを用いて
７５〜１００℃の温度範囲において、１．７〜２．３の
Ｓｉ／Ｍｏ比を有するＭｏＳｉｘが調整される。
：盈１」ｕｌ ＭｏＳｉｘを製造するための冷却壁装置内での耐熱金属
とシリコンとの間の反応は、主として金属化合物流量お
よび基板温度に依存する、ＭｏＦ６およびＳｉＨ，もし
くは５ｉ２１’（ｓ）いずれかを用いることによって、
ＭｏＳｉｘ膜の純度を損ねることなくかつ真空系に影響
を与えることなく、ＷＦ！およびＳｉＨ，冷却壁装置よ
りも少なくとも１００℃低い蒸着温度を利用することが
できる０反応種としてＷＦ、、ＴａＣｌ５またはＴｉＣ
ｌ４および５ｉｚｌ−［ａを用いた渇きにも、同様な結
果が得られる。すなわち、蒸着温度が約１００″Ｃ減少
する。
ＷＦ、およびＳｉＨ，方法を越える、ＭｏＦ＠およびＳ
＋Ｈ＜；ｔたはＳ　ｉ、Ｈ、方法の主要な利点は、低温
であることである。リフト−オフ、各工程を除去するパ
ターン技術への応用が考えられる。低温は、サブ−ミク
ロン構造内のドーパントを再分布させる傾向を押さえる
。
後者の利益は、　　ＷＦ、、　ＴａＣｌ５またはＴｉＣ
ｌ４および５ｉｚＨｓを使用しても得られる。
ＭｏＳｉｘは、プラスチックそのたの非耐熱材料上に蒸
着することができる。ＬＰＧＶＤ技術は、スパッタリン
グや蒸発などの物理的蒸着（Ｐ　Ｖ　Ｄ　）よりも良好
なステップカバレージをもたらす、故に、ＬＰＧＶＤに
よるＭ。
Ｓｉｘは、ミクロンサイズ（非耐熱）の構造上において
、ＰＶＤメタライゼーションを越える利点をもたらす、
そのような応用において、焼結は実際的ではなく、抵抗
に関して幾らかの妥協が必要である。ｘ＝１．７の１２
０″Ｃ膜は、１０００μΩ−ｃｍ＋１５０℃膜よりも低
い９００μΩ−ｃｍの非焼結抵抗を有する。１００℃の
膜は、金属を多量に含み、より伝導的である１局部的レ
ーザー焼結が抵抗をさげ、低温コンフォーマルメタライ
ゼーションとしてのＭｏＳｉｘの有用性を増大する。
ＭｏＳｉｘ膜の不利点は、焼結後の伝導性がＷＳｉｘ膜
の半分になることである。１．７≦Ｘ≦２．０のＭｏＳ
ｉｘ膜は、焼ｖｊ後にポリシリコンに付着する。しかし
ながら、ＷＳｉｘ膜は付着しない、ＳｉＯ２上の×＝２
のＭｏＳｉｘの接着力は優秀であった。この優秀な接着
力は、低い蒸着温度とともに低いフィルム間ストレスに
よるものである。フィルム低ストレスおよび金属豊富１
摸（１００℃）は、急速焼結が可能なＧａＡｓ技術への
応用性を有する。
ＭｏＳｉｘをもたらすためのＭ　ｏ　Ｆ　ｓと５ｉｌ−
（。
との反応は、ＶＬＳ　Ｉメタライゼーションのための実
行可能な方法であり、ＲＴＰ後にドープしたポリシリコ
ンを上回る１０倍の伝導性をもたらす０周囲のＩＣＣ構
体体らのシリコンの分離を回避するために、耐熱性メタ
ルシリサイドにとって、２．１〜２．２のＳｉ／Ｍｏ比
が望ましい、ＭｏＳｉｘ内の満足なＳ　ｉ　／　Ｍ　ｏ
比は、１００℃の基板温度で得られる。この温度におい
て、７０〜８０％のステップカバレージおよび８５０オ
ングストロ一ム／分の蒸着速度のスベキュラ−（ｓｐｅ
ｃｕ　ｌ　ａｒ）膜が得られる。１２０μΩ−ｃｍのバ
ルク抵抗は、Ｗ　Ｓ　ｉにの２倍であるが、接着力は優
秀である。さらに、工程の温度は、ＷＳｉによりも約２
００℃低い、このことは、リフト−オフ技術への応用を
可能にしている。
プラスチックまたはその他の非耐熱ぜい材料上のコンフ
ォーマルメタライゼーション（非ＲＴＰ）が、１２０程
度の温度で蒸着される。
本発明を特定の実施例によって説明してきたが、多くの
変形や修正が可能である。
【図面の簡単な説明】
第１図は、ＲＴＰ抵抗（μΩ−ｃｍ　）　、　Ｓ　ｉ　
／　Ｍ　。 比および蒸着速度（オングストローム７分）対蒸着温度
のグラフである。 蒸着条件：０．２５）−−ル、４．３ｓｃｃｍＭ　ｏＦ
　ｓ、１００Ｓｃｃ噛ＳｉＨ，； 基板：　熱オキサイド−黒塗りマーク 未ドープ・ポリシリコン／オキサイド −白抜きマーク 第２図は、ＲＴＰ抵抗（μΩ−ｃｍ　）　、　Ｓ　ｉ　
／　Ｍ　。 比および蒸着速度オングストローム７分）対蒸着温度の
グラフである。 蒸着条ｐｌ−：０．２８）−−ル、３．４＋ｃｃｍＭ　
ｏＦ　ｓ、１３５ｓｃｃ講５ｉｌ−１喝； 基板：　熱オキサイド−黒塗りマーク 未ドープ・ポリシリコン／オキサイド −白抜きマーク 第３図は、ＲＴＰ抵抗（μΩ−ｃｍ）、Ｓｉ７Ｍ。 比および蒸着速度（オングストローム７分）対ＭｏＦ、
流速（ｓｃｃ糟）のグラフである。 蒸着条件：　０．２５）−−ル、１５０℃、１００１０
０５ｅ　ｉ　Ｈ＋　： 基板：　熱オキサイド 特許出願人　パリアン・アソシエイッ・インコーホレイ
テッド 代理人　弁理士　竹内澄夫　他２名 屏、五籠厘　・。 ＩＧ−２

Claims (1)

  1. 【特許請求の範囲】 １、低圧下で基板上にメタルシリサイド膜を低圧蒸着す
    るための、以下の工程から成る方法：（ａ）壁が冷却さ
    れている反応器内において、基板を約４０℃から約５０
    ０℃までの温度に維持する工程： （ｂ）ＭｏＦ＿６、ＷＦ＿６、ＴａＣｌ＿５およびＴｉ
    Ｃｌ＿４から成る群から選択した金属化合物と、ＳｉＨ
    ＿４およびＳｉ＿２Ｈ＿６から成る群から選択したシリ
    コン化合物とを同時に反応器内に導入する工程であり、
    前記金属化合物がＷＦ＿６ＴａＣｌ＿５またはＴｉＣｌ
    ＿４であるときにシリコン化合物がＳｉ＿２Ｈ＿６であ
    り約２．３以下のシリコン対金属比を有するメタルシリ
    サイドが前記基板上に蒸着される、ところの工程。 ２、特許請求の範囲第１項に記載された方法であって： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ３、特許請求の範囲第１項に記載された方法であって： 金属化合物がＭｏＦ＿６であり、シリコン化合物がＳｉ
    Ｈ＿４であり、かつ温度が約９０℃から約１７０℃まで
    の間である： ところの方法。 ４、特許請求の範囲第３項に記載された方法であって： 前記温度が約１２０℃から約１６０℃までの間である： ところの方法。 ５、特許請求の範囲第３項に記載された方法であって： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ６、特許請求の範囲第４項に記載された方法であって： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ７、特許請求の範囲第１項に記載された方法であって： 金属化合物がＭｏＦ＿５であり、シリコン化合物がＳｉ
    ＿２Ｈ＿６であり、かつ温度が約４０℃から約９０℃ま
    での間である： ところの方法。 ８、特許請求の範囲第７項に記載された方法であって： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ９、特許請求の範囲第１項に記載された方法であって： 金属化合物がＷＦ＿６であり、かつ温度が約１８０℃か
    ら約２５０℃までの間である： ところの方法。 １０、特許請求の範囲第９項に記載された方法であつて
    ： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 １１、特許請求の範囲第１項に記載された方法であつて
    ： 金属化合物がＴａＣｌ＿５またはＴｉＣｌ＿４であり、
    かつ温度が約３５０℃から約５００℃までの間である： ところの方法。 １２、特許請求の範囲第９項に記載された方法であって
    ： 前記温度が約３５０℃から約４００℃までの間である： ところの方法。 １３、特許請求の範囲第１１項に記載された方法であつ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ、プラズ
    マ処理を受ける： ところの方法。 １４、特許請求の範囲第１２項に記載された方法であっ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 １５、特許請求の範囲第１項に記載された方法であつて
    ： 前記金属化合物が、約２ｓｃｃｍから約１０ｓｃｃｍの
    流速で反応器内へと導入され： シリコン化合物が、約１５ｓｃｃｍから約１４５ｓｃｃ
    ｍの流速で反応器内へと導入される：ところの方法。 １６、特許請求の範囲第１項に記載された方法であつて
    ： シリコン対金属比が、約１．７から約２．３である： ところの方法。 １７、低圧下で基板上にモリブデンシリサイド膜を低圧
    蒸着するための、以下の工程から成る方法： （ａ）壁が冷却されている反応器内において、基板を約
    ４０℃から約１７０℃までの温度に維持する工程： （ｂ）約２ｓｃｃｍから約１０ｓｃｃｍの流速でＭｏＦ
    ＿６を、かつ約１５ｓｃｃｍから約１４５ｓｃｃｍの流
    速でＳｉＨ＿４およびＳｉ＿２Ｈ＿６から成る群から選
    択したシリコン化合物を同時に反応器内に導入する工程
    であり、約２．３以下のシリコン対モリブデン比を有す
    るモリブデンシリサイド膜が前記基板上に蒸着される、
    ところの工程。 １８、特許請求の範囲第１７項に記載された方法であっ
    て： シリコン化合物がＳｉＨ＿４であり、かつ温度が約９０
    ℃から約１７０℃までの間である： ところの方法。 １９、特許請求の範囲第１８項に記載された方法であっ
    て： 前記温度が約１２０℃から約１６０℃までの間である： ところの方法。 ２０、特許請求の範囲第１７項に記載された方法であっ
    て： シリコン化合物がＳｉ＿２Ｈ＿６であり、かつ温度が約
    ４０℃から約９０℃までの間である： ところの方法。 ２１、特許請求の範囲第１７項に記載された方法であっ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ２２、特許請求の範囲第１８項に記載された方法であっ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ２３、特許請求の範囲第１９項に記載された方法であつ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ２４、特許請求の範囲第２０項に記載された方法であつ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ２５、特許請求の範囲第１７項に記載された方法であっ
    て： シリコン対モリブデン比が、約１．７から約２．３であ
    る： ところの方法。 ２６、低圧下で基板上にモリブデンシリサイド膜を低圧
    蒸着するための、以下の工程から成る方法： （ａ）壁が冷却されている反応器内において、基板を約
    ９０℃から約１７０℃までの温度に維持する工程： （ｂ）約２ｓｃｃｍから約１０ｓｃｃｍの流速でＭｏＦ
    ＿６を、かつ約１５ｓｃｃｍから約１４５ｓｃｃｍの流
    速でＳｉＨ＿４を同時に反応器内に導入する工程であり
    、約２．３以下のシリコン対モリブデン比を有するモリ
    ブデンシリサイド膜が前記基板上に蒸着される、ところ
    の工程。 ２７、特許請求の範囲第２６項に記載された方法であっ
    て： 前記温度が約１２０℃から約１６０℃までの間である： ところの方法。 ２８、特許請求の範囲第２６項に記載された方法であっ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ２９、特許請求の範囲第２７項に記載された方法であっ
    て： 工程（ｂ）に先立ち、前記基板が反応器内でＨ＿２プラ
    ズマ処理を受ける： ところの方法。 ３０、特許請求の範囲第２６項に記載された方法であっ
    て： シリコン対モリブデン比が、約１．７から約２．３であ
    る： ところの方法。 ３１、特許請求の範囲第２７項に記載された方法であっ
    て： シリコン対モリブデン比が、約１．７から約２．３であ
    る： ところの方法。 ３２、低圧下で基板上にモリブデンシリサイド膜を低圧
    蒸着するための、以下の工程から成る方法： （ａ）壁が冷却されている反応器内において、基板を約
    ９０℃から約１７０℃までの温度に維持する工程： （ｂ）前記基板をＨ＿２プラズマで処理する工程：（ｃ
    ）約２ｓｃｃｍから約１０ｓｃｃｍの流速でＭｏＦ＿６
    を、かつ約１５ｓｃｃｍから約１４５ｓｃｃｍの流速で
    ＳｉＨ＿４を同時に反応器内に導入する工程であり、約
    ２．３以下のシリコン対モリブデン比を有するモリブデ
    ンシリサイド膜が前記基板上に蒸着される、ところの工
    程。 ３３、特許請求の範囲第３２項に記載された方法であっ
    て： 前記温度が約１２０℃から約１６０℃までの間である： ところの方法。 ３４、特許請求の範囲第３２項に記載された方法であつ
    て： 工程（ｂ）に先立ち、前記反応器が浄化される：ところ
    の方法。 ３５、特許請求の範囲第３２項に記載された方法であっ
    て： シリコン対モリブデン比が、約１．７から約２．３であ
    る： ところの方法。 ３６、特許請求の範囲第３３項に記載された方法であっ
    て： シリコン対モリブデン比が、約１．７から約２．３であ
    る： ところの方法。
JP62112647A 1986-05-15 1987-05-11 メタルシリサイドの低圧化学蒸着 Pending JPS62267472A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/863,622 US4766006A (en) 1986-05-15 1986-05-15 Low pressure chemical vapor deposition of metal silicide
US863622 1992-04-03

Publications (1)

Publication Number Publication Date
JPS62267472A true JPS62267472A (ja) 1987-11-20

Family

ID=25341425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62112647A Pending JPS62267472A (ja) 1986-05-15 1987-05-11 メタルシリサイドの低圧化学蒸着

Country Status (3)

Country Link
US (1) US4766006A (ja)
EP (1) EP0245934A3 (ja)
JP (1) JPS62267472A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
JPH06163435A (ja) * 1992-08-07 1994-06-10 Micron Technol Inc 半導体ウェファへのケイ化チタンの化学蒸着方法
JP2005524991A (ja) * 2002-05-07 2005-08-18 東京エレクトロン株式会社 熱ｃｖｄ法の後に窒化物形成法を行うことにより共形の窒化タンタルシリサイドを形成する方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2623014B1 (fr) * 1987-11-09 1990-03-23 France Etat Procede de depot selectif d'un siliciure de metal refractaire sur des zones de silicium
US5167986A (en) * 1988-04-15 1992-12-01 Gordon Roy G Titanium silicide-coated glass windows
US4957777A (en) * 1988-07-28 1990-09-18 Massachusetts Institute Of Technology Very low pressure chemical vapor deposition process for deposition of titanium silicide films
US4853347A (en) * 1988-10-03 1989-08-01 Motorola, Inc. Selective metal deposition process
ES2015776A6 (es) * 1988-10-07 1990-09-01 American Telephone & Telegraph Metodo de fabricacion de dispositivos semiconductores.
US5180432A (en) * 1990-01-08 1993-01-19 Lsi Logic Corporation Apparatus for conducting a refractory metal deposition process
EP1069610A2 (en) * 1990-01-08 2001-01-17 Lsi Logic Corporation Refractory metal deposition process for low contact resistivity to silicon and corresponding apparatus
EP0443277B1 (en) * 1990-02-20 1998-12-30 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Metallized ceramic body and method to make the same
KR930002673B1 (ko) * 1990-07-05 1993-04-07 삼성전자 주식회사 고융점금속 성장방법
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
US5380566A (en) * 1993-06-21 1995-01-10 Applied Materials, Inc. Method of limiting sticking of body to susceptor in a deposition treatment
US5378654A (en) * 1994-05-24 1995-01-03 United Microelectronics Corporation Self-aligned contact process
US5554566A (en) * 1994-09-06 1996-09-10 United Microelectronics Corporation Method to eliminate polycide peeling
US5633036A (en) * 1995-04-21 1997-05-27 The Board Of Trustees Of The University Of Illinois Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions
US5908659A (en) * 1997-01-03 1999-06-01 Mosel Vitelic Inc. Method for reducing the reflectivity of a silicide layer
US6162715A (en) 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
TW396646B (en) 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
KR100425147B1 (ko) * 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법
JP3191290B2 (ja) * 1999-01-07 2001-07-23 日本電気株式会社 半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマｃｖｄ装置
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6995081B2 (en) * 2002-08-28 2006-02-07 Micron Technology, Inc. Systems and methods for forming tantalum silicide layers
US6794284B2 (en) * 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US6967159B2 (en) 2002-08-28 2005-11-22 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using organic amines
US7727588B2 (en) * 2003-09-05 2010-06-01 Yield Engineering Systems, Inc. Apparatus for the efficient coating of substrates
US7521356B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds
US8557702B2 (en) * 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
US20180312966A1 (en) * 2015-10-23 2018-11-01 Applied Materials, Inc. Methods For Spatial Metal Atomic Layer Deposition
KR102163383B1 (ko) * 2016-12-12 2020-10-08 어플라이드 머티어리얼스, 인코포레이티드 실리사이드 형성을 위한 방법들
CN111194361B (zh) * 2017-10-09 2022-12-13 应用材料公司 用于金属沉积的作为成核层的保形的掺杂的非晶硅

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59179775A (ja) * 1983-03-29 1984-10-12 ジ−ナス・インコ−ポレイテツド タングステン　シリサイドをデポジションする装置
JPS6096763A (ja) * 1983-10-31 1985-05-30 アドヴアンスト　セミコンダクタ−　マテイリアルズ　アメリカ　インコ−ポレ−テツド プラズマ強化化学蒸着によるケイ化チタンを含む低抵抗率膜の製造方法
JPS60200966A (ja) * 1984-03-16 1985-10-11 ジ−ナス　インコ−ポレイテツド 複合被膜
JPS61221376A (ja) * 1985-03-27 1986-10-01 Hitachi Ltd 金属薄膜形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4359490A (en) * 1981-07-13 1982-11-16 Fairchild Camera & Instrument Corp. Method for LPCVD co-deposition of metal and silicon to form metal silicide
US4504521A (en) * 1984-03-22 1985-03-12 Rca Corporation LPCVD Deposition of tantalum silicide
DE3413064A1 (de) * 1984-04-06 1985-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von metallsilizidschichten durch abscheidung aus der gasphase bei vermindertem druck und deren verwendung
US4568565A (en) * 1984-05-14 1986-02-04 Allied Corporation Light induced chemical vapor deposition of conductive titanium silicide films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59179775A (ja) * 1983-03-29 1984-10-12 ジ−ナス・インコ−ポレイテツド タングステン　シリサイドをデポジションする装置
JPS6096763A (ja) * 1983-10-31 1985-05-30 アドヴアンスト　セミコンダクタ−　マテイリアルズ　アメリカ　インコ−ポレ−テツド プラズマ強化化学蒸着によるケイ化チタンを含む低抵抗率膜の製造方法
JPS60200966A (ja) * 1984-03-16 1985-10-11 ジ−ナス　インコ−ポレイテツド 複合被膜
JPS61221376A (ja) * 1985-03-27 1986-10-01 Hitachi Ltd 金属薄膜形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902645A (en) * 1987-08-24 1990-02-20 Fujitsu Limited Method of selectively forming a silicon-containing metal layer
JPH06163435A (ja) * 1992-08-07 1994-06-10 Micron Technol Inc 半導体ウェファへのケイ化チタンの化学蒸着方法
JP2005524991A (ja) * 2002-05-07 2005-08-18 東京エレクトロン株式会社 熱ｃｖｄ法の後に窒化物形成法を行うことにより共形の窒化タンタルシリサイドを形成する方法

Also Published As

Publication number Publication date
EP0245934A3 (en) 1988-08-03
EP0245934A2 (en) 1987-11-19
US4766006A (en) 1988-08-23

Similar Documents

Publication Publication Date Title
JPS62267472A (ja) メタルシリサイドの低圧化学蒸着
US8456007B2 (en) Chemical vapor deposition of titanium
US4557943A (en) Metal-silicide deposition using plasma-enhanced chemical vapor deposition
US4608271A (en) Method for the manufacture of metal silicide layers by means of reduced pressure gas phase deposition
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
US4359490A (en) Method for LPCVD co-deposition of metal and silicon to form metal silicide
US5246881A (en) Low-pressure chemical vapor deposition process for depositing high-density, highly-conformal, titanium nitride films of low bulk resistivity
US5252518A (en) Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane
JPH0120228B2 (ja)
KR960012331A (ko) SiH₄를 이용한 반도체 기판 가공 장치 및 방법과 그 제조물
JPH05195228A (ja) 低温化学蒸着法
US6812146B2 (en) Chemical vapor deposition process for depositing titanium nitride films from an organo-metallic compound
WO1991017566A1 (en) Tungsten disilicide cvd
US5997950A (en) Substrate having uniform tungsten silicide film and method of manufacture
JP2599560B2 (ja) ケイ化タングステン膜形成方法
US6433434B1 (en) Apparatus having a titanium alloy layer
JPH05129231A (ja) 電極配線
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
JP3194256B2 (ja) 膜成長方法と膜成長装置
JP3953244B2 (ja) 薄膜形成方法
JP7542046B2 (ja) バリア層なしのタングステン堆積物
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법
JPS61250173A (ja) タングステンシリサイド膜の成長方法
JP2841449B2 (ja) ビアホール内配線およびその形成方法
Jun et al. The effects of process conditions and substrate on copper MOCVD using liquid injection of (hfac) Cu (vtmos)