JP2841449B2 - ビアホール内配線およびその形成方法 - Google Patents

ビアホール内配線およびその形成方法

Info

Publication number
JP2841449B2
JP2841449B2 JP1088619A JP8861989A JP2841449B2 JP 2841449 B2 JP2841449 B2 JP 2841449B2 JP 1088619 A JP1088619 A JP 1088619A JP 8861989 A JP8861989 A JP 8861989A JP 2841449 B2 JP2841449 B2 JP 2841449B2
Authority
JP
Japan
Prior art keywords
via hole
wiring
insulating film
aluminum
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1088619A
Other languages
English (en)
Other versions
JPH02267933A (ja
Inventor
千秋 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1088619A priority Critical patent/JP2841449B2/ja
Publication of JPH02267933A publication Critical patent/JPH02267933A/ja
Application granted granted Critical
Publication of JP2841449B2 publication Critical patent/JP2841449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路における層間配線のための
ビアホール内配線との形成方法に関する。
〔従来の技術〕
半導体素子の高速化、大容量化に伴ない、素子の集積
度をより向上させることが急務となっている。このた
め、高度な微細プロセス技術が要求され、例えば16Mビ
ットDRAMではサブミクロンの精度が必要となる。微細プ
ロセス技術の中でも、特に微細配線技術は素子サイズに
直接影響を与えることから重要度を増している。素子の
高速性を上げるには、配線抵抗の低減が不可欠であり、
その一つの解決策として、近年多層金属配線が用いられ
るようになった。この場合、層間配線のためにビアホー
ル内の配線が必要になる。
ビアホール内配線の形成には、従来、蒸着法またはス
パッタ法が用いられてきた。しかし、ビアホール径がサ
ブミクロンになると、蒸着法ではアスペクト比の高いビ
アホールを埋めきることができないという問題点が生じ
る。このため、気相成長法(Chemical Vapor Depositio
n、以下CVDと記す)を用い、ビアホール部分に選択的に
金属を堆積させることが試みられるようになった。金属
の選択CVDの例として、タングステン(W)、タングス
テンシリサイド(WSix)があげられる。
〔発明が解決しようとする課題〕
Wの選択成長については、アルブケルク(Albuquerqu
e)、プロシーディングズ オブ タングステン アン
ド アザー リフラクトリー メタルズ フォー ブィ
エルエスアイ アプリケーションズ(Proceedings of T
ungsten and Other Refractory Metals for VLSI Appli
cations)、407ページ、1985年に、原料ガスとして六フ
ッ化タングステン(WF6)を用い、水素気流中でSi基板
上にWが選択成長できることが報告されている。この方
法では、ある程度Wが成長すると、そこで成長速度が激
減してしまうため、ビアホールを埋め込めないという問
題があった。この理由は次のように考えられている。水
素よりもSiの方が還元性が強いので、Si上への成長で
は、水素による還元反応と同時に、基板からSi原子が拡
散し WF6+6/xSi→W+6/xSiFx(x=1〜4) …(1) なる反応が生じる。Wの膜厚がある程度以上になると、
基板から拡散するSi原子の数が減少する。このため、
(1)式の反応は生じなくなり、代りに WF6+3H2→W+6HF …(2) なる還元反応によりWが成長する。しかし、(2)式に
よるWの成長速度が非常に低いため、成長速度が激減す
る。
一方、WSixによるビアホールの埋め込みに関しては、
WF6をシラン(SiH4)で還元する方法があり、これに関
しては、ティ・オーバ、エス・イノウエ、エム・メダ
(T.Ohba,S.Inoue,M.Meda)、プロシーティングス オ
ブ アイイーイーイー アイイーディーエム テクニカ
ル ダイジェスト(Proceedings of IEEE IEDM Technic
al Digest)、213ページ、1987年に報告されている。こ
の場合、水素還元で見られたような成長の停止、低成長
速度という問題はない。しかし、WSixは金属Wと比べ抵
抗率が1桁以上高いため、配線材料として不利である。
また、水素およびシラン還元による選択成長では、成
長界面に1%近い高濃度のフッ素が蓄積することが知ら
れており、このため堆積膜の密着性が低下し、埋め込ん
だW、WSixが容易に剥離するという欠点があった。
本発明の目的は、抵抗が低く、かつ基板との密着性の
高いビアホール内配線とその形成法を提供することにあ
る。
〔課題を解決するための手段〕
本発明のビアホール内配線は、半導体基板上に絶縁膜
を介して下層導体層と上層導体層とが設けられ、かつ前
記下層導体層と上層導体層とが前記絶縁膜に設けられた
ビアホールに埋込まれた導体で電気的に接続されている
ビアホール内配線において、前記導体が少くともタング
ステンとアルミニウムを含み、前記導体が少なくともタ
ングステンとアルミニウムを含む合金から成ることを特
徴とする。
本発明のビアホール内配線の形成方法は、半導体基板
上の下層導体層を絶縁膜で覆い該絶縁膜にビアホールを
形成し、該ビアホールを導体で埋めた後前記絶縁膜上に
上層導体層を形成して前記下層導体層と上層導体層とを
電気的に接続するビアホール内配線の形成方法におい
て、原料ガスとしてアルミニウム原子を含む有機金属と
六フッ化タングステンを少くとも用いる気相成長法を用
いて前記ビアホール内にタングステンとアルミニウムを
含む合金から成る導体を形成することを特徴とする。
〔作用〕
金属アルミニウムの抵抗率は、約3Ωcmとタングステ
ンの5Ωcmの比べ低く、さらにWSixの抵抗率の1/10以下
である。従って、W−Alの合金をビアホールの埋め込み
に用いることで、WやWSixを用いる場合に比べ抵抗値が
低減される。また、Alのみでビアホールを埋め込んだ場
合、エレクトロマイグレーションによる断線の可能性が
あるが、W−Al合金ではエレクトロマイグレーションの
影響は大幅に低減される。
ところで、従来の選択CVDは、アルミニウムを広い成
長条件で選択成長させることが困難であり、本発明のビ
アホール内配線を形成することは困難であった。
本発明による形成方法では、アルミニウムを選択的に
堆積させることができるため、WとAlからなる電極を選
択的に形成することが可能である。
有機アルミニウムとしてジエチルアルミニウムクロラ
イド(DEAlCl)を例にとると、DEAlClはSiO2、SiNx上の
分解温度が金属や半導体表面上での分解温度より高いた
め、400℃以下では後者の上にのみ選択的に堆積する。
従って、WF6をDEAlClと同時に供給すると、 WF6+2Al→W+2AlF3 なる還元反応によりAlが堆積した部分のみにWが堆積
し、結果としてW−Al合金を選択的に堆積させることが
できる。生成されたAlF3は蒸気圧が高いため、成長表面
に滞在することがない。よって、WF6の水素、シラン還
元でみられたような成長界面へのフッ素の蓄積が起こら
ず、下地との密着性もよい。さらに、WとAlの組成比
を、WF6と有機アルミニウムの供給量により調節できる
という特徴をを持つ。
〔実施例〕
次に、本発明の一実施例について図面を用いて説明す
る。
第1図は本発明の実施に使用する気相成長装置の系統
図である。
アルミニウム原子を含む有機金属としてジエチルアル
ミニウムクロライド(以下DEAlClと記す)を用いた。恒
温槽1により60℃に保たれたDEAlCl2はキャリア窒素3
によりバルブされ、反応管4に供給される。途中配管
は、DEAlClの析出を防ぐため、ヒーター5により80℃に
昇温した。キャリア窒素3の流量およびWF6ガス6の流
量は流量制御器7により制御した。基板8はカーボンサ
セプタ9上に置かれ、高周波加熱により成長温度まで昇
温される。反応管3は圧力制御器10およびポンプ11によ
り100Torrに保った。DEAlClのキャリア窒素は400SCCMと
し、WF6流量は25、50、75、100SCCMとした。全窒素量は
2SLMとし、成長温度は32℃とした。
第2図は本発明の実施に使用した基板の断面図であ
る。
結晶面(100)のSi基板21の上にSiO2膜22が200nmの厚
さに、Al膜23が500nmの厚さに、さらにSiO2膜24が1μ
mの厚さに順次堆積されており、最上層のSiO2膜24には
0.5μm径のビアホール25が形成されている。
上記成長条件の下で、すべての試料についてビアホー
ル部分のみに金属の堆積がみられた。堆積した金属の組
成をオージェ電子分光により分析した結果、堆積した金
属はWとAlからなること、およびWF6流量の増加と共に
W含有率が増加することがわかった。また、フッ素は検
出されず、体積した膜の密着性も良好であった。
WF6流量50SCCMの条件で、ビアホールを完全に埋め込
み、その後Alを蒸着したところ、第1層のAl膜と電気的
に良好なコンタクトがとれていることがわかった。ま
た、ビアホール部分の抵抗率はバルクの値とほぼ等しか
った。
次に、比較のため、選択成長を行ったのと同じ基板上
にW、Alを蒸着法でそれぞれ1μm堆積したものを作製
した。この場合、段切れにより第1層とのコンタクトが
とれないものが全体の約40%あった、また、段切れして
いないものについても、ビアホール全体が埋め込まれて
いないため、ビアホール部分の抵抗率が高かった。これ
により、本発明により高アスペクト比のビアホールに対
しても、良好なコンタクトをとることができることがわ
かった。
本実施例では、Al原子を含む有機金属としてジエチル
アルミニウムクロライドを用いたが、本発明はこれに限
定されず、トリエチルアルミニウム、トリイソプチルア
ルミニウムを用いた場合も同様の効果が得られる。
本実施例では、減圧下の成長を示したが、本発明にお
ける選択性は、基板表面の触媒作用により有機アルミニ
ウムの分解が低温で起こることを利用したものなので、
常圧下の成長でも同様の効果が得られる。また同じ理由
から、高周波加熱炉のかわりにホットウォール炉を用い
ることもできる。
〔発明の効果〕
本発明によれば、WSixを用いる場合に比べてコンタク
ト抵抗が低く、かつ基板との密着性の高いビアホール内
配線を形成することができる。さらに、本発明によるビ
アホール内配線は、Alで問題となるエレクトロマイグレ
ーションの影響もない。
【図面の簡単な説明】
第1図は本発明の実施に使用する気相成長装置の系統
図、第2図は本発明の実施に使用した基板の断面図であ
る。 1……恒温槽、2……DEAlCl、3……キャリア窒素、4
……反応管、5……ヒーター、6……WF6ガス、7……
流量制御器、8……基板、9……カーボンサセプタ、10
……圧力制御器、11……ポンプ、12……Si基板、22……
SiO2膜、23……Al膜、24……SiO2膜、25……ビアホー
ル。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に絶縁膜を介して下層導体層
    と上層導体層とが設けられ、かつ前記下層導体層と上層
    導体層とが前記絶縁膜に設けられたビアホールに埋込ま
    れた導体で電気的に接続されているビアホール内配線に
    おいて、前記導体が少くともタングステンとアルミニウ
    ムを含む合金から成ることを特徴とするビアホール内配
    線。
  2. 【請求項2】半導体基板上の下層導体層を絶縁膜で覆い
    該絶縁膜にビアホールを形成し、該ビアホールを導体で
    埋めた後前記絶縁膜上に上層導体層を形成して前記下層
    導体層と上層導体層とを電気的に接続するビアホール内
    配線の形成方法において、原料ガスとしてアルミニウム
    原子を含む有機金属と六フッ化タングステンとを少くと
    も用いる気相成長法を用いて前記ビアホール内にタング
    ステンとアルミニウムを含む合金から成る導体を形成す
    ることを特徴とするビアホール内配線の形成方法。
JP1088619A 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法 Expired - Fee Related JP2841449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1088619A JP2841449B2 (ja) 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1088619A JP2841449B2 (ja) 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法

Publications (2)

Publication Number Publication Date
JPH02267933A JPH02267933A (ja) 1990-11-01
JP2841449B2 true JP2841449B2 (ja) 1998-12-24

Family

ID=13947821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1088619A Expired - Fee Related JP2841449B2 (ja) 1989-04-07 1989-04-07 ビアホール内配線およびその形成方法

Country Status (1)

Country Link
JP (1) JP2841449B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240743A (ja) * 1985-08-16 1987-02-21 Toshiba Corp 半導体装置の製造方法
JPH0744180B2 (ja) * 1986-02-12 1995-05-15 富士通株式会社 気相成長による配線層の形成方法
JPS6465852A (en) * 1987-09-07 1989-03-13 Hitachi Ltd Method of filling fine hole with metal

Also Published As

Publication number Publication date
JPH02267933A (ja) 1990-11-01

Similar Documents

Publication Publication Date Title
US5527739A (en) Process for fabricating a semiconductor device having an improved metal interconnect structure
KR100546943B1 (ko) 반도체장치형성방법
US5240739A (en) Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US5391517A (en) Process for forming copper interconnect structure
JP6200487B2 (ja) 原子層堆積法の使用によるTiSiN薄層の形成方法
JPH05195228A (ja) 低温化学蒸着法
JP2002124488A (ja) W(co)6からのタングステン膜の堆積方法
US5856236A (en) Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
JP3220034B2 (ja) 半導体装置及びその製造方法
JPS62267472A (ja) メタルシリサイドの低圧化学蒸着
JPH04318170A (ja) 銅金属フィルムの選択溶蝕法
US6025269A (en) Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US5653810A (en) Apparatus for forming metal film and process for forming metal film
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
KR100624351B1 (ko) 금속 필름의 화학적 증착 방법
JP2841449B2 (ja) ビアホール内配線およびその形成方法
TW543101B (en) Method of achieving high adhesion of CVD copper thin films on TaN substrates
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR960006436B1 (ko) 반도체장치의 콘택플러그 형성방법
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
EP0417997B1 (en) Process for forming metal deposited film containing aluminum as main component by use of alkyl aluminum hydride
JP3176088B2 (ja) 堆積膜形成法
JPS6220870A (ja) アルミニウム層の化学気相成長方法
JPS61250173A (ja) タングステンシリサイド膜の成長方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees