JP3213032B2 - アモルファス層を用いた集積回路製作 - Google Patents

アモルファス層を用いた集積回路製作

Info

Publication number
JP3213032B2
JP3213032B2 JP32083691A JP32083691A JP3213032B2 JP 3213032 B2 JP3213032 B2 JP 3213032B2 JP 32083691 A JP32083691 A JP 32083691A JP 32083691 A JP32083691 A JP 32083691A JP 3213032 B2 JP3213032 B2 JP 3213032B2
Authority
JP
Japan
Prior art keywords
temperature
pressure
amorphous
precursor gas
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32083691A
Other languages
English (en)
Other versions
JPH04291714A (ja
Inventor
シン マノチャ アジット
クマー ナンダ アラン
ヴィア シン ラナ ヴィレンドラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH04291714A publication Critical patent/JPH04291714A/ja
Application granted granted Critical
Publication of JP3213032B2 publication Critical patent/JP3213032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】技術分野 本発明は一般的には半導体集積回路製作、より具体的に
は相変換を起こす材料を用いた集積回路製作に係わる。
【０００２】本発明の背景 集積回路の製作において、各種材料層の形成は、その層
の原料となる材料を含むプリカーサガスの分解工程によ
りなされることがしばしば慣習的になっている。典型的
な例はプリカーサガスとしてシランガスの分解によるア
モルファスシリコンの形成である。アモルファスシリコ
ンはポリ−緩衝ＬＯＣＯＳ分離技術を含む集積回路技術
に、各種の用途をもつ。一般に、アモルファスシリコン
は適当なプリカーサガスを用いて、反応容器内で堆積さ
せる。
【０００３】伝統的には、容器内で基板上に適当な厚さ
の層を堆積させた後、堆積プロセスは容器へのプリカー
サガスの流れを閉じることにより、停止させる。
【０００４】本発明の要旨 本出願人らは上のプロセスを行なったとき、アモルファ
スシリコン層を形成した後、多数のシリコン結晶がアモ
ルファスシリコン層の最上部上に観察されることがある
ことを見出した。これらのシリコンは、エッチング又は
酸化物成長のようなその後のプロセス工程中、問題を生
じる可能性がある。
【０００５】本出願人らはきわめてわずかなオーバーエ
ッチングしか許されないサブミクロン技術（たとえば、
ゲートパターン形成）において、結晶形性の問題は特に
面倒を起こすことを見出した。より大きなオーバーエッ
チングを許容する古い、より大きな線幅技術では、結晶
形成は示されず、実際それらが起こったとき、その後の
オーバーエッチングで結晶が消費されるためである。
【０００６】本出願人はシリコン結晶の形成は、シラン
を止める前に、容器の温度を下げることにより、防止さ
れることを見出した。温度を下げると、堆積プロセスが
アモルファスから結晶シリコン相へ動くのを確実に防止
する助けとなり、そのためすでに形成されたアモルファ
ス層の最上部上へのシリコン結晶の形成が妨げられる。
【０００７】本発明はシリコン以外の他の材料の形成に
応用できる。一実施例において、本発明は少なくとも２
つの相（１つはある温度と圧力に付随した望ましい相）
で存在できる材料の層の形成を含む。形成はプリカーサ
ガスの流れを停止し、それにより容器内の残留プリカー
サガスの圧力を下げることによって停止させる。停止の
前に、温度は第２の値に変え、それにより残留プリカー
サガスは所望の相で材料を形成する傾向をもつ。
【０００８】詳細な記述 典型的な場合、アモルファスシリコンの層は以下の反応
でシランを分解させることを用いて堆積させる。 ＳｉＨ4 → Ｓｉ＋２Ｈ2 他のプリカーサガスも用いることができる。他の適当な
プリカーサガスの例は、ＳｉＨ3Ｃｌ、ＳｉＨ2Ｃｌ2、
ＳｉＨＣｌ3及びＳｉ2Ｈ6（ジシラン）である。また、
Ｈ2を堆積中還元剤として用いてもよい。窒素またはア
ルゴンのようなガスを、不活性キャリヤガスとして用い
てもよい。
【０００９】先に述べたように、本出願人は上のプロセ
スにより形成したアモルファスシリコンの層の最上部上
に、小さなシリコン結晶の形成を見出した。これらの結
晶は望ましくない。それらはその後堆積させる層の汚染
となり得るとともに、それらはその後のエッチングを妨
げる（残留シリコン粒がエッチング後に残る可能性があ
る）可能性があり、あるいはそれらはその後の酸化物成
長中問題を生じる可能性がある。
【００１０】典型的なアモルファスシリコンの堆積プロ
セスにおいて、所望のアモルファス薄膜厚が達成された
とき、（通常反応容器の上流にある適切なバルブにおい
て）プリカーサガス流は単に停止させる。
【００１１】本出願人らはプリカーサガスを停止させた
後、反応容器に導く供給管及び反応容器それ自身の中
に、少量のプリカーサガスが残ることを見出した。少量
の残留プリカーサガスは、堆積に用いた圧力より低い圧
力にある。（もし、水素のようなもう１つのガスを反応
容器中で用いたとすると、プリカーサガスの分圧は減少
する。本明細書を通して用いられるように、“圧力”と
いう用語は、適切な所で分圧を意味する。）反応容器内
の温度が比較的一定に保たれる限り、プリカーサガスは
低下した圧力において加熱と分解を続け、すでに形成さ
れたアモルファスシリコン層の最上部上に、（アモルフ
ァスではなく）結晶シリコンの形成を起こす。
【００１２】この現象は図１を参照すると理解できる。
図１はシリコン中で起こる相変換を概略的に示すグラフ
である。曲線１１はシリコンのアモルファスと結晶形の
間の変換点の軌跡を概略的に示す。ＬＰＣＶＤ反応容器
中でシランを用いた典型的なプロセスは、図１のグラフ
上でＡと印した点で特徴づけられる。たとえば、ＬＰＣ
ＶＤ反応容器中の約２８０ｍＴｏｒｒの圧力及び約５７
０℃の堆積温度において、アモルファスシリコン層はシ
ランの分解により形成されることに気がつくであろう。
しかし、もしシランガス流を（温度を対応して下げるこ
となく）停止させると、圧力の下がったシランの残留量
は、短時間で反応を続ける。反応は最終的に図１のグラ
フ上のＢと印した点で起こる。従って、少量の結晶シリ
コンがすでに堆積させたアモルファス層の最上部上に形
成され始める。結晶形性は温度範囲が５６０−５７０℃
において最も観測されやすい。小さな結晶は５３０℃も
の低い温度でも観測される。
【００１３】結晶の形成を防止するため、出願人らはプ
リカーサガス流を停止させる前に、ウエハの温度を５３
０℃より十分低い温度に下げた。従って、図１を参照す
ると、温度は点Ｃに対応する値まで低下させた。プリカ
ーサガス流を停止した後、反応は点Ａから点Ｃに進む。
両方の点はグラフのアモルファス領域内にある。従っ
て、結晶シリコン粒の形成は防止される。もし、シラン
以外のプリカーサ（たとえばＳｉＨ3Ｃｌ，ＳｉＨ2Ｃｌ
2，ＳｉＨＣｌ3，Ｓｉ2Ｈ6）を用いると、上で述べた精
密な温度は変るかもしれないが、本発明の原理は同じま
まである。以下の例は本発明のプロセスを詳細に示す。
【００１４】例 アモルファスシリコンの層が、ブルース／ＢＴＵ社によ
り作製されたＬＰＣＶＤ水平ホットウォールチャンバ管
内のポリ−緩衝ＬＯＣＯＳプロセスで形成された。２８
０ｍＴｏｒｒの圧力におけるシランが、５７０℃の管温
度で導入された。約５５０オングストロームのアモルフ
ァス薄膜が堆積した。
【００１５】次に、シランの容器への供給は、入力バル
ブを閉じることにより停止した。温度の調整は行なわな
かった。ウエハは更に約５分間容器中に保たれた。次に
容器は真空にし、大気圧の窒素を再び満たした。走査電
子顕微鏡（ＳＥＭ）を用いて、ウエハを調べたところ、
アモルファス層の表面上の直径２５０−３００オングス
トロームまでのシリコン結晶が明らかになった。
【００１６】別のアモルファス堆積を、同じ条件下で行
なった。しかし、炉のパワーを停止し、炉温度が５００
℃に達した後できるだけ早く、シランを停止させた。ウ
エハのＳＥＭ分析では平滑なアモルファス表面が示さ
れ、シリコン結晶は全く明らかにされなかった。
【図面の簡単な説明】
【図１】ある種の堆積条件下でシリコンが経験する相変
換を示し、本発明の理解を助ける概略図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アラン クマー ナンダ アメリカ合衆国 18017 ペンシルヴァ ニア，ベスレヘム，ノース ハルビー ストリート 5630 (72)発明者 ヴィレンドラ ヴィア シン ラナ アメリカ合衆国 18104 ペンシルヴァ ニア，アレンタウン，レッド メイプル レーン 1524 (56)参考文献 特開 平２−156522（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/285

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくともアモルファスシリコン相及び
    多結晶シリコン相で存在しうるシリコンの層を形成する
    際に、 該形成は、反応容器において、該アモルファスシリコン
    相を形成させるための第１の温度及び第１の圧力におけ
    るプリカーサガス流を用いて生じるものであり、 反応容器内の該プリカーサガスの圧力を単に減少させる
    ことによって、該形成段階を停止させる段階のみでは、
    該多結晶シリコン相の材料をさらに形成される傾向にな
    ってしまう、半導体作成方法において、 該停止段階の前に、該温度を第２の温度に低下させ、そ
    れにより該低下した圧力における該プリカーサガスは多
    結晶シリコン相ではなく該アモルファスシリコン相で材
    料を形成する傾向となることを特徴とする方法。
  2. 【請求項２】 請求項１に記載の方法において、該第１
    の温度は約５３０乃至５７０℃であることを特徴とする
    方法。
  3. 【請求項３】 請求項１に記載の方法において、該第１
    の圧力は１ Ｔorr又はそれ以下であることを特徴とする
    方法。
  4. 【請求項４】 請求項１に記載の方法において、該第２
    の温度は５００℃又はそれ以下であることを特徴とする
    方法。
  5. 【請求項５】 請求項１に記載の方法において、該プリ
    カーサガスはシラン、ＳｉＨＣｌ３ 、ＳｉＨ２ Ｃｌ２
    、ＳｉＨ３ Ｃｌ２ 及びジシランからなる群から選択
    されることを特徴とする方法。
JP32083691A 1990-12-06 1991-12-05 アモルファス層を用いた集積回路製作 Expired - Fee Related JP3213032B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/622,993 US5135886A (en) 1990-12-06 1990-12-06 Integrated circuit fabrication utilizing amorphous layers
US622993 1990-12-06

Publications (2)

Publication Number Publication Date
JPH04291714A JPH04291714A (ja) 1992-10-15
JP3213032B2 true JP3213032B2 (ja) 2001-09-25

Family

ID=24496347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32083691A Expired - Fee Related JP3213032B2 (ja) 1990-12-06 1991-12-05 アモルファス層を用いた集積回路製作

Country Status (3)

Country Link
US (1) US5135886A (ja)
EP (1) EP0489541A3 (ja)
JP (1) JP3213032B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2761685B2 (ja) * 1991-10-17 1998-06-04 三菱電機株式会社 半導体装置の製造方法
EP0545585A3 (en) * 1991-12-03 1996-11-06 American Telephone & Telegraph Integrated circuit fabrication comprising a locos process
JPH05234900A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体装置の製造方法
US6083810A (en) * 1993-11-15 2000-07-04 Lucent Technologies Integrated circuit fabrication process
JPH07312353A (ja) * 1994-05-17 1995-11-28 Fuji Electric Co Ltd 半導体装置の製造方法
KR0144643B1 (ko) * 1994-12-28 1998-08-17 심상철 금속흡착법에 의한 다결정 규소박막의 제조방법
KR0171982B1 (ko) * 1995-12-02 1999-03-30 김주용 반도체 소자의 필드 산화막 형성방법
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317844A (en) * 1975-07-28 1982-03-02 Rca Corporation Semiconductor device having a body of amorphous silicon and method of making the same
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique

Also Published As

Publication number Publication date
JPH04291714A (ja) 1992-10-15
US5135886A (en) 1992-08-04
EP0489541A2 (en) 1992-06-10
EP0489541A3 (en) 1994-07-20

Similar Documents

Publication Publication Date Title
US4504521A (en) LPCVD Deposition of tantalum silicide
US6049131A (en) Device formed by selective deposition of refractory metal of less than 300 Angstroms of thickness
JP5015134B2 (ja) 基板から酸化物を除去する方法
JP3213032B2 (ja) アモルファス層を用いた集積回路製作
US5314848A (en) Method for manufacturing a semiconductor device using a heat treatment according to a temperature profile that prevents grain or particle precipitation during reflow
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
US5783257A (en) Method for forming doped polysilicon films
Yin et al. Oxygen‐plasma‐enhanced crystallization of a‐Si: H films on glass
US5298278A (en) Chemical vapor phase growth method and chemical vapor phase growth apparatus
US6333266B1 (en) Manufacturing process for a semiconductor device
JP2910422B2 (ja) 半導体装置の製造方法
JP2000150815A (ja) 半導体装置の製造方法及び半導体製造装置
JP3468347B2 (ja) 半導体素子の製造方法
JP3383794B2 (ja) 酸化を防止する窒化方法
JPH06333822A (ja) 半導体装置
JPH09129626A (ja) 薄膜形成方法
KR20000048210A (ko) 텅스텐막의 성막방법
JPH10223556A (ja) 半導体装置の製造方法
GB2326648A (en) Growth of polycrystalline silicon film by raising temperature during deposition
JP3154730B2 (ja) 薄膜処理方法及び装置
JP2001035842A (ja) Ｃｖｄ装置及び半導体装置の製造方法
JP3068522B2 (ja) 半導体装置の製造方法
JPH0778991A (ja) 半導体装置および半導体装置の製造方法
JPH07263342A (ja) 半導体装置の製造方法
JP3968222B2 (ja) 半導体薄膜の形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010618

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees