JPH04291714A - アモルファス層を用いた集積回路製作 - Google Patents

アモルファス層を用いた集積回路製作

Info

Publication number
JPH04291714A
JPH04291714A JP3320836A JP32083691A JPH04291714A JP H04291714 A JPH04291714 A JP H04291714A JP 3320836 A JP3320836 A JP 3320836A JP 32083691 A JP32083691 A JP 32083691A JP H04291714 A JPH04291714 A JP H04291714A
Authority
JP
Japan
Prior art keywords
silicon
precursor gas
silane
temperature
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3320836A
Other languages
English (en)
Other versions
JP3213032B2 (ja
Inventor
Ajit S Manocha
アジット　シン　マノチャ
Arun K Nanda
クマー ナンダ アラン
Virendra V S Rana
ヴィレンドラ　ヴィア　シン　ラナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04291714A publication Critical patent/JPH04291714A/ja
Application granted granted Critical
Publication of JP3213032B2 publication Critical patent/JP3213032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】技術分野 本発明は一般的には半導体集積回路製作、より具体的に
は相変換を起こす材料を用いた集積回路製作に係わる。
【０００２】本発明の背景 集積回路の製作において、適当なプリカーサ材料の分解
により、各種材料層を形成することは、しばしば慣習的
になっている。典型的な例はシランガスの分解によるア
モルファスシリコンの形成である。アモルファスシリコ
ンはポリ−緩衝ＬＯＣＯＳ分離技術を含む集積回路技術
に、各種の用途をもつ。一般に、アモルファスシリコン
は適当なプリカーサガスを用いて、反応容器内で堆積さ
せる。
【０００３】伝統的には、容器内で基板上に適当な厚さ
の層を堆積させた後、堆積プロセスは容器へのプリカー
サガスの流れを閉じることにより、停止させる。
【０００４】本発明の要旨 本出願人らは上のプロセスを行なったとき、アモルファ
スシリコン層を形成した後、多数のシリコン結晶がアモ
ルファスシリコン層の最上部上に観察されることがある
ことを見出した。これらのシリコンは、エッチング又は
酸化物成長のようなその後のプロセス工程中、問題を生
じる可能性がある。
【０００５】本出願人らはきわめてわずかなオーバーエ
ッチングしか許されないサブミクロン技術（たとえば、
ゲートパターン形成）において、結晶形性の問題は特に
面倒を起こすことを見出した。より大きなオーバーエッ
チングを許容する古い、より大きな線幅技術では、結晶
形成は示されず、実際それらが起こったとき、その後の
オーバーエッチングで結晶が消費されるためである。
【０００６】本出願人はシリコン結晶の形成は、シラン
を止める前に、容器の温度を下げることにより、防止さ
れることを見出した。温度を下げると、堆積プロセスが
アモルファスから結晶シリコン相へ動くのを確実に防止
する助けとなり、そのためすでに形成されたアモルファ
ス層の最上部上へのシリコン結晶の形成が妨げられる。
【０００７】本発明はシリコン以外の他の材料の形成に
応用できる。一実施例において、本発明は少なくとも２
つの相（１つはある温度と圧力に付随した望ましい相）
で存在できる材料の層の形成を含む。形成はプリカーサ
ガスの流れを停止し、それにより容器内の残留プリカー
サガスの圧力を下げることによって停止させる。停止の
前に、温度は第２の値に変え、それにより残留プリカー
サガスは所望の相で材料を形成する傾向をもつ。
【０００８】詳細な記述 典型的な場合、アモルファスシリコンの層は以下の反応
でシランを分解させることを用いて堆積させる。 ＳｉＨ４　　→　　Ｓｉ＋２Ｈ２ 他のプリカーサガスも用いることができる。他の適当な
プリカーサガスの例は、ＳｉＨ３Ｃｌ、ＳｉＨ２Ｃｌ２
、ＳｉＨＣｌ３及びＳｉ２Ｈ６（ジシラン）である。ま
た、Ｈ２を堆積中還元剤として用いてもよい。窒素また
はアルゴンのようなガスを、不活性キャリヤガスとして
用いてもよい。
【０００９】先に述べたように、本出願人は上のプロセ
スにより形成したアモルファスシリコンの層の最上部上
に、小さなシリコン結晶の形成を見出した。これらの結
晶は望ましくない。それらはその後堆積させる層の汚染
となり得るとともに、それらはその後のエッチングを妨
げる（残留シリコン粒がエッチング後に残る可能性があ
る）可能性があり、あるいはそれらはその後の酸化物成
長中問題を生じる可能性がある。
【００１０】典型的なアモルファスシリコンの堆積プロ
セスにおいて、所望のアモルファス薄膜厚が達成された
とき、（通常反応容器の上流にある適切なバルブにおい
て）プリカーサガス流は単に停止させる。
【００１１】本出願人らはプリカーサガスを停止させた
後、反応容器に導く供給管及び反応容器それ自身の中に
、少量のプリカーサガスが残ることを見出した。少量の
残留プリカーサガスは、堆積に用いた圧力より低い圧力
にある。（もし、水素のようなもう１つのガスを反応容
器中で用いたとすると、プリカーサガスの分圧は減少す
る。本明細書を通して用いられるように、“圧力”とい
う用語は、適切な所で分圧を意味する。）反応容器内の
温度が比較的一定に保たれる限り、プリカーサガスは低
下した圧力において加熱と分解を続け、すでに形成され
たアモルファスシリコン層の最上部上に、（アモルファ
スではなく）結晶シリコンの形成を起こす。
【００１２】この現象は図１を参照すると理解できる。 図１はシリコン中で起こる相変換を概略的に示すグラフ
である。曲線１１はシリコンのアモルファスと結晶形の
間の変換点の軌跡を概略的に示す。ＬＰＣＶＤ反応容器
中でシランを用いた典型的なプロセスは、図１のグラフ
上でＡと印した点で特徴づけられる。たとえば、ＬＰＣ
ＶＤ反応容器中の約２８０ｍＴｏｒｒの圧力及び約５７
０℃の堆積温度において、アモルファスシリコン層はシ
ランの分解により形成されることに気がつくであろう。 しかし、もしシランガス流を（温度を対応して下げるこ
となく）停止させると、圧力の下がったシランの残留量
は、短時間で反応を続ける。反応は最終的に図１のグラ
フ上のＢと印した点で起こる。従って、少量の結晶シリ
コンがすでに堆積させたアモルファス層の最上部上に形
成され始める。結晶形性は温度範囲が５６０−５７０℃
において最も観測されやすい。小さな結晶は５３０℃も
の低い温度でも観測される。
【００１３】結晶の形成を防止するため、出願人らはプ
リカーサガス流を停止させる前に、ウエハの温度を５３
０℃より十分低い温度に下げた。従って、図１を参照す
ると、温度は点Ｃに対応する値まで低下させた。プリカ
ーサガス流を停止した後、反応は点Ａから点Ｃに進む。 両方の点はグラフのアモルファス領域内にある。従って
、結晶シリコン粒の形成は防止される。もし、シラン以
外のプリカーサ（たとえばＳｉＨ３Ｃｌ，ＳｉＨ２Ｃｌ
２，ＳｉＨＣｌ３，Ｓｉ２Ｈ６）を用いると、上で述べ
た精密な温度は変るかもしれないが、本発明の原理は同
じままである。以下の例は本発明のプロセスを詳細に示
す。
【００１４】例 アモルファスシリコンの層が、ブルース／ＢＴＵ社によ
り作製されたＬＰＣＶＤ水平ホットウォールチャンバ管
内のポリ−緩衝ＬＯＣＯＳプロセスで形成された。２８
０ｍＴｏｒｒの圧力におけるシランが、５７０℃の管温
度で導入された。約５５０オングストロームのアモルフ
ァス薄膜が堆積した。
【００１５】次に、シランの容器への供給は、入力バル
ブを閉じることにより停止した。温度の調整は行なわな
かった。ウエハは更に約５分間容器中に保たれた。次に
容器は真空にし、大気圧の窒素を再び満たした。走査電
子顕微鏡（ＳＥＭ）を用いて、ウエハを調べたところ、
アモルファス層の表面上の直径２５０−３００オングス
トロームまでのシリコン結晶が明らかになった。
【００１６】別のアモルファス堆積を、同じ条件下で行
なった。しかし、炉のパワーを停止し、炉温度が５００
℃に達した後できるだけ早く、シランを停止させた。ウ
エハのＳＥＭ分析では平滑なアモルファス表面が示され
、シリコン結晶は全く明らかにされなかった。
【図面の簡単な説明】
【図１】ある種の堆積条件下でシリコンが経験する相変
換を示し、本発明の理解を助ける概略図である。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】　　少なくとも望ましい相及び望ましくな
    い相で存在しうる材料の層の形成；前記材料の前記所望
    の相に伴う第１の温度及び第１の圧力において、プリカ
    ーサガス流を用いて前記形成を起こさせる工程；反応容
    器中の前記プリカーサガスの圧力を減らすことにより前
    記形成プロセスを停止させ、それにより前記望ましくな
    い相の材料が更に形成される傾向になる工程を含む半導
    体作製方法において、前記停止工程の前に、温度を第２
    の温度に変え、それにより前記低下圧力における前記プ
    リカーサガスは前記望ましくない相より、前記望ましい
    相で材料を形成する傾向になることを特徴とする方法、
  2. 【請求項２】　　請求項１に記載の方法において、前記
    材料はシリコンで、前記第１の相はアモルファスシリコ
    ンであり、前記第２の相は多結晶シリコンである方法。
  3. 【請求項３】　　請求項２に記載の方法において、前記
    第１の温度は約５３０−５７０℃である方法。
  4. 【請求項４】　　請求項２に記載の方法において、前記
    第１の圧力は１　Ｔｏｒｒ又はそれ以下である方法。
  5. 【請求項５】　　請求項２に記載の方法において、前記
    第２の温度は５００℃又はそれ以下である方法。
  6. 【請求項６】　　請求項２記載の方法において、前記プ
    リカーサガスはシラン、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２
    、ＳｉＨ３Ｃｌ２及びジシランから成るグループから選
    択される方法。
JP32083691A 1990-12-06 1991-12-05 アモルファス層を用いた集積回路製作 Expired - Fee Related JP3213032B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US622993 1990-12-06
US07/622,993 US5135886A (en) 1990-12-06 1990-12-06 Integrated circuit fabrication utilizing amorphous layers

Publications (2)

Publication Number Publication Date
JPH04291714A true JPH04291714A (ja) 1992-10-15
JP3213032B2 JP3213032B2 (ja) 2001-09-25

Family

ID=24496347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32083691A Expired - Fee Related JP3213032B2 (ja) 1990-12-06 1991-12-05 アモルファス層を用いた集積回路製作

Country Status (3)

Country Link
US (1) US5135886A (ja)
EP (1) EP0489541A3 (ja)
JP (1) JP3213032B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250423A (ja) * 1994-12-28 1996-09-27 Lg Electron Inc 多結晶シリコンの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2761685B2 (ja) * 1991-10-17 1998-06-04 三菱電機株式会社 半導体装置の製造方法
EP0545585A3 (en) * 1991-12-03 1996-11-06 American Telephone & Telegraph Integrated circuit fabrication comprising a locos process
JPH05234900A (ja) * 1992-02-19 1993-09-10 Nec Corp 半導体装置の製造方法
US6083810A (en) * 1993-11-15 2000-07-04 Lucent Technologies Integrated circuit fabrication process
JPH07312353A (ja) * 1994-05-17 1995-11-28 Fuji Electric Co Ltd 半導体装置の製造方法
KR0171982B1 (ko) * 1995-12-02 1999-03-30 김주용 반도체 소자의 필드 산화막 형성방법
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US5789030A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317844A (en) * 1975-07-28 1982-03-02 Rca Corporation Semiconductor device having a body of amorphous silicon and method of making the same
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250423A (ja) * 1994-12-28 1996-09-27 Lg Electron Inc 多結晶シリコンの製造方法

Also Published As

Publication number Publication date
EP0489541A2 (en) 1992-06-10
JP3213032B2 (ja) 2001-09-25
EP0489541A3 (en) 1994-07-20
US5135886A (en) 1992-08-04

Similar Documents

Publication Publication Date Title
JP5015134B2 (ja) 基板から酸化物を除去する方法
US4504521A (en) LPCVD Deposition of tantalum silicide
JPH10212583A (ja) 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用
US20090029532A1 (en) Method for forming a microcrystalline silicon film
JPH04291714A (ja) アモルファス層を用いた集積回路製作
WO2001041544A2 (en) Deposition of gate stacks including silicon germanium layers
WO2023045835A1 (zh) 金属化合物薄膜的制备方法
US20020098671A1 (en) Method of forming silicon-germanium film
JP2599560B2 (ja) ケイ化タングステン膜形成方法
KR960013526B1 (ko) 화학기상성장방법 및 화학기상성장장치
JPH11150073A (ja) 薄膜作成装置
Yin et al. Oxygen‐plasma‐enhanced crystallization of a‐Si: H films on glass
TWI830011B (zh) 薄膜製備方法
WO2018179354A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US7244667B2 (en) Method and device for the production of thin epitaxial semiconductor layers
JP2000058484A (ja) プラズマｃｖｄによる薄膜形成方法とプラズマｃｖｄ装置
TW202136564A (zh) 半導體裝置之製造方法、程式及基板處理裝置
JP2005150701A (ja) 成膜装置及び成膜方法
JPH09129626A (ja) 薄膜形成方法
JP4456341B2 (ja) 半導体装置の製造方法および基板処理装置
JP7159446B2 (ja) 基板処理方法、基板処理装置、プログラムおよび半導体装置の製造方法
JPH06333822A (ja) 半導体装置
WO2024024166A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2009278086A (ja) ウェーハを処理するプロセスおよび装置
GB2326648A (en) Growth of polycrystalline silicon film by raising temperature during deposition

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010618

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees