JP4456341B2

JP4456341B2 - 半導体装置の製造方法および基板処理装置

Info

Publication number: JP4456341B2
Application number: JP2003186691A
Authority: JP
Inventors: 裕久山崎; 孝暁野田
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2010-04-28
Anticipated expiration: 2023-06-30
Also published as: JP2005026253A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特にポリシリコンゲルマニウム膜を成膜する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
ＩＣ、ＬＳＩ等の半導体デバイスを製造する工程においては、減圧ＣＶＤ法（化学気相成長法）によって、基板上に薄膜を形成することが行われている。そのような薄膜形成工程の中の一つとして、減圧ＣＶＤ法によるポリシリコンゲルマニウム（以下、ｐｏｌｙ−ＳｉＧｅという）膜をＭＯＳトランジスタのゲート電極部分に形成することが試されている。従来、ＭＯＳトランジスタのゲート電極部分にはシリコンが使用されてきたが、近年のゲート絶縁膜の薄膜化に伴い、ゲート電極部にバイアスをかけた際のゲート空乏化や、熱処理工程におけるチャネル部分へのボロンの突き抜けが、デバイス特性を悪化させる大きな問題点となっており、その解決策としてｐｏｌｙ−ＳｉＧｅ膜が注目されている。
【０００３】
また絶縁膜上にｐｏｌｙ−ＳｉＧｅ膜を堆積させた場合、表面モフオロジの悪化が問題となるが、絶縁膜とｐｏｌｙ−ＳｉＧｅ膜の間にアモルファスシリコン（以下、ａ−Ｓｉという）層を形成することによって表面モフォロジが大幅に改善されることが判明している。
【０００４】
【発明が解決しようとする課題】
しかしながら、微細加工技術の向上に伴いゲート幅が０．１μｍ以下と短くなった場合、表面モフォロジの影響によるエッチバック不良が発生する。また、結晶粒がゲート幅に数個あるかないかという微細加工状況では絶縁膜との界面で応力が働き、絶縁膜ないしゲート電極部の信頼性が低下するといった問題が発生する。
【０００５】
本発明の課題は、上述した従来技術の問題点を解消して、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジを改善し、結晶粒サイズを微小化することが可能な半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
第１の発明は、基板上にａ−Ｓｉ膜を第１の圧力で成膜する行程と、前記ａ−Ｓｉ膜の上にｐｏｌｙ−ＳｉＧｅ膜を第２の圧力で成膜する行程とを有し、前記第１の圧力を前記第２の圧力よりも高くすることを特徴とする半導体装置の製造方法である。
第１の圧力を第２の圧力よりも高くすると、基板上での核発生数が増加し、結晶粒サイズが小さくなる。したがって、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジが改善される。
【０００７】
第２の発明は、図９（ａ）に示すように、第１の発明において、前記第１の圧力を１００〜１５０Ｐａとし、前記第２の圧力を３０〜６０Ｐａとすることを特徴とする。
第１の圧力を１００〜１５０Ｐａとし、第２の圧力を３０〜６０Ｐａとすると、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジをさらに改善できる。
第１の圧力が１００Ｐａ未満だと、基板上へのＳｉの吸着確率が低く、基板上にＳｉの核が密に形成できない。第１の圧力の上限が１５０Ｐａを越えると、装置限界圧力を上回ってしまうので好ましくない。したがって、第１の圧力は、Ｓｉの核が密に形成でき、装置限界圧力内の１００〜１５０Ｐａの範囲が好ましい。
【０００８】
第２の圧力の下限を３０Ｐａとしたのは、装置の制約からくるもので、真空ポンプで実現することが可能な真空度の限界値だからである。第２の圧力の上限は、面内均一性とデポレート（成膜速度）との妥協点から決まる。面内均一性の点からは圧力は低い方が好ましいが、デポレート（成膜速度）の点からは圧力が高い方が好ましい。これらの妥協点から第２の圧力の上限は６０Ｐａとなる。また、６０Ｐａはアモルファス化する圧力１５０Ｐａ以下であり、ｐｏｌｙ−ＳｉＧｅがアモルファスシリコンゲルマニウム（以下、ａ−ＳｉＧｅという）になってしまうことを防止できる圧力である。したがって、第２の圧力は面内均一性とデポレートとを両立させ、かつａ−ＳｉＧｅに変化してしまわない３０〜６０Ｐａの範囲が好ましい。
【０００９】
第３の発明は、図９（ｂ）に示したように、基板上にａ−Ｓｉ膜を成膜する行程と、前記ａ−Ｓｉ膜の上にｐｏｌｙ−ＳｉＧｅ膜を成膜する行程とを有し、前記ｐｏｌｙ−ＳｉＧｅ膜を成膜する工程は、成膜初期圧力を１００〜１５０Ｐａとし、成膜終期圧力を３０〜６０Ｐａとして成膜する行程であることを特徴とする半導体装置の製造方法である。
成膜初期とは、ＳｉＧｅを基板（下地膜）に吸着させて核を形成する核形成段階をいう。成膜終期とは、核を成長させてＳｉＧｅ膜を成膜する核成長段階をいう。
ａ−Ｓｉ膜を成膜する圧力は所定の圧力として、ｐｏｌｙ−ＳｉＧｅ膜を成膜する場合の成膜初期圧力を１００〜１５０Ｐａとし、成膜終期圧力を３０〜６０Ｐａとしても、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジを改善できる。
成膜初期圧力を１００〜１５０Ｐａという高い圧力のままで維持すると、ＳｉＧｅの核を多数形成することができる。成膜終期圧力を３０〜６０Ｐａと圧力を下げると、多数形成された核をａ−ＳｉＧｅに変化させることなく、表面モフォロジの良好なＳｉＧｅの結晶を成長させる。
【００１０】
第４の発明は、第３の発明において、前記ａ−Ｓｉ膜を成膜する場合の成膜圧力を１００〜１５０Ｐａとしたことを特徴とする。
ａ−Ｓｉ膜を成膜する場合の成膜圧力を１００〜１５０Ｐａとすると、ａ−Ｓｉ膜を成膜する段階で、基板上での核密度が高くなり（核発生数が増加し）、結晶粒サイズが小さくなるので、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジをさらに改善できる。
【００１１】
【発明の実施の形態】
以下に本発明の半導体装置の製造方法の実施の形態を説明する。先ず、図８において本発明の半導体装置の製造方法を実施するための基板処理装置の一例についての概略を説明する。
【００１２】
筐体１０１内部の前面側には、図示しない外部搬送装置との間で基板収納容器としてのカセット１００の授受を行う保持具授受部材としてのカセットステージ１０５が設けられ、該カセットステージ１０５の後側には昇降手段としてのカセットエレベータ１１５が設けられ、該カセットエレベータ１１５には搬送手段としてのカセット移載機１１４が取りつけられている。前記カセットエレベータ１１５の後側には、前記カセット１００の載置手段としてのカセット棚１０９が設けられ、該カセット棚１０９はスライドステージ１２２上に横行可能に設けられている。又、前記カセット棚１０９の上方には前記カセット１００の載置手段としてのバッファカセット棚１１０が設けられている。更に、前記バッファカセット棚１１０の後側にはクリーンユニット１１８が設けられ、クリーンエアを前記筐体１０１の内部に流通させるように構成されている。
【００１３】
前記筐体１０１の後部上方には処理炉２０２が設けられ、該処理炉２０２の下側には矩形状の気密室としてのロードロック室１０２が仕切蓋としてのゲートバルブ２４４により連接され、該ロードロック室１０２の前面には前記カセット棚１０９と対向する位置に仕切手段としてのロードロックドア１２３が設けられている。前記ロードロック室１０２内には、基板としてのウェハ２００を水平姿勢で多段に保持する基板保持手段としてのボート２１７を前記処理炉２０２に昇降させる昇降手段としてのボートエレベータ１２１が内設され、該ボートエレベータ１２１には蓋体としてのステンレス製のシールキャップ２１９が取りつけられ該ボート２１７を垂直に支持している。前記ロードロック室１０２と前記カセット棚１０９との間には図示しない昇降手段としての移載エレベータが設けられ、該移載エレベータには搬送手段としてのウェハ移載機１１２が取りつけられている。
【００１４】
以下、基板処理装置における一連の動作を説明する。図示しない外部搬送装置から搬送された前記カセット１００は、前記カセットステージ１０５に載置され、該カセットステージ１０５で該カセット１００の姿勢を９０°変換され、更に、前記カセットエレベータ１１５の昇降動作、横行動作及び、前記カセット移載機１１４の進退動作の協働により前記カセット棚１０９又は、前記バッファカセット棚１１０に搬送される。
【００１５】
前記ウェハ移載機１１２により前記カセット棚１０９から前記ボート２１７へ前記ウェハ２００が移載される。前記ウェハ２００を移載する準備として、前記ボート２１７が前記ボートエレベータ１２１により降下され、前記ゲートバルブ２４４により前記処理炉２０２が閉塞され、更に前記ロードロック室１０２の内部に前記パージノズル２３４から窒素ガス等のパージガスが導入される。前記ロードロック室１０２が大気圧に復圧された後、前記ロードロックドア１２３が開かれる。
【００１６】
前記水平スライド機構１２２は前記カセット棚１０９を水平移動させ、移載の対象となる前記カセット１００を前記ウェハ移載機１１２に対峙する様に位置決めする。前記ウェハ移載機は昇降動作、同転動作の協働により前記ウェハ２００を前記カセット１００より前記ボート２１７へと移載する。前記ウェハ２００の移載はいくつかの前記カセット１００に対して行われ、前記ボート２１７へ所定枚数ウェハの移載が完了した後、前記ロードロックドア１２３が閉じられ、前記ロードロック室１０２が真空引きされる。
【００１７】
真空引きが完了後に前記ガスパージノズル２３４よりガスが導入され、前記ロードロック室１０２内部が大気圧に復圧されると前記ゲートバルブ２４４が開かれ、前記ボートエレベータ１２１により前記ボート２１７が前記処理炉２０２内に挿入され、該ゲートバルブ２４４が閉じられる。尚、真空引き完了後に前記ロードロック１０２内部を大気圧に復圧させず大気圧未満の状態で前記ボート２１７を前記処理炉２０２内に挿入しても良い。
前記処理炉２０２内で前記ウェハ２００に所定の処理が為された後、前記ゲートバルブ２４４が開かれ、前記ボートエレベータ１２１により前記ボート２１７が引き出され更に、前記ロードロック室１０２内部を大気圧に復圧させた後に前記ロードロックドア１２３が開かれる。
【００１８】
処理後の前記ウェハ２００は上記した作動の逆の手順により前記ボート２１７から前記カセット棚１０９を経て前記カセットステージ１０５に移載され、図示しない外部搬送装置により搬出される。
前記カセット移載機１１４等の搬送動作は、搬送制御手段１２４により制御される。
【００１９】
本実施の形態に係る半導体装置の製造方法は、上述した基板処理装置としてホットウォール縦型減圧ＣＶＤ装置を用いて、その構成要素である処理炉（以下、反応炉ともいう）２０２において、反応ガスとしてモノシラン及ひモノゲルマンを使用し、ウェハ上にｐｏｌｙ−ＳｉＧｅを成膜するものである。
【００２０】
図６に、ホットウォール縦型減圧ＣＶＤ装置の反応炉構造の概略図を示す。４ゾーンに分かれたヒータ６で構成されたホットウォールの内側に、反応炉２０２の外筒である石英製のアウターチューブ１およびアウターチューブ１内部のインナーチューブ２が設置されている。
【００２１】
アウターチューブ１およびインナーチューブ２の下端開口はステンレス製のシールキャップ２１９で密閉されている。このシールキャップ２１９には、複数のガスのノズル１２〜１４が貫通するよう設けられている。ガスの供給管は、モノゲルマン等のガスを供給するＧｅＨ₄ノズル１２、モノシラン及びモノゲルマンガスを供給するＳｉＨ₄／ＧｅＨ₄ノズル１３、及び三塩化ボロンガスを供給するＢＣｌ₃ノズル１４から構成される。これらのガス供給管１２、１３、１４により、処理用のガスがインナーチューブ２内に供給されるようになっている。なお、三塩化ボロンガスは、ゲート電極に導電性をもたせるために行うボロンドープのために供給される。また、ＧｅＨ₄ノズル１２は、長さの異なる複数本のノズル部から構成されて、ボート２１７の途中からもモノゲルマンを供給することから、途中供給ノズルとも呼ばれている。
【００２２】
なお、これらのガスのノズル１２、１３、１４はマスフローコントローラＭＦＣ（図示せず）に連結されており、供給するガスの流量を所定の量に制御し得るように構成されている。
【００２３】
また、アウターチューブ１及びインナーチューブ２の間の形成される筒状空間１８は排気管１９に接続されている。排気管１９はメカニカルブースタポンプ７およびドライポンプ８に接続されており、アウターチューブ１とインナーチューブ２との間の筒状空間１８を流れるガスを排出するように構成される。また、排気管１９はメカニカルブースタポンプ７の上流側で分岐され、この分岐排気管２０はＮ₂バラスト用バルブ１６を介してＮ₂バラスト源（図示せず）に接続されており、アウターチューブ１内を所定の圧力の減圧雰囲気にするよう、排気管１９内の圧力を圧力計１５により検出し、コントローラ制御部１７はその検出値によってＮ₂バラスト用バルブ１６を制御するように構成されている。
【００２４】
また、複数枚のウェハ２００が装填された石英製のボート２１７は、インナーチューブ２内に設置されている。ボート２１７の下部に装填される断熱板５はボート２１７と装置下部との間を断熱するためのものである。このボート２１７はシールキャップ２１９から気密に挿入された回転軸９により支持されている。回転軸９は、ボート２１７及びボート２１７上に保持されているウェハ２００を回転させるように構成され、ボート２１７を所定のスピードで回転させするように、駆動制御部（図示せず）により制御するようになっている。
【００２５】
従って、ｐｏｌｙ−ＳｉＧｅを成膜する場合は、インナーチューブ２内側に、ＧｅＨ₄ノズル１２からモノゲルマンが、ＳｉＨ₄／ＧｅＨ₄ノズル１３からモノシラン・モノゲルマンがそれぞれ導入され、反応ガスはインナーチューブ２内を上昇し、２種のチューブ１、２の間の筒状空間１８を下降して排気管１９から排気される。なお、ａ−Ｓｉを成膜する場合はＳｉＨ₄／ＧｅＨ₄ノズル１３からモノシランのみが導入され、ＧｅＨ₄ノズル１２は使用しない。複数枚のウェハ２００が装填されたボート（８インチ、５．２ｍｍピッチ）２１７が反応ガスにさらされた時に、気相中およびウェハ２００表面での反応により、ウェハ２００上に薄膜が形成される。
【００２６】
次に、上述した反応炉を有する縦型減圧ＣＶＤ装置を用いた成膜手順を図７に示す。まずウェハ２００を投入し（ステップ３０１）、反応炉２０２内を成膜温度に安定化させた後（ステップ３０２）、ウェハ２００を装填したボート２１７を反応炉２０２内にロードする（ステップ３０３）。チューブ１、２内を排気し、ボート２１７やチューブ１、２に吸着した水分等を脱離させるためにＮ₂パージを行う（ステッ３０５）。その後、各原料ガスの流量をＭＦＣ（図示せず）で設定し、反応炉２０２内に各ガスを流しながら成長圧力になるよう、コントローラ制御部１７によるＮ₂バラスト制御によって安定化させる（ステップ３０６）。そして反応炉２０２内の成長圧力が安定した後、所定の成膜を行う（ステップ３０７）。成膜が終了したらノズル１２〜１４内をＮ₂でサイクルパージし、Ｎ₂でチューブ１、２内を大気圧まで戻す（ステップ３０８、３０９）。大気圧に戻ったらボート２１７をアンロードし、ウェハ２００を自然冷却する（ステップ３１０、３１１）。最後にウェハ２００をボート２１７から取り出す（ステップ３１２）。
【００２７】
このように実施の形態の半導体装置の製造方法では、反応炉２０２は、ウェハを処理するチューブ１、２と、チューブ内のウェハ２００を加熱するヒータ６と、チューブ内に反応ガスであるモノゲルマンを供給する複数本のＧｅＨ₄ノズル１２と、反応ガスであるモノシランとモノゲルマンを供給するＳｉＨ₄／Ｇｅ₄ノズル１３とを有し、上記所定の成膜の際に、ノズル１３から反応管内にモノシランのみを供給して、まずウェハ上にａ−Ｓｉ膜を成膜し、次いで、モノシラン及びモノゲルマンを供給して、ａ−Ｓｉ膜上にｐｏｌｙ−ＳｉＧｅ膜を成膜する。
【００２８】
これらの成膜は、コントローラ制御部１７によって成膜圧力を制御する減圧ＣＶＤ法によって行う。ウェハ上にａ−Ｓｉ膜を成膜する場合、１００〜１５０Ｐａの炉内圧力をかけ、ａ−Ｓｉ膜の上にｐｏｌｙ−ＳｉＧｅ膜を成膜する場合、３０〜６０Ｐａの炉内圧力をかけるようにする。または、ウェハ上にａ−Ｓｉ膜を所定の圧力で成膜した後、ａ−Ｓｉ膜の上にｐｏｌｙ−ＳｉＧｅ膜を成膜する場合、成膜圧力の値を成膜初期と成膜終期とで異ならせ、成膜初期には１００〜１５０Ｐａの炉内圧力をかけ、成膜終期には３０〜６０Ｐａの炉内圧力をかけるようにする。このようにａ−Ｓｉ層（またはｐｏｌｙ−ＳｉＧｅ層）成膜時に圧力を高く（１５０Ｐａ以上）することにより、ｐｏｌｙ−ＳｉＧｅの核発生密度を高くして、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジを改善し、結晶粒サイズを微小化することができる。
【００２９】
【実施例】
図６に示す反応炉を有する縦型減圧ＣＶＤ装置を用いて８インチウェハに対してｐｏｌｙ−ＳｉＧｅを成膜した。この場合、図１に示す半導体装置の成膜構造になるように、ｐｏｌｙ−ＳｉＧｅを成膜する前に、Ｓｉ基板１上にａ−Ｓｉ層２を成膜し、続けてｐｏｌｙ−ＳｉＧｅ層３を成膜した。なお通常、Ｓｉ基板１上に自然酸化膜（ＳｉＯ₂）が付いているので、ａ−Ｓｉ層２は下地膜である絶縁膜（ＳｉＯ₂）上に成膜されることになる。ａ−Ｓｉ層の成膜条件は温度５００℃、圧力は６０Ｐａと１５０Ｐａとに変えた。ｐｏｌｙ−ＳｉＧｅの成膜条件は温度５００℃、流量比ＧｅＨ₄／ＳｉＨ₄＝０．０３８、圧力６０Ｐａとした。ここでｐｏｌｙ−ＳｉＧｅの成膜圧力を６０Ｐａとしたのは、１５０Ｐａで目標圧力まで成膜してしまうとａ−ＳｉＧｅになってしまうためである。
【００３０】
図２はａ−Ｓｉ層の成膜圧力の違いによるｐｏｌｙ−ＳｉＧｅの表面モフォロジをＳＥＭ（走査型電子顕微鏡：日立製作所製Ｓ−４７００Ｉ）によって評価した結果である。図２（ａ）はａ−Ｓｉ層の成膜圧力が６０Ｐａ、図２（ｂ）はａ−Ｓｉ層の成膜圧力が１５０Ｐａのときの表面モフォロジをそれぞれ示す。ａ−Ｓｉ膜の成膜圧力が低い（ａ）のときよりも、ａ−Ｓｉ膜の成膜圧力の高い（ｂ）のときの方が、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジが良好である。この結果から、ａ−Ｓｉ層の成膜圧力を高くすることでｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジを改善できることが分る。これは圧力を高くすることで絶縁膜（ＳｉＯ₂）上での核発生数が増加し、結晶粒サイズが小さくなったためである。
【００３１】
また、この結果を定量化するために、図４にａ−Ｓｉ層の成膜圧力の違いによるｐｏｌｙ−ＳｉＧｅ層の核発生数と平均結晶粒サイズを示す。図４より、圧力を高くする事でｐｏｌｙ−ＳｉＧｅの核発生数を多くし、結晶粒サイズを小さくする事ができる。図４によれば、従来例のように圧力が低い６０Ｐａの場合、平均結晶粒サイズ７０ｎｍであるから、ゲート幅が例えば０．１μｍ（１００ｎｍ）と短くなった場合、ゲート幅内に結晶粒が１個しか存在し得ないという状況になる。しかし、本実施例のように圧力を高くして１５０Ｐａとした場合、平均結晶粒サイズ５０ｎｍとなるから、ゲート電極幅が例えば０．１μｍと短くなった場合、ゲート電極幅内に結晶粒が２個存在し得るという状況になる。したがって、結晶粒がゲート幅に数個あるかないかという微細加工状況において、下地膜である絶縁膜との界面で応力が働いても、結晶粒が従来例よりも１個多い本実施例の方が、前記応力に対向できる膜圧が得られることとなり、絶縁膜ないしゲート電極部の信頼性は高くなる。
【００３２】
また、図３はａ−Ｓｉ層の成膜圧力を一定とし、ｐｏｌｙ−ＳｉＧｅ膜の成膜初期段階で１５０Ｐａとし、数分後６０Ｐａとして成膜したものである。ここで６０Ｐａとしたのは、１５０Ｐａで目標膜厚まで成膜してしまうとａ−ＳｉＧｅになってしまうためである。この結果でも圧力を高くして核密度をあげることでｐｏｌｙ−ＳｉＧｅの表面モフォロジを改善できることがわかる。なお、これらの実験においては膜厚をすべて一定として評価した。
【００３３】
ここで、核密度増加のメカニズムは次の通りである。一般論であるが、ａ−Ｓｉ膜を成膜する場合、成膜圧力を高くするとＳｉの吸着確率が高くなるためＳｉの核が密にできる。また、ａ−Ｓｉ膜上にｐｏｌｙ−ＳｉＧｅ膜を成膜する場合も、同様に、ｐｏｌｙ−ＳｉＧｅ膜の成膜圧力を高くすると、ＳｉＧｅの吸着確率が高くなるため、ＳｉＧｅの核が密になる。従って、ＳｉＯ₂上にａ−Ｓｉを高い圧力で形成し、次にｐｏｌｙ−ＳｉＧｅを成膜するとよい。
また、ｐｏｌｙ−ＳｉＧｅ成膜の際、Ｓｉ核へのＳｉＧｅの吸着確率を上げるために、高い圧力にした方がよい。しかしながら、ＳｉＧｅ膜を成膜する場合、成膜圧力を１５０Ｐａ以上の高い圧力のままで維持すると、ｐｏｌｙ−ＳｉＧｅ成膜ではなく、ａ−ＳｉＧｅ膜が成膜されてしまう。したがって、始めに高い圧力でＳｉＧｅの核を多数形成した後、後に圧力を下げて前記核にＳｉＧｅの結晶を成長させ、ｐｏｌｙ−ＳｉＧｅ膜を成膜するとよい。なお、ａ−Ｓｉを１５０Ｐａで成膜し、次にｐｏｌｙ−ＳｉＧｅを１５０Ｐａ→６０Ｐａで成膜すれば、より表面モフォロジを改善できる。
【００３４】
実施例と従来例の上記成膜圧力条件下におけるｐｏｌｙ−ＳｉＧｅの表面モフォロジの結果をまとめると図５に示すようになる。表面モフォロジは、図２（ｂ）の成膜条件のときがよく、ついで図３の成膜条件のときがよいが、両者はほぼ同等である。図２（ａ）の従来例の成膜条件のとき表面モフォロジが悪くなる。
【００３５】
【発明の効果】
本発明によれば、ｐｏｌｙ−ＳｉＧｅ膜の表面モフォロジを改善でき、結晶粒サイズを微小化することができる。
【図面の簡単な説明】
【図１】実施の形態による半導体装置の成膜構造を示すウェハの断面図である。
【図２】ａ−Ｓｉ層の成膜圧力依存性とｐｏｌｙ−ＳｉＧｅの表面モフォロジを示し、（ａ）はａ−Ｓｉ層の成膜圧力が６０Ｐａ、（ｂ）はａ−Ｓｉ層の成膜圧力が１５０Ｐａのときの図である。
【図３】ｐｏｌｙ−ＳｉＧｅ層の成膜圧力を１５０Ｐａとしたときのｐｏｌｙ−ＳｉＧｅの表面モフォロジを示す図である。
【図４】ａ−Ｓｉ層の成膜圧力依存性に対するｐｏｌｙ−ＳｉＧｅの核密度（核発生数）と結晶粒サイズを示す図である。
【図５】実施例と従来例の成膜圧力条件下におけるｐｏｌｙ−ＳｉＧｅの表面モフォロジの比較図である。
【図６】実施の形態による縦型減圧ＣＶＤ装置の反応炉構造概略図である。
【図７】実施の形態による減圧ＣＶＤ法による成膜手順を示す図である。
【図８】実施の形態による基板処理装置を示す斜示図である。
【図９】本発明におけるｐｏｌｙ−ＳｉＧｅ層の成膜条件の一例を示す図である。
【符号の説明】
１…Ｓｉ基板、２…アモルファスシリコン（ａ−Ｓｉ）層、３…ポリシリコンゲルマニウム（ｐｏｌｙ−ＳｉＧｅ）層

Claims

基板上にアモルファスシリコン膜を第１の圧力で成膜する工程と、
前記アモルファスシリコン膜の上にポリシリコンゲルマニウム膜を第２の圧力で成膜する工程とを有し、
前記第１の圧力は１００Ｐａ以上１５０Ｐａ以下であり、前記第２の圧力は３０Ｐａ以上６０Ｐａ以下である半導体装置の製造方法。
基板上にアモルファスシリコン膜を第１の圧力で成膜する工程と、
前記アモルファスシリコン膜の上にポリシリコンゲルマニウム膜を第２の圧力で成膜する工程とを有し、
前記第１の圧力は１００Ｐａ以上１５０Ｐａ以下であり、前記第２の圧力に関しては成膜初期圧力は１００Ｐａ以上１５０Ｐａ以下であり、成膜終期圧力は３０Ｐａ以上６０Ｐａ以下である半導体装置の製造方法。
処理炉と、
モノシランガスを供給するモノシランガス供給部と、
モノゲルマンガスを供給するモノゲルマン供給部と、
圧力を制御する圧力制御部と、
前記モノシランガスと前記モノゲルマンガスとを供給し、前記基板上に前記アモルファスシリコン膜を第１の圧力で成膜し、前記アモルファスシリコン膜の上に前記ポリシリコンゲルマニウム膜を第２の圧力で成膜するように前記モノシランガス供給部及び前記モノゲルマン供給部を制御するとともに、前記第１の圧力は１００Ｐａ以上１５０Ｐａ以下になり、前記第２の圧力は３０Ｐａ以上６０Ｐａ以下になるように前記圧力制御部を制御するコントローラ制御部と、
を有する基板処理装置。
処理炉と、
モノシランガスを供給するモノシランガス供給部と、
モノゲルマンガスを供給するモノゲルマン供給部と、
圧力を制御する圧力制御部と、
前記モノシランガスと前記モノゲルマンガスとを供給し、前記基板上に前記アモルファスシリコン膜を第１の圧力で成膜し、前記アモルファスシリコン膜の上に前記ポリシリコンゲルマニウム膜を第２の圧力で成膜するよう前記モノシランガス供給部及び前記モノゲルマン供給部を制御するとともに、前記第１の圧力は１００Ｐａ以上１５０Ｐａ以下になり、前記第２の圧力に関しては成膜初期圧力は１００Ｐａ以上１５０Ｐａ以下になり、成膜終期圧力は３０Ｐａ以上６０Ｐａ以下になるように前記圧力制御部を制御するコントローラ制御部と、
を有する基板処理装置。