JP2003031806A - Ｍｏｓトランジスタ及びその製造方法 - Google Patents
Ｍｏｓトランジスタ及びその製造方法Info
- Publication number
- JP2003031806A JP2003031806A JP2002116977A JP2002116977A JP2003031806A JP 2003031806 A JP2003031806 A JP 2003031806A JP 2002116977 A JP2002116977 A JP 2002116977A JP 2002116977 A JP2002116977 A JP 2002116977A JP 2003031806 A JP2003031806 A JP 2003031806A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mos transistor
- fine particles
- silicon
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 127
- 239000010703 silicon Substances 0.000 claims abstract description 124
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 123
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 71
- 239000013078 crystal Substances 0.000 claims abstract description 63
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 175
- 229910052732 germanium Inorganic materials 0.000 claims description 137
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 122
- 239000010419 fine particle Substances 0.000 claims description 67
- 230000015572 biosynthetic process Effects 0.000 claims description 56
- 238000010438 heat treatment Methods 0.000 claims description 56
- 239000002245 particle Substances 0.000 claims description 48
- 229910052721 tungsten Inorganic materials 0.000 claims description 45
- 239000007789 gas Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 17
- 230000004048 modification Effects 0.000 claims description 12
- 238000012986 modification Methods 0.000 claims description 12
- 238000011282 treatment Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 239000002994 raw material Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 238000004093 laser heating Methods 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 2
- 238000003487 electrochemical reaction Methods 0.000 claims 1
- 238000013021 overheating Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000638 solvent extraction Methods 0.000 claims 1
- 230000001771 impaired effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 536
- 229920005591 polysilicon Polymers 0.000 description 145
- 239000010937 tungsten Substances 0.000 description 43
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 42
- 238000000137 annealing Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 31
- 238000002425 crystallisation Methods 0.000 description 25
- 230000008025 crystallization Effects 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- YOUIDGQAIILFBW-UHFFFAOYSA-J tetrachlorotungsten Chemical compound Cl[W](Cl)(Cl)Cl YOUIDGQAIILFBW-UHFFFAOYSA-J 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 7
- 229910052986 germanium hydride Inorganic materials 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 239000011856 silicon-based particle Substances 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 238000000089 atomic force micrograph Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ＭＯＳＦＥＴのゲート電極として多結晶シリコ
ンゲルマニウム膜を用いるとシリコンゲルマニウム結晶
粒のストレスによりゲート絶縁膜の信頼性が低下する。 【解決手段】酸化膜上に粒径１０ｎｍ以下のシリコン微
粒子を形成した後、多結晶シリコンゲルマニウム膜を形
成する。このようにすると、多結晶シリコンゲルマニウ
ム膜の酸化膜界面のＧｅ濃度が均一になり結晶粒内の格
子ひずみと膜ストレスが減少し、ゲート電極の信頼性が
向上する。これにより、膜厚１．５ｎｍ以下の極薄酸化
膜を用いた高速ＭＯＳＦＥＴが実現できる。
ンゲルマニウム膜を用いるとシリコンゲルマニウム結晶
粒のストレスによりゲート絶縁膜の信頼性が低下する。 【解決手段】酸化膜上に粒径１０ｎｍ以下のシリコン微
粒子を形成した後、多結晶シリコンゲルマニウム膜を形
成する。このようにすると、多結晶シリコンゲルマニウ
ム膜の酸化膜界面のＧｅ濃度が均一になり結晶粒内の格
子ひずみと膜ストレスが減少し、ゲート電極の信頼性が
向上する。これにより、膜厚１．５ｎｍ以下の極薄酸化
膜を用いた高速ＭＯＳＦＥＴが実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、微結晶を有する半
導体膜及び金属膜をゲート電極に用いた信頼性の高いＭ
ＯＳトランジスタに関するものである。
導体膜及び金属膜をゲート電極に用いた信頼性の高いＭ
ＯＳトランジスタに関するものである。
【０００２】
【従来の技術】ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ
−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）はＲ．Ｄｅｎｎａｒ
ｄにより提案されたスケーリング則に基づき、ゲート酸
化膜が薄くなってきたが、３ｎｍ以下では低電圧におい
て、トンネル効果によりリーク電流が増加することが懸
念されていた。しかし、トンネル電流が流れても、ゲー
ト長を短くすることによりＭＯＳＦＥＴは正常な動作を
することが確認され、１．５ｎｍ以下のゲート酸化膜を
用いたＭＯＳＦＥＴが現実となってきた。また酸化シリ
コン膜より誘電率の高い窒化シリコン、酸化タンタル等
の材料をゲート絶縁膜に用いた酸化膜換算１．０ｎｍ以
下の検討も行われている。このような極薄酸化膜ではゲ
ート電極の空乏化による容量増加の影響が大きく、空乏
化の抑制が課題となっている。
−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）はＲ．Ｄｅｎｎａｒ
ｄにより提案されたスケーリング則に基づき、ゲート酸
化膜が薄くなってきたが、３ｎｍ以下では低電圧におい
て、トンネル効果によりリーク電流が増加することが懸
念されていた。しかし、トンネル電流が流れても、ゲー
ト長を短くすることによりＭＯＳＦＥＴは正常な動作を
することが確認され、１．５ｎｍ以下のゲート酸化膜を
用いたＭＯＳＦＥＴが現実となってきた。また酸化シリ
コン膜より誘電率の高い窒化シリコン、酸化タンタル等
の材料をゲート絶縁膜に用いた酸化膜換算１．０ｎｍ以
下の検討も行われている。このような極薄酸化膜ではゲ
ート電極の空乏化による容量増加の影響が大きく、空乏
化の抑制が課題となっている。
【０００３】こうしたゲート絶縁膜の薄膜化に伴い、ゲ
ート電極材料として従来の不純物ドープしたポリシリコ
ン膜にかわり、空乏化の小さい新材料の採用が不可欠と
なってくる。空乏化の削減として、金属ゲートを用いる
方法が検討されているが界面制御等のプロセス課題があ
り、まだ実現されていない。
ート電極材料として従来の不純物ドープしたポリシリコ
ン膜にかわり、空乏化の小さい新材料の採用が不可欠と
なってくる。空乏化の削減として、金属ゲートを用いる
方法が検討されているが界面制御等のプロセス課題があ
り、まだ実現されていない。
【０００４】一方、現在のポリシリコンゲートと同じプ
ロセスを用いて空乏化を低減できる方法として、ポリシ
リコンゲルマニウム膜が注目されている。ゲートの空乏
化は活性化率の低いボロンを用いるＰＭＯＳにおいて顕
著であるが、ポリシリコンゲルマニウムはポリシリコン
に比べてボロンの活性化率が高く、空乏化が抑制でき
る。
ロセスを用いて空乏化を低減できる方法として、ポリシ
リコンゲルマニウム膜が注目されている。ゲートの空乏
化は活性化率の低いボロンを用いるＰＭＯＳにおいて顕
著であるが、ポリシリコンゲルマニウムはポリシリコン
に比べてボロンの活性化率が高く、空乏化が抑制でき
る。
【０００５】しかし酸化膜上でポリシリコンゲルマニウ
ム膜を形成すると、結晶粒の粗大化が起こりゲート絶縁
膜の耐圧劣化が起こる。そこで例えば、Ｗｅｎ−Ｃｈｉ
ｎＬｅｅらはＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅ Ｌｅｔｔｅｒｓ、 ｖｏｌ．１９、 Ｎｏ．７、
ｐ２４７−２４９で、結晶粒を微細化するためにシリコ
ン膜を挿入する方法を用いている。さらに上島らはＩｎ
ｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉ
ｃｅ Ｍｅｅｔｉｎｇ ２０００で信頼性向上のため、
ポリシリコンゲルマニウムと酸化膜との界面に、バリア
層としてアモルファスシリコン膜３ｎｍを設け、ゲート
酸化膜界面を改質する方法を提案している。
ム膜を形成すると、結晶粒の粗大化が起こりゲート絶縁
膜の耐圧劣化が起こる。そこで例えば、Ｗｅｎ−Ｃｈｉ
ｎＬｅｅらはＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅ Ｌｅｔｔｅｒｓ、 ｖｏｌ．１９、 Ｎｏ．７、
ｐ２４７−２４９で、結晶粒を微細化するためにシリコ
ン膜を挿入する方法を用いている。さらに上島らはＩｎ
ｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉ
ｃｅ Ｍｅｅｔｉｎｇ ２０００で信頼性向上のため、
ポリシリコンゲルマニウムと酸化膜との界面に、バリア
層としてアモルファスシリコン膜３ｎｍを設け、ゲート
酸化膜界面を改質する方法を提案している。
【０００６】
【発明が解決しようとする課題】ゲート絶縁膜上で多結
晶電極膜を形成すると、酸化膜界面付近での結晶粒の粗
大化によりゲート絶縁膜の耐圧劣化が起こることが知ら
れている。０．１μｍＣＭＯＳ以降ではゲート絶縁膜の
信頼性のため、界面でのゲート電極粒径は３０ｎｍ以
下、特に２０ｎｍ以下が望まれる。そこでポリシリコン
粒径制御技術として、核発生を増加させる方法が提案さ
れている。例えば、特許２９５１３１９では低温成膜、
特願平１０−０４１２４５では高圧成膜、特願平１０−
２５６４０４では酸化膜表面にハロゲンガスを吸着させ
てから成膜する方法が開示されている。これは初期に発
生した核が水平方向に成長し、面内でぶつかったところ
で粒界を形成し、多結晶膜の粒径を決めるとの考えによ
るものである。
晶電極膜を形成すると、酸化膜界面付近での結晶粒の粗
大化によりゲート絶縁膜の耐圧劣化が起こることが知ら
れている。０．１μｍＣＭＯＳ以降ではゲート絶縁膜の
信頼性のため、界面でのゲート電極粒径は３０ｎｍ以
下、特に２０ｎｍ以下が望まれる。そこでポリシリコン
粒径制御技術として、核発生を増加させる方法が提案さ
れている。例えば、特許２９５１３１９では低温成膜、
特願平１０−０４１２４５では高圧成膜、特願平１０−
２５６４０４では酸化膜表面にハロゲンガスを吸着させ
てから成膜する方法が開示されている。これは初期に発
生した核が水平方向に成長し、面内でぶつかったところ
で粒界を形成し、多結晶膜の粒径を決めるとの考えによ
るものである。
【０００７】しかし、我々の検討では、ポリシコン成膜
条件の４００〜８００℃では、直径１０ｎｍ以下の初期
核は結晶化していないため、核発生密度を増加させても
膜成長の間に相互結合により粒成長し、結晶化後の酸化
膜界面付近の粒径は３０ｎｍ以下には小さくならないこ
とがわかった。成膜温度を８００℃以上にすれば結晶化
は起こるが、ＳｉＨ４原料が気相分解するので適用でき
ない。
条件の４００〜８００℃では、直径１０ｎｍ以下の初期
核は結晶化していないため、核発生密度を増加させても
膜成長の間に相互結合により粒成長し、結晶化後の酸化
膜界面付近の粒径は３０ｎｍ以下には小さくならないこ
とがわかった。成膜温度を８００℃以上にすれば結晶化
は起こるが、ＳｉＨ４原料が気相分解するので適用でき
ない。
【０００８】特に、シリコンゲルマニウム膜は、酸化膜
上で核発生密度が小さく、粒が粗大化し界面粒径を小さ
くするのが困難である。シリコン膜を入れる方法が結晶
粒の粗大化防止には有効であるが、ポリシリコン膜同様
粒径は３０ｎｍ以下には小さくならない。しかしバリア
層としてアモルファスシリコン膜を用いる方法では、界
面のアモルファスシリコン層でＧｅ濃度が３０％以上低
くなってしまい空乏層抑制効果が弱まってしまう。空乏
化を抑制するため酸化膜界面でのＧｅ濃度を増やすのに
ポリシリコンゲルマニウム膜のＧｅ組成を増やすと、結
晶粒径が大きくなりゲート酸化膜の信頼性が低下する問
題がある。
上で核発生密度が小さく、粒が粗大化し界面粒径を小さ
くするのが困難である。シリコン膜を入れる方法が結晶
粒の粗大化防止には有効であるが、ポリシリコン膜同様
粒径は３０ｎｍ以下には小さくならない。しかしバリア
層としてアモルファスシリコン膜を用いる方法では、界
面のアモルファスシリコン層でＧｅ濃度が３０％以上低
くなってしまい空乏層抑制効果が弱まってしまう。空乏
化を抑制するため酸化膜界面でのＧｅ濃度を増やすのに
ポリシリコンゲルマニウム膜のＧｅ組成を増やすと、結
晶粒径が大きくなりゲート酸化膜の信頼性が低下する問
題がある。
【０００９】また、この方法では、ゲート酸化膜として
アモルファスシリコンを用いているため、高温にすると
シリコンが結晶化するため、低温で処理しなければなら
ない、このため、処理に時間がかかる。従って、この方
法はバッチ式の製造方法にはむいているが、少量多品種
の製造に向いている枚葉式には適用困難である。
アモルファスシリコンを用いているため、高温にすると
シリコンが結晶化するため、低温で処理しなければなら
ない、このため、処理に時間がかかる。従って、この方
法はバッチ式の製造方法にはむいているが、少量多品種
の製造に向いている枚葉式には適用困難である。
【００１０】金属膜を用いたメタルゲートプロセスでも
ゲート絶縁膜の厚さが薄くなると信頼性に与えるゲート
電極の影響は大きくなる。ゲート電極粒界の影響を無く
すために低温成膜でアモルファスの金属膜を用いること
もできるが、バリア膜や層間酸化膜の形成には５００℃
以上の成膜温度が必要であるのでアモルファスのまま用
いることはできない。これらの熱負荷により結晶化し、
粒の粗大化が顕著になる。
ゲート絶縁膜の厚さが薄くなると信頼性に与えるゲート
電極の影響は大きくなる。ゲート電極粒界の影響を無く
すために低温成膜でアモルファスの金属膜を用いること
もできるが、バリア膜や層間酸化膜の形成には５００℃
以上の成膜温度が必要であるのでアモルファスのまま用
いることはできない。これらの熱負荷により結晶化し、
粒の粗大化が顕著になる。
【００１１】そのためメタルゲートプロセスにおいても
ゲート電極には成膜時から多結晶膜を用いる方が良い。
しかし、初期形成核は結晶化していないため、ポリシリ
コン同様に、界面付近の粒径を３０ｎｍ以下にすること
ができない。さらにメタルゲートトランジスタは金属膜
の仕事関数でトランジスタ特性が変化するので、絶縁膜
界面でも金属結晶粒の配向がそろっており、粒径が２０
ｎｍ以下である必要がある。
ゲート電極には成膜時から多結晶膜を用いる方が良い。
しかし、初期形成核は結晶化していないため、ポリシリ
コン同様に、界面付近の粒径を３０ｎｍ以下にすること
ができない。さらにメタルゲートトランジスタは金属膜
の仕事関数でトランジスタ特性が変化するので、絶縁膜
界面でも金属結晶粒の配向がそろっており、粒径が２０
ｎｍ以下である必要がある。
【００１２】本発明の目的は、ゲート電極膜の形状を最
適化して、ゲート絶縁膜劣化を抑制した高信頼性ＭＯＳ
ＦＥＴ及びその製造方法を提供する。
適化して、ゲート絶縁膜劣化を抑制した高信頼性ＭＯＳ
ＦＥＴ及びその製造方法を提供する。
【００１３】
【課題を解決しようとする手段】上記の目的を達成する
ために、本発明では、ゲート絶縁膜上に微粒子を供給し
てから導電膜を形成することで微結晶の半導体膜又は金
属膜をゲート電極として形成できる。ゲート電極膜が該
絶縁膜と接する領域で粒径は３０ｎｍ以下であると良
い。
ために、本発明では、ゲート絶縁膜上に微粒子を供給し
てから導電膜を形成することで微結晶の半導体膜又は金
属膜をゲート電極として形成できる。ゲート電極膜が該
絶縁膜と接する領域で粒径は３０ｎｍ以下であると良
い。
【００１４】半導体膜はＳｉ又はＧｅ，もしくはＳｉと
Ｇｅの混合体のいずれかで、金属膜はＣｒ、Ｍｎ、Ｆ
ｅ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ 、Ａｌ、Ｎｉ、Ｃ
ｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｎ、Ｉｒ、Ｐｔ、Ａｕ、Ｐ
ｂ、Ｔｉ、Ｃｏ、Ｚｎ、Ｚｒ、Ｒｕ、Ｃｄの単体、又は
合金、又は酸化物、又は窒化物のいずれかであると良
い。
Ｇｅの混合体のいずれかで、金属膜はＣｒ、Ｍｎ、Ｆ
ｅ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ 、Ａｌ、Ｎｉ、Ｃ
ｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｎ、Ｉｒ、Ｐｔ、Ａｕ、Ｐ
ｂ、Ｔｉ、Ｃｏ、Ｚｎ、Ｚｒ、Ｒｕ、Ｃｄの単体、又は
合金、又は酸化物、又は窒化物のいずれかであると良
い。
【００１５】金属膜では仕事関数のバラツキを減らすた
め、該絶縁膜と接する領域で粒径が２０ｎｍ以下で、面
心立方構造では（１１１）、体心立方構造では（１１
０）方位の結晶の占める面積が７０％以上であると良
い。
め、該絶縁膜と接する領域で粒径が２０ｎｍ以下で、面
心立方構造では（１１１）、体心立方構造では（１１
０）方位の結晶の占める面積が７０％以上であると良
い。
【００１６】半導体膜がシリコンゲルマニウムでは、酸
化膜上にシリコン膜を島状に形成した後、多結晶シリコ
ンゲルマニウム膜、ポリシリコン膜を形成する。特に、
シリコン膜が粒径１０ｎｍ以下の微結晶粒、あるいはア
モルファス粒であると好適である。これにより多結晶シ
リコンゲルマニウム膜の酸化膜界面付近のＧｅ原子濃度
が膜組成より２０％以上低くならず空乏化が抑制でき
る。
化膜上にシリコン膜を島状に形成した後、多結晶シリコ
ンゲルマニウム膜、ポリシリコン膜を形成する。特に、
シリコン膜が粒径１０ｎｍ以下の微結晶粒、あるいはア
モルファス粒であると好適である。これにより多結晶シ
リコンゲルマニウム膜の酸化膜界面付近のＧｅ原子濃度
が膜組成より２０％以上低くならず空乏化が抑制でき
る。
【００１７】さらに酸化膜界面でのＧｅ原子濃度が、単
一結晶粒内で８０％以上均一にでき多結晶の格子ひずみ
が少なくストレスが低減できる。アモルファスの島状シ
リコン膜を用いるには、シリコン下地膜をアモルファス
で、該多結晶シリコンゲルマニウム膜が結晶である温度
領域で、ＳｉＨ４とＧｅＨ４の混合比を変えるだけで連
続して形成することことにより達成できる。
一結晶粒内で８０％以上均一にでき多結晶の格子ひずみ
が少なくストレスが低減できる。アモルファスの島状シ
リコン膜を用いるには、シリコン下地膜をアモルファス
で、該多結晶シリコンゲルマニウム膜が結晶である温度
領域で、ＳｉＨ４とＧｅＨ４の混合比を変えるだけで連
続して形成することことにより達成できる。
【００１８】さらに、多結晶シリコンゲルマニウム膜の
粒径制御によりストレスを低減することができる。（２
００）配向性を低くし、最大結晶粒径を膜厚の半分以下
にすることにより解決できる。また多結晶シリコンゲル
マニウム膜の膜厚を３０ｎｍ以下にしてもストレスは低
減できる。シリコン膜と２０ｎｍ以下の多結晶シリコン
ゲルマニウム膜をシリコン膜がアモルファスである温度
領域で形成し、その上により高温で多結晶シリコンゲル
マニウム膜を形成することにより達成できる。
粒径制御によりストレスを低減することができる。（２
００）配向性を低くし、最大結晶粒径を膜厚の半分以下
にすることにより解決できる。また多結晶シリコンゲル
マニウム膜の膜厚を３０ｎｍ以下にしてもストレスは低
減できる。シリコン膜と２０ｎｍ以下の多結晶シリコン
ゲルマニウム膜をシリコン膜がアモルファスである温度
領域で形成し、その上により高温で多結晶シリコンゲル
マニウム膜を形成することにより達成できる。
【００１９】さらにシリコン膜を非晶質かつ点状に形成
した後、シリコン膜の微粒子を熱処理し結晶化させてか
らシリコンゲルマニウム膜を形成すると上記目的を達成
できる。シリコン膜の微粒子の粒径が１０ｎｍ以下であ
ると好適である。またシリコン膜の微粒子の密度は１０
１１ｃｍ−２以上であると良い。
した後、シリコン膜の微粒子を熱処理し結晶化させてか
らシリコンゲルマニウム膜を形成すると上記目的を達成
できる。シリコン膜の微粒子の粒径が１０ｎｍ以下であ
ると好適である。またシリコン膜の微粒子の密度は１０
１１ｃｍ−２以上であると良い。
【００２０】メタルゲートでは金属膜を非晶質かつ点状
に形成した後、金属膜の微粒子を熱処理し結晶化させて
から金属膜を形成すると上記目的を達成できる。金属膜
の微粒子の粒径が１０ｎｍ以下であると好適である。ま
た金属膜の微粒子の密度は１０１１ｃｍ−２以上である
と良い。
に形成した後、金属膜の微粒子を熱処理し結晶化させて
から金属膜を形成すると上記目的を達成できる。金属膜
の微粒子の粒径が１０ｎｍ以下であると好適である。ま
た金属膜の微粒子の密度は１０１１ｃｍ−２以上である
と良い。
【００２１】微粒子の形成は、原料ガスを熱又はプラズ
マのエネルギーで分解するか、液体又は固体の原料を
熱、又はレーザー照射、又はイオン照射で蒸発させる
か、原料成分を含む溶液中で電気化学的に形成すること
で達成できる。
マのエネルギーで分解するか、液体又は固体の原料を
熱、又はレーザー照射、又はイオン照射で蒸発させる
か、原料成分を含む溶液中で電気化学的に形成すること
で達成できる。
【００２２】微粒子形成後の熱処理は、成膜温度で原料
ガスの供給だけ止めてするか、又は成膜温度以上の温度
で直接加熱又は輻射加熱するか、又はレーザー加熱をす
ることにより達成できる。半導体膜の場合は熱処理温度
が７００〜１２００℃で、金属膜の場合は熱処理温度が
５００〜１２００℃で好適である。
ガスの供給だけ止めてするか、又は成膜温度以上の温度
で直接加熱又は輻射加熱するか、又はレーザー加熱をす
ることにより達成できる。半導体膜の場合は熱処理温度
が７００〜１２００℃で、金属膜の場合は熱処理温度が
５００〜１２００℃で好適である。
【００２３】微粒子形成後、酸化処理を行い、熱処理す
ることで微粒子の凝集を防ぎながら結晶化できるので好
適である。さらに酸化物をウエットエッチングで除去
し、電極膜を形成することにより上記目的を達成でき
る。酸化処理の代わりに、酸素ガス雰囲気中で結晶化の
ための熱処理をしても良い。
ることで微粒子の凝集を防ぎながら結晶化できるので好
適である。さらに酸化物をウエットエッチングで除去
し、電極膜を形成することにより上記目的を達成でき
る。酸化処理の代わりに、酸素ガス雰囲気中で結晶化の
ための熱処理をしても良い。
【００２４】本目的を達成するためには、基板をヒータ
ーによる直接加熱か、炉体による輻射過熱のほかに、ラ
ンプ又はレーザーによる急速過熱機構を有するＣＶＤ装
置を用いると好適である。急速加熱速度は１００℃／ｍ
ｉｎ以上が望ましい。
ーによる直接加熱か、炉体による輻射過熱のほかに、ラ
ンプ又はレーザーによる急速過熱機構を有するＣＶＤ装
置を用いると好適である。急速加熱速度は１００℃／ｍ
ｉｎ以上が望ましい。
【００２５】
【発明の実施の形態】以下本発明の実施の形態につい
て、幾つかの実施例を用い、図を参照して説明する。 （実施例１）以下、図１〜図９を用いて、本発明による
シリコン微粒子供給による多結晶シリコンゲルマニウム
を用いたＣＭＯＳＦＥＴの製造方法について説明する。
図１〜図９は本発明によるＣＭＯＳＦＥＴの製造方法の
一実施例を説明するためのＣＭＯＳＦＥＴの各段階にお
ける断面図である。
て、幾つかの実施例を用い、図を参照して説明する。 （実施例１）以下、図１〜図９を用いて、本発明による
シリコン微粒子供給による多結晶シリコンゲルマニウム
を用いたＣＭＯＳＦＥＴの製造方法について説明する。
図１〜図９は本発明によるＣＭＯＳＦＥＴの製造方法の
一実施例を説明するためのＣＭＯＳＦＥＴの各段階にお
ける断面図である。
【００２６】図１において、まずｐ型シリコン基板１を
熱酸化して表面に１０ｎｍ程度の酸化シリコン膜２を形
成する。次に、酸化シリコン膜２上にＣＶＤ法（化学気
相成長法）で窒化シリコン膜３を堆積した後、残す部分
をレジストマスクで覆った後、窒化シリコン膜３、酸化
シリコン膜２、シリコン基板１をドライエッチングし、
図１に示すように素子分離溝を形成する。
熱酸化して表面に１０ｎｍ程度の酸化シリコン膜２を形
成する。次に、酸化シリコン膜２上にＣＶＤ法（化学気
相成長法）で窒化シリコン膜３を堆積した後、残す部分
をレジストマスクで覆った後、窒化シリコン膜３、酸化
シリコン膜２、シリコン基板１をドライエッチングし、
図１に示すように素子分離溝を形成する。
【００２７】次に、ウエットエッチングで窒化シリコン
膜３を除去した後、ＣＶＤ法で酸化シリコン膜４を素子
分離溝に埋める。シリコン基板１上に堆積した酸化シリ
コン膜４はエッチバックで除去し、図２に示すように素
子分離溝内部にのみ酸化シリコン膜４を残した素子分離
領域を形成する。約１０００℃でアニールすることによ
り素子分離領域に埋め込んだ酸化シリコン膜４をデンシ
ファイ（焼きしめ）する。
膜３を除去した後、ＣＶＤ法で酸化シリコン膜４を素子
分離溝に埋める。シリコン基板１上に堆積した酸化シリ
コン膜４はエッチバックで除去し、図２に示すように素
子分離溝内部にのみ酸化シリコン膜４を残した素子分離
領域を形成する。約１０００℃でアニールすることによ
り素子分離領域に埋め込んだ酸化シリコン膜４をデンシ
ファイ（焼きしめ）する。
【００２８】次に、ｎチャネル型ＭＩＳＦＥＴ形成領域
にボロンをドーズ量２×１０１３ｃｍ−２でイオン注入
しｐ型ウエル５を形成し、ｐチャネル型ＭＩＳＦＥＴ形
成領域にリンをドーズ量３×１０１３ｃｍ−２でイオン
注入しｎ型ウエル６を形成する。
にボロンをドーズ量２×１０１３ｃｍ−２でイオン注入
しｐ型ウエル５を形成し、ｐチャネル型ＭＩＳＦＥＴ形
成領域にリンをドーズ量３×１０１３ｃｍ−２でイオン
注入しｎ型ウエル６を形成する。
【００２９】次に、図３に示すように、シリコン基板１
を熱酸化して、ｐ型ウエル５、ｎ型ウエル６の表面に酸
化シリコン膜を有するゲート絶縁膜７を４ｎｍ程度形成
し、ポリシリコンゲルマニウムを含むゲート電極膜８を
ＣＶＤ法で形成し、その上に窒素シリコン膜９を堆積す
る。なお、ゲート電極膜８の形成方法の詳細については
後述する。そして、図４に示すように、レジストマスク
で覆って、窒化シリコン膜９、ゲート電極膜８をドライ
エッチングし、ゲート電極を形成する。
を熱酸化して、ｐ型ウエル５、ｎ型ウエル６の表面に酸
化シリコン膜を有するゲート絶縁膜７を４ｎｍ程度形成
し、ポリシリコンゲルマニウムを含むゲート電極膜８を
ＣＶＤ法で形成し、その上に窒素シリコン膜９を堆積す
る。なお、ゲート電極膜８の形成方法の詳細については
後述する。そして、図４に示すように、レジストマスク
で覆って、窒化シリコン膜９、ゲート電極膜８をドライ
エッチングし、ゲート電極を形成する。
【００３０】次に、図５に示すように、ｎ型ウエル６を
レジストで被覆し、ｎチャネル型ＭＩＳＦＥＴ形成領域
のゲート電極をマスクとしてｐ型ウエル５に砒素をイオ
ン注入し低濃度ｎ−型半導体領域１０ａを形成する。同
様に、ｐ型ウエル５をレジストで被覆し、ｐチャネル型
ＭＩＳＦＥＴ形成領域のゲート電極をマスクとしてｎ型
ウエル６にボロンをイオン注入し低濃度ｐ−型半導体領
域１０ｂを形成する。この後、ゲート電極膜８及びシリ
コン基板１上にＣＶＤ法で酸化シリコン膜１９を形成す
る。
レジストで被覆し、ｎチャネル型ＭＩＳＦＥＴ形成領域
のゲート電極をマスクとしてｐ型ウエル５に砒素をイオ
ン注入し低濃度ｎ−型半導体領域１０ａを形成する。同
様に、ｐ型ウエル５をレジストで被覆し、ｐチャネル型
ＭＩＳＦＥＴ形成領域のゲート電極をマスクとしてｎ型
ウエル６にボロンをイオン注入し低濃度ｐ−型半導体領
域１０ｂを形成する。この後、ゲート電極膜８及びシリ
コン基板１上にＣＶＤ法で酸化シリコン膜１９を形成す
る。
【００３１】これをドライエッチングすることにより、
図６に示すようにｎチャネル型ＭＩＳＦＥＴ形成領域の
ゲート電極側面及びｐチャネル型ＭＩＳＦＥＴ形成領域
のゲート電極側面にサイドウオールスペーサ１１を形成
する。
図６に示すようにｎチャネル型ＭＩＳＦＥＴ形成領域の
ゲート電極側面及びｐチャネル型ＭＩＳＦＥＴ形成領域
のゲート電極側面にサイドウオールスペーサ１１を形成
する。
【００３２】次に、図７に示すように、ｎ型ウエル６を
レジストで被服した後、ｎチャネル型ＭＩＳＦＥＴ形成
領域のゲート電極及びサイドウオールスペーサ１１をマ
スクとしｐ型ウエル５にリンをイオン注入し、高濃度ｎ
＋型半導体領域１２ａを形成する。同様に、ｐ型ウェル
５をレジストで被服した後、ｐチャネル型ＭＩＳＦＥＴ
形成領域のゲート電極及びサイドウオールスペーサ１１
をマスクとしｎ型ウェル６にボロンをイオン注入し、高
濃度ｐ＋型半導体領域１２ｂを形成する。
レジストで被服した後、ｎチャネル型ＭＩＳＦＥＴ形成
領域のゲート電極及びサイドウオールスペーサ１１をマ
スクとしｐ型ウエル５にリンをイオン注入し、高濃度ｎ
＋型半導体領域１２ａを形成する。同様に、ｐ型ウェル
５をレジストで被服した後、ｐチャネル型ＭＩＳＦＥＴ
形成領域のゲート電極及びサイドウオールスペーサ１１
をマスクとしｎ型ウェル６にボロンをイオン注入し、高
濃度ｐ＋型半導体領域１２ｂを形成する。
【００３３】次に、チタン膜をスパッタリング法で堆積
した後、窒素雰囲気で約７００℃の熱処理をし、ｎチャ
ネル型ＭＩＳＦＥＴ形成領域のｎ＋型半導体領域１２ａ
の表面と、ｐチャネル型ＭＩＳＦＥＴ形成領域のｐ＋型
半導体領域１２ｂの表面にチタンシリサイド膜１３を形
成する。その後、未反応のチタン膜をウエットエッチン
グで除去する。
した後、窒素雰囲気で約７００℃の熱処理をし、ｎチャ
ネル型ＭＩＳＦＥＴ形成領域のｎ＋型半導体領域１２ａ
の表面と、ｐチャネル型ＭＩＳＦＥＴ形成領域のｐ＋型
半導体領域１２ｂの表面にチタンシリサイド膜１３を形
成する。その後、未反応のチタン膜をウエットエッチン
グで除去する。
【００３４】次に、図８に示すように、層間絶縁膜１４
を形成した後、レジストマスクを被覆してエッチング
し、ｎチャネル型ＭＩＳＦＥＴ形成領域のｎ＋型半導体
領域１０ａのチタンシリサイド膜１３とｐチャネル型Ｍ
ＩＳＦＥＴ形成領域のｐ＋型半導体領域１０ｂのチタン
シリサイド膜１３に達するコンタクトホール１００を開
孔する。その後、コンタクトホール内にタングステン膜
を埋め込み、プラグ１５を形成する。ＣＭＰ法でタング
ステン膜を平坦化し、層間絶縁膜１４上のタングステン
膜をドライエッチングで除去し配線層１６を形成するこ
とにより図９に示すようなＣＭＯＳＦＥＴが完成する。
を形成した後、レジストマスクを被覆してエッチング
し、ｎチャネル型ＭＩＳＦＥＴ形成領域のｎ＋型半導体
領域１０ａのチタンシリサイド膜１３とｐチャネル型Ｍ
ＩＳＦＥＴ形成領域のｐ＋型半導体領域１０ｂのチタン
シリサイド膜１３に達するコンタクトホール１００を開
孔する。その後、コンタクトホール内にタングステン膜
を埋め込み、プラグ１５を形成する。ＣＭＰ法でタング
ステン膜を平坦化し、層間絶縁膜１４上のタングステン
膜をドライエッチングで除去し配線層１６を形成するこ
とにより図９に示すようなＣＭＯＳＦＥＴが完成する。
【００３５】次に、ゲート電極膜８の作成方法について
図１０を用いて詳細に説明する。図１０は本発明による
ＣＭＯＳトランジスタのゲート電極の一実施例を示す断
面図であり、本実施例では、ゲート電極はポリシリコン
ゲルマニウム膜を有している。
図１０を用いて詳細に説明する。図１０は本発明による
ＣＭＯＳトランジスタのゲート電極の一実施例を示す断
面図であり、本実施例では、ゲート電極はポリシリコン
ゲルマニウム膜を有している。
【００３６】図において、ゲート電極膜８は、島状シリ
コン膜８ａ、ポリシリコンゲルマニウム膜８ｂ、ポリシ
リコン膜８ｃから構成される。本実施例ではポリシリコ
ンゲルマニウム膜８ｂの形成にバッチ式ホットウォール
型ＣＶＤ装置を用いている。まず、酸化シリコン膜７上
にシリコン膜８ａを厚さ４ｎｍで島状に形成する。島状
に形成するとは、シリコン膜８ａを酸化シリコン膜７上
に点在させる、あるいはシリコンが在る部分と無い部分
とが混在することを意味する。
コン膜８ａ、ポリシリコンゲルマニウム膜８ｂ、ポリシ
リコン膜８ｃから構成される。本実施例ではポリシリコ
ンゲルマニウム膜８ｂの形成にバッチ式ホットウォール
型ＣＶＤ装置を用いている。まず、酸化シリコン膜７上
にシリコン膜８ａを厚さ４ｎｍで島状に形成する。島状
に形成するとは、シリコン膜８ａを酸化シリコン膜７上
に点在させる、あるいはシリコンが在る部分と無い部分
とが混在することを意味する。
【００３７】この上にポリシリコンゲルマニウム膜８ｂ
を厚さ１５０ｎｍで形成する。さらにポリシリコン膜８
ｃを厚さ５０ｎｍで形成する。前述のようにＢ（ボロ
ン）、Ｐ（リン）をイオン注入し、活性化するために９
００℃以上でアニールする。さらに図には示していない
が、ポリシリコン膜８ｃ上にコバルト膜２１をスパッタ
法により形成し、７００〜９００℃の熱処理でシリサイ
ド化する。キャップポリシリコン膜８ｃ、即ち保護用の
ポリシリコン膜８ｃは、ポリシリコンゲルマニウム膜８
ｂとコバルト膜２１が反応し、界面抵抗が増加するのを
抑制するのに用いている。
を厚さ１５０ｎｍで形成する。さらにポリシリコン膜８
ｃを厚さ５０ｎｍで形成する。前述のようにＢ（ボロ
ン）、Ｐ（リン）をイオン注入し、活性化するために９
００℃以上でアニールする。さらに図には示していない
が、ポリシリコン膜８ｃ上にコバルト膜２１をスパッタ
法により形成し、７００〜９００℃の熱処理でシリサイ
ド化する。キャップポリシリコン膜８ｃ、即ち保護用の
ポリシリコン膜８ｃは、ポリシリコンゲルマニウム膜８
ｂとコバルト膜２１が反応し、界面抵抗が増加するのを
抑制するのに用いている。
【００３８】原料ガスとしてＳｉＨ４とＧｅＨ４を用
い、シリコン下地膜形成時はＳｉＨ４のみを供給し、ポ
リシリコンゲルマニウム膜形成時はＳｉＨ４とＧｅＨ４
を混合して供給する。シリコン下地膜８ａ、ポリシリコ
ンゲルマニウム膜８ｂ、キャップポリシリコン膜８ｃを
同じ温度で成膜し、５３０〜６５０℃で行う。
い、シリコン下地膜形成時はＳｉＨ４のみを供給し、ポ
リシリコンゲルマニウム膜形成時はＳｉＨ４とＧｅＨ４
を混合して供給する。シリコン下地膜８ａ、ポリシリコ
ンゲルマニウム膜８ｂ、キャップポリシリコン膜８ｃを
同じ温度で成膜し、５３０〜６５０℃で行う。
【００３９】図１１は本実施例におけるポリシリコンゲ
ルマニウム膜のＳＩＭＳ深さを示す特性図であり、６０
０℃で成膜し、ＢインプラアニールしたＧｅ２０％ポリ
シリコンゲルマニウム膜のＳＩＭＳ深さプロファイルを
示している。なお、横軸は深さ（ｎｍ）を示し、縦軸は
シリコン及びボロンの濃度（ａｔｏｍｓ／ｃｃ）、及び
ゲルマニウム濃度（ａｔｏｍ％）を示す。図では、Ｇｅ
濃度は膜厚方向で一定であり界面のＧｅ濃度の低下は見
られない。よって本実施例の島状シリコン膜８ａを用い
ても酸化膜界面のボロン濃度は低下していないことがわ
かる。これは上嶋らのアモルファスシリコン膜３ｎｍを
用いている場合に酸化膜界面のＧｅ濃度が３０％程度減
少している結果と異なり、島状シリコン膜８ａを用いる
利点である。島状シリコン膜８ａの酸化膜表面被覆率が
低いため、界面のＧｅ濃度が８０％以下に低下せず高い
ままである。
ルマニウム膜のＳＩＭＳ深さを示す特性図であり、６０
０℃で成膜し、ＢインプラアニールしたＧｅ２０％ポリ
シリコンゲルマニウム膜のＳＩＭＳ深さプロファイルを
示している。なお、横軸は深さ（ｎｍ）を示し、縦軸は
シリコン及びボロンの濃度（ａｔｏｍｓ／ｃｃ）、及び
ゲルマニウム濃度（ａｔｏｍ％）を示す。図では、Ｇｅ
濃度は膜厚方向で一定であり界面のＧｅ濃度の低下は見
られない。よって本実施例の島状シリコン膜８ａを用い
ても酸化膜界面のボロン濃度は低下していないことがわ
かる。これは上嶋らのアモルファスシリコン膜３ｎｍを
用いている場合に酸化膜界面のＧｅ濃度が３０％程度減
少している結果と異なり、島状シリコン膜８ａを用いる
利点である。島状シリコン膜８ａの酸化膜表面被覆率が
低いため、界面のＧｅ濃度が８０％以下に低下せず高い
ままである。
【００４０】図１２は島状シリコン膜が結晶である場合
のＧｅ原子の拡散を表すゲート電極の断面図であり、図
１２（ａ）は結晶シリコン膜形成中の断面図、図１２
（ｂ）ポリシリコンゲルマニウム膜形成時の断面図、図
１２（ｃ）インプラアニール中の断面図である。図にお
いて、シリコン基板１上に酸化シリコン膜７が堆積さ
れ、その上に結晶の島状シリコン膜８ａが形成される。
なお、図では、島状シリコン膜８ａの格子の間隔が示さ
れている。
のＧｅ原子の拡散を表すゲート電極の断面図であり、図
１２（ａ）は結晶シリコン膜形成中の断面図、図１２
（ｂ）ポリシリコンゲルマニウム膜形成時の断面図、図
１２（ｃ）インプラアニール中の断面図である。図にお
いて、シリコン基板１上に酸化シリコン膜７が堆積さ
れ、その上に結晶の島状シリコン膜８ａが形成される。
なお、図では、島状シリコン膜８ａの格子の間隔が示さ
れている。
【００４１】図１２（ａ）に示すように、はじめＧｅ原
子が入っていない島状シリコン結晶が形成される。次
に、図１２（ｂ）に示すように、シリコン結晶を核とし
てポリシリコンゲルマニウム膜８ｂが成長する。なお、
図１２（ｂ）において、ポリシリコンゲルマニウム膜８
ｂ中の横線は格子の概略の間隔を示す。この時、島状シ
リコン膜８ａは結晶であり、成膜温度でのＧｅ原子の拡
散速度は遅いためあまり拡散しない。次に、インプラア
ニール処理を行うと、図１２（ｃ）に示すように、ポリ
シリコンゲルマニウム膜８ｂからＧｅ原子が拡散し、島
状シリコン膜８ａのＧｅ濃度が増加する。十分拡散が起
こるためには、島状シリコン膜８ａが粒径１０ｎｍ以下
のシリコン微結晶であると良い。なお、２０５はＧｅ原
子を含む島状シリコン膜である。
子が入っていない島状シリコン結晶が形成される。次
に、図１２（ｂ）に示すように、シリコン結晶を核とし
てポリシリコンゲルマニウム膜８ｂが成長する。なお、
図１２（ｂ）において、ポリシリコンゲルマニウム膜８
ｂ中の横線は格子の概略の間隔を示す。この時、島状シ
リコン膜８ａは結晶であり、成膜温度でのＧｅ原子の拡
散速度は遅いためあまり拡散しない。次に、インプラア
ニール処理を行うと、図１２（ｃ）に示すように、ポリ
シリコンゲルマニウム膜８ｂからＧｅ原子が拡散し、島
状シリコン膜８ａのＧｅ濃度が増加する。十分拡散が起
こるためには、島状シリコン膜８ａが粒径１０ｎｍ以下
のシリコン微結晶であると良い。なお、２０５はＧｅ原
子を含む島状シリコン膜である。
【００４２】図１３は島状シリコン膜がアモルファスシ
リコンである場合のＧｅ原子の拡散を表すゲート電極の
断面図であり、図１３（ａ）はアモルファスシリコン膜
形成時の断面図、図１３（ｂ）ポリシリコンゲルマニウ
ム膜形成時の断面図、図１３（ｃ）はインプラアニール
中の断面図である。初めに、図１３（ａ）に示すよう
に、Ｇｅ原子が入っていない、シリコンがアモルファス
の島状シリコン膜８ａが形成される。次に、図１３
（ｂ）に示すように、アモルファスの島状シリコン膜８
ａ表面でポリシリコンゲルマニウム膜８ｂが結晶成長す
る。
リコンである場合のＧｅ原子の拡散を表すゲート電極の
断面図であり、図１３（ａ）はアモルファスシリコン膜
形成時の断面図、図１３（ｂ）ポリシリコンゲルマニウ
ム膜形成時の断面図、図１３（ｃ）はインプラアニール
中の断面図である。初めに、図１３（ａ）に示すよう
に、Ｇｅ原子が入っていない、シリコンがアモルファス
の島状シリコン膜８ａが形成される。次に、図１３
（ｂ）に示すように、アモルファスの島状シリコン膜８
ａ表面でポリシリコンゲルマニウム膜８ｂが結晶成長す
る。
【００４３】一方、アモルファスの島状シリコン膜８ａ
もポリシリコンゲルマニウム結晶が形成されると結晶成
長する。この際、Ｇｅ原子がポリシリコンゲルマニウム
膜８ｂから島状アモルファスシリコン膜８ａに拡散しな
がら結晶成長が起こる。さらにインプラアニール処理に
よって、図１３（ｃ）に示すように、ポリシリコンゲル
マニウム膜８ｂからＧｅ原子が拡散し、結晶化した島状
アモルファスシリコン膜７のＧｅ濃度が増加する。
もポリシリコンゲルマニウム結晶が形成されると結晶成
長する。この際、Ｇｅ原子がポリシリコンゲルマニウム
膜８ｂから島状アモルファスシリコン膜８ａに拡散しな
がら結晶成長が起こる。さらにインプラアニール処理に
よって、図１３（ｃ）に示すように、ポリシリコンゲル
マニウム膜８ｂからＧｅ原子が拡散し、結晶化した島状
アモルファスシリコン膜７のＧｅ濃度が増加する。
【００４４】島状シリコン膜８ａが結晶とアモルファス
どちらであってもインプラアニール時にＧｅ原子の拡散
は起こるが、アモルファスの方がより酸化膜界面のＧｅ
濃度が高くなる。アニール時間を長くすることにより、
結晶シリコンでもＧｅ原子の拡散を十分に起こさせるこ
とができるが、ＭＯＳ拡散層の不純物プロファイルの変
化やゲート酸化膜へのＢ（ボロン）突き抜けによるしき
い値（Ｖｔｈ）シフトの問題点があるので好ましくな
い。結晶シリコンではＧｅ原子が拡散できる微結晶を用
いると良い。微結晶にすると、拡散が早くなり、周りの
Ｓｉ−Ｇｅの格子の歪が少なくなる。
どちらであってもインプラアニール時にＧｅ原子の拡散
は起こるが、アモルファスの方がより酸化膜界面のＧｅ
濃度が高くなる。アニール時間を長くすることにより、
結晶シリコンでもＧｅ原子の拡散を十分に起こさせるこ
とができるが、ＭＯＳ拡散層の不純物プロファイルの変
化やゲート酸化膜へのＢ（ボロン）突き抜けによるしき
い値（Ｖｔｈ）シフトの問題点があるので好ましくな
い。結晶シリコンではＧｅ原子が拡散できる微結晶を用
いると良い。微結晶にすると、拡散が早くなり、周りの
Ｓｉ−Ｇｅの格子の歪が少なくなる。
【００４５】図１４はゲート酸化膜耐圧とポリシリコン
ゲルマニウム膜の成膜温度との関係を示す特性図であ
る。横軸にポリシリコンゲルマニウムの成膜温度（℃）
を、縦軸にゲート酸化膜耐圧（Ｖ）を示す。図に示すよ
うに、ゲート酸化膜耐圧電圧は成膜温度が高いほど減少
する。このように、ゲート酸化膜耐圧は温度依存性を示
す。この温度は島状シリコン膜の成膜温度もポリシリコ
ンゲルマニウム膜と同じで変えている。
ゲルマニウム膜の成膜温度との関係を示す特性図であ
る。横軸にポリシリコンゲルマニウムの成膜温度（℃）
を、縦軸にゲート酸化膜耐圧（Ｖ）を示す。図に示すよ
うに、ゲート酸化膜耐圧電圧は成膜温度が高いほど減少
する。このように、ゲート酸化膜耐圧は温度依存性を示
す。この温度は島状シリコン膜の成膜温度もポリシリコ
ンゲルマニウム膜と同じで変えている。
【００４６】図１５は異なる温度で成膜したポリシリコ
ンゲルマニウム膜の表面形状を示す図であり、ＡＦＭ像
を示す。図１５（ａ）は６４０℃で成膜した場合の表面
形状を示す図、図１５（ｂ）は６１０℃で成膜した場合
の表面形状を示す図、図１５（ｃ）は５８０℃で成膜し
た場合の表面形状を示す図である。６４０、６１０、５
８０℃で成膜したポリシリコンゲルマニウム膜表面のＡ
ＦＭ像は、図１５（ａ）〜図１５（ｃ）に示すように、
成膜温度が高いほど粒径が大きくなっていることがわか
る。
ンゲルマニウム膜の表面形状を示す図であり、ＡＦＭ像
を示す。図１５（ａ）は６４０℃で成膜した場合の表面
形状を示す図、図１５（ｂ）は６１０℃で成膜した場合
の表面形状を示す図、図１５（ｃ）は５８０℃で成膜し
た場合の表面形状を示す図である。６４０、６１０、５
８０℃で成膜したポリシリコンゲルマニウム膜表面のＡ
ＦＭ像は、図１５（ａ）〜図１５（ｃ）に示すように、
成膜温度が高いほど粒径が大きくなっていることがわか
る。
【００４７】次に、ポリシリコンゲルマニウム膜表面形
状のゲート耐圧への影響を調べるため、島状シリコン膜
８ａの成膜圧力を６０Ｐａと一定にし、ポリシリコンゲ
ルマニウム膜８ｂの成膜圧力を変えてゲート耐圧を評価
した。図１６はゲート酸化膜耐圧とポリシリコンゲルマ
ニウム成膜圧力との関係を示す特性図であり、横軸に圧
力（Ｐａ）を、縦軸にゲート酸化膜耐圧（Ｖ）を示す。
図１６に示すように、成膜圧力が高いほど耐圧は増加し
ている。
状のゲート耐圧への影響を調べるため、島状シリコン膜
８ａの成膜圧力を６０Ｐａと一定にし、ポリシリコンゲ
ルマニウム膜８ｂの成膜圧力を変えてゲート耐圧を評価
した。図１６はゲート酸化膜耐圧とポリシリコンゲルマ
ニウム成膜圧力との関係を示す特性図であり、横軸に圧
力（Ｐａ）を、縦軸にゲート酸化膜耐圧（Ｖ）を示す。
図１６に示すように、成膜圧力が高いほど耐圧は増加し
ている。
【００４８】図１７は異なる圧力で成膜したポリシリコ
ンゲルマニウム膜の表面形状を示す図であり、図１７
（ａ）〜図１７（ｃ）はそれぞれ、６０Ｐａ、９０Ｐ
ａ、１２０Ｐａで成膜した場合の表面形状のＡＦＭ像で
ある。図に示すように、成膜したポリシリコンゲルマニ
ウム膜表面のＡＦＭ像から成膜圧力が高いほど粒径が小
さくなっていることがわかる。
ンゲルマニウム膜の表面形状を示す図であり、図１７
（ａ）〜図１７（ｃ）はそれぞれ、６０Ｐａ、９０Ｐ
ａ、１２０Ｐａで成膜した場合の表面形状のＡＦＭ像で
ある。図に示すように、成膜したポリシリコンゲルマニ
ウム膜表面のＡＦＭ像から成膜圧力が高いほど粒径が小
さくなっていることがわかる。
【００４９】よってポリシリコンゲルマニウム膜表面で
の粒径が小さいほど耐圧が向上していることがわかる。
ＡＦＭの結果からポリシリコンゲルマニウム膜表面の最
大粒径が１５０ｎｍのポリシリコンゲルマニウム膜では
７５ｎｍ以下、つまり膜厚の半分以下であるとゲート耐
圧が良い。
の粒径が小さいほど耐圧が向上していることがわかる。
ＡＦＭの結果からポリシリコンゲルマニウム膜表面の最
大粒径が１５０ｎｍのポリシリコンゲルマニウム膜では
７５ｎｍ以下、つまり膜厚の半分以下であるとゲート耐
圧が良い。
【００５０】次に、ポリシリコンゲルマニウム膜８ｂの
耐圧劣化の原因を調べるため、ポリシリコン膜８ｃとポ
リシリコンゲルマニウム膜８ｂをＸ線回折法（ＸＲＤ）
で評価した。
耐圧劣化の原因を調べるため、ポリシリコン膜８ｃとポ
リシリコンゲルマニウム膜８ｂをＸ線回折法（ＸＲＤ）
で評価した。
【００５１】図１８は（２２０）配向性の温度依存特性
を示す特性図であり、ポリシリコン膜８ｃとポリシリコ
ンゲルマニウム膜８ｂの（２２０）配向性の成膜温度依
存性を示している。なお、横軸は成膜温度（℃）を、縦
軸は（２２０）配向の体積分布率を示す。図に示すよう
に、ポリシリコン膜８ｃに比べてポリシリコンゲルマニ
ウム膜８ｂの（２２０）配向性が高いことがわかる。６
００℃以下では配向性が６０％以上で非常に高く、６５
０℃以上で５０％以下に減少している。
を示す特性図であり、ポリシリコン膜８ｃとポリシリコ
ンゲルマニウム膜８ｂの（２２０）配向性の成膜温度依
存性を示している。なお、横軸は成膜温度（℃）を、縦
軸は（２２０）配向の体積分布率を示す。図に示すよう
に、ポリシリコン膜８ｃに比べてポリシリコンゲルマニ
ウム膜８ｂの（２２０）配向性が高いことがわかる。６
００℃以下では配向性が６０％以上で非常に高く、６５
０℃以上で５０％以下に減少している。
【００５２】（２２０）配向性が強いためポリシリコン
膜８ｃとポリシリコンゲルマニウム膜８ｂの（２２０）
回折ピークに関して詳細に評価した。ＸＲＤ測定は、集
中光学系で、入射側、出射側共に０．１ｍｍを用いてい
る。
膜８ｃとポリシリコンゲルマニウム膜８ｂの（２２０）
回折ピークに関して詳細に評価した。ＸＲＤ測定は、集
中光学系で、入射側、出射側共に０．１ｍｍを用いてい
る。
【００５３】図１９はポリシリコンとポリシリコンゲル
マニウム膜のＸ線回折法による特性図であり、横軸に回
折角を、縦軸にＸ線強度を示す。図１９（ｂ）に示すよ
うに、ポリシリコンゲルマニウム膜８ｂでは（２２０）
ピークの高角度側に幅が広がり非対称な形となってい
る。一方、図１９（ａ）に示すように、ポリシリコン膜
８ｃではこのような非対称性は見られない。またこのよ
うな非対称性は（１１１）、（３１１）ピークでは見ら
れていない。なお、図１９（ａ）、図１９（ｂ）におい
て、点線の曲線は計算値を示す。
マニウム膜のＸ線回折法による特性図であり、横軸に回
折角を、縦軸にＸ線強度を示す。図１９（ｂ）に示すよ
うに、ポリシリコンゲルマニウム膜８ｂでは（２２０）
ピークの高角度側に幅が広がり非対称な形となってい
る。一方、図１９（ａ）に示すように、ポリシリコン膜
８ｃではこのような非対称性は見られない。またこのよ
うな非対称性は（１１１）、（３１１）ピークでは見ら
れていない。なお、図１９（ａ）、図１９（ｂ）におい
て、点線の曲線は計算値を示す。
【００５４】次に、Ｘ線回折法による回折ピークの非対
称性を定量化する方法について図２０を用いて説明す
る。図２０は（２２０）回折ピーク非対象性を定義する
ための特性図であり、横軸に回折角を、縦軸にＸ線強度
を示す。図２０に示すように、ピークの高角度側と低角
度側とでそれぞれのカーブをガウシアン曲線でフッティ
ングし、ピークの高角度側の半値幅ＦＷＨＭ（ｈｉｇ
ｈ）と低角度側の半値幅ＦＷＨＭ（ｌｏｗ）を求めた。
そしてピークの高角度側の半値幅ＦＷＨＭ（ｈｉｇｈ）
と低角度側の半値幅ＦＷＨＭ（ｌｏｗ）の差ΔＦＷＨＭ
を合計の半値幅で規格化した値を非対称性と定義した。
即ち、ΔＦＷＨＭ＝（ＦＷＨＭ（ｈｉｇｈ）−ＦＷＨＭ
（ｌｏｗ））／（ＦＷＨＭ（ｈｉｇｈ）／２＋ＦＷＨＭ
（ｌｏｗ）／２）と定義した。
称性を定量化する方法について図２０を用いて説明す
る。図２０は（２２０）回折ピーク非対象性を定義する
ための特性図であり、横軸に回折角を、縦軸にＸ線強度
を示す。図２０に示すように、ピークの高角度側と低角
度側とでそれぞれのカーブをガウシアン曲線でフッティ
ングし、ピークの高角度側の半値幅ＦＷＨＭ（ｈｉｇ
ｈ）と低角度側の半値幅ＦＷＨＭ（ｌｏｗ）を求めた。
そしてピークの高角度側の半値幅ＦＷＨＭ（ｈｉｇｈ）
と低角度側の半値幅ＦＷＨＭ（ｌｏｗ）の差ΔＦＷＨＭ
を合計の半値幅で規格化した値を非対称性と定義した。
即ち、ΔＦＷＨＭ＝（ＦＷＨＭ（ｈｉｇｈ）−ＦＷＨＭ
（ｌｏｗ））／（ＦＷＨＭ（ｈｉｇｈ）／２＋ＦＷＨＭ
（ｌｏｗ）／２）と定義した。
【００５５】図２１は（２２０）回折ピーク非対象性の
成膜温度依存特性図であり、Ｇｅ２０％ポリシリコンゲ
ルマニウム膜の（２２０）回折ピーク非対称性の成膜温
度依存性を示している。なお、図は横軸に成膜温度
（℃）を、縦軸に差ΔＦＷＨＭを示す。図２１に示すよ
うに、成膜温度が高いほど非対称性が増加していること
がわかる。これは、成膜温度が高くなるとポリシリコン
ゲルマニウム膜８ｂの結晶のストレスが大きくなるため
である。
成膜温度依存特性図であり、Ｇｅ２０％ポリシリコンゲ
ルマニウム膜の（２２０）回折ピーク非対称性の成膜温
度依存性を示している。なお、図は横軸に成膜温度
（℃）を、縦軸に差ΔＦＷＨＭを示す。図２１に示すよ
うに、成膜温度が高いほど非対称性が増加していること
がわかる。これは、成膜温度が高くなるとポリシリコン
ゲルマニウム膜８ｂの結晶のストレスが大きくなるため
である。
【００５６】図２２は（２２０）回折ピーク非対象性の
成膜圧力依存特性図であり、Ｇｅ２０％ポリシリコンゲ
ルマニウム膜の（２２０）回折ピーク非対称性の成膜圧
力依存性を示している。なお、横軸は圧力（Ｐａ）を、
縦軸は差ΔＦＷＨＭを示す。図より明らかなように、成
膜圧力が高いほど非対称性が減少している。
成膜圧力依存特性図であり、Ｇｅ２０％ポリシリコンゲ
ルマニウム膜の（２２０）回折ピーク非対称性の成膜圧
力依存性を示している。なお、横軸は圧力（Ｐａ）を、
縦軸は差ΔＦＷＨＭを示す。図より明らかなように、成
膜圧力が高いほど非対称性が減少している。
【００５７】図２３は（２２０）回折ピーク非対称性と
ゲート酸化膜耐圧の関係を示す相関特性図であり、横軸
に差ＦＷＨＭを、縦軸にゲート酸化膜耐圧（Ｖ）を示
す。図より明らかなように、非対称性、即ちΔＦＷＨＭ
が大きいほどゲート酸化膜耐圧の劣化が大きくなること
がわかる。非対称性０．４以下で耐圧はポリシリコン膜
８ｃと同等で良好である。（２２０）非対称性は酸化膜
界面のひずみと結晶粒間のストレスにより生じていると
考えるとゲート耐圧の変化を説明できる。
ゲート酸化膜耐圧の関係を示す相関特性図であり、横軸
に差ＦＷＨＭを、縦軸にゲート酸化膜耐圧（Ｖ）を示
す。図より明らかなように、非対称性、即ちΔＦＷＨＭ
が大きいほどゲート酸化膜耐圧の劣化が大きくなること
がわかる。非対称性０．４以下で耐圧はポリシリコン膜
８ｃと同等で良好である。（２２０）非対称性は酸化膜
界面のひずみと結晶粒間のストレスにより生じていると
考えるとゲート耐圧の変化を説明できる。
【００５８】シリコンゲルマニウム膜８ｂは酸化膜上で
は成膜遅れ時間が長く、直接形成すると結晶粒径の粗大
化が起こり、耐圧が著しく劣化する。そのため成長の種
結晶としてシリコン膜をはじめに形成するプロセスが不
可欠である。しかしシリコンとシリコンゲルマニウムで
は格子間隔が大きく異なるためシリコンゲルマニウム結
晶成長時に酸化膜界面に大きな格子ひずみが生じる。
は成膜遅れ時間が長く、直接形成すると結晶粒径の粗大
化が起こり、耐圧が著しく劣化する。そのため成長の種
結晶としてシリコン膜をはじめに形成するプロセスが不
可欠である。しかしシリコンとシリコンゲルマニウムで
は格子間隔が大きく異なるためシリコンゲルマニウム結
晶成長時に酸化膜界面に大きな格子ひずみが生じる。
【００５９】以下、シリコンゲルマニウム膜初期成長の
様子について、図２４を用いて説明する。図２４はシリ
コンゲルマニウム膜の初期成長の歪を説明するためのゲ
ート電極の断面図である。図２４（ａ）に示すように、
まず、シリコン基板１上に酸化シリコン膜７を堆積させ
その上に島状シリコン膜８ａを形成しすると、下地膜で
ある島状シリコン膜８ｃは島状に成長し点在する。な
お、島状シリコン膜８ａで横線は格子間隔を示す。
様子について、図２４を用いて説明する。図２４はシリ
コンゲルマニウム膜の初期成長の歪を説明するためのゲ
ート電極の断面図である。図２４（ａ）に示すように、
まず、シリコン基板１上に酸化シリコン膜７を堆積させ
その上に島状シリコン膜８ａを形成しすると、下地膜で
ある島状シリコン膜８ｃは島状に成長し点在する。な
お、島状シリコン膜８ａで横線は格子間隔を示す。
【００６０】ここでポリシリコンゲルマニウム膜８ｂを
堆積すると、図２４（ｂ）に示すように、ポリシリコン
ゲルマニウム膜８ｂはシリコン下地膜（酸化シリコン
膜）７から水平に成長する。この時、シリコン下地膜７
が結晶の場合、シリコンゲルマニウム膜８ｂは格子間隔
の違いにより膜厚方向に圧縮ひずむがかかる。ポリシリ
コンゲルマニウム膜８ｂの横の線は格子間隔を示してお
り、圧縮歪が生じていることが分かる。その後、図２４
（ｃ）に示すように、この歪を受けながらシリコンゲル
マニウム膜８ｂが垂直方向に成長していく。
堆積すると、図２４（ｂ）に示すように、ポリシリコン
ゲルマニウム膜８ｂはシリコン下地膜（酸化シリコン
膜）７から水平に成長する。この時、シリコン下地膜７
が結晶の場合、シリコンゲルマニウム膜８ｂは格子間隔
の違いにより膜厚方向に圧縮ひずむがかかる。ポリシリ
コンゲルマニウム膜８ｂの横の線は格子間隔を示してお
り、圧縮歪が生じていることが分かる。その後、図２４
（ｃ）に示すように、この歪を受けながらシリコンゲル
マニウム膜８ｂが垂直方向に成長していく。
【００６１】ＸＲＤの（２２０）ピークの高角度側で半
値幅の広がりが見られたのは、膜厚方向に圧縮ひずみが
残っているためと考えられる。図２４の断面図ではシリ
コンゲルマニウム膜８ｂの初期成長を水平から垂直に変
わるように示しているが、現実には同時に起こってお
り、より水平方法への成長が多いだけであることは言う
までもない。
値幅の広がりが見られたのは、膜厚方向に圧縮ひずみが
残っているためと考えられる。図２４の断面図ではシリ
コンゲルマニウム膜８ｂの初期成長を水平から垂直に変
わるように示しているが、現実には同時に起こってお
り、より水平方法への成長が多いだけであることは言う
までもない。
【００６２】ゲート酸化膜（酸化シリコン膜）７の信頼
性は、初期成長時に発生する歪と、その後成長するポリ
シリコンゲルマニウム粒間のストレスにより生じる。つ
まりポリシリコンゲルマニウム結晶粒の格子ひずみとス
トレスを抑制することがゲート絶縁膜信頼性向上に不可
欠である。
性は、初期成長時に発生する歪と、その後成長するポリ
シリコンゲルマニウム粒間のストレスにより生じる。つ
まりポリシリコンゲルマニウム結晶粒の格子ひずみとス
トレスを抑制することがゲート絶縁膜信頼性向上に不可
欠である。
【００６３】ポリシリコンゲルマニウム結晶粒の格子ひ
ずみを減少させる方法として以下の方法がある。成膜温
度５００〜５８０℃で、島状のシリコン下地膜を形成し
た後、シリコンゲルマニウム膜を形成する。シリコン下
地膜はＳｉＨ４のみで、シリコンゲルマニウム膜はＳｉ
Ｈ４とＧｅＨ４の混合ガスを用いてガス切り替えのみで
温度を変えず連続して成膜する。成膜温度５８０℃以下
では、シリコン下地膜が結晶化せずアモルファスであ
り、融点の低いシリコンゲルマニウム膜は結晶化してい
る。６００℃以上ではシリコン下地膜が結晶化しており
（結晶に近い格子間隔を持ち）その上に成長するシリコ
ンゲルマニウム膜は強いストレスを受ける。
ずみを減少させる方法として以下の方法がある。成膜温
度５００〜５８０℃で、島状のシリコン下地膜を形成し
た後、シリコンゲルマニウム膜を形成する。シリコン下
地膜はＳｉＨ４のみで、シリコンゲルマニウム膜はＳｉ
Ｈ４とＧｅＨ４の混合ガスを用いてガス切り替えのみで
温度を変えず連続して成膜する。成膜温度５８０℃以下
では、シリコン下地膜が結晶化せずアモルファスであ
り、融点の低いシリコンゲルマニウム膜は結晶化してい
る。６００℃以上ではシリコン下地膜が結晶化しており
（結晶に近い格子間隔を持ち）その上に成長するシリコ
ンゲルマニウム膜は強いストレスを受ける。
【００６４】尚、５８０℃以下ではシリコン下地膜は成
膜時アモルファスで、ポリシリコンゲルマニウム膜形成
されると固相成長する。このシリコン下地膜の成長はポ
リシリコンゲルマニウム膜の成長と同時に起こるため、
格子ひずみが大きくならない。
膜時アモルファスで、ポリシリコンゲルマニウム膜形成
されると固相成長する。このシリコン下地膜の成長はポ
リシリコンゲルマニウム膜の成長と同時に起こるため、
格子ひずみが大きくならない。
【００６５】この方法ではゲート電極膜成膜後にシリコ
ン下地膜が結晶化しているため、インプラアニールの際
に、Ｂ、Ｐの拡散が起こりにくい。そこでポリシリコン
ゲルマニウム膜界面の粒径を３０ｎｍ以下にする必要が
ある。ポリシリコンゲルマニウム膜界面の粒径を３０ｎ
ｍ以下とするためにシリコン下地膜の成膜圧力を高くし
て核発生密度を増加させる。
ン下地膜が結晶化しているため、インプラアニールの際
に、Ｂ、Ｐの拡散が起こりにくい。そこでポリシリコン
ゲルマニウム膜界面の粒径を３０ｎｍ以下にする必要が
ある。ポリシリコンゲルマニウム膜界面の粒径を３０ｎ
ｍ以下とするためにシリコン下地膜の成膜圧力を高くし
て核発生密度を増加させる。
【００６６】次に、図２５を用いてゲート酸化膜耐圧が
減少する原因について説明する。図２５はシリコンゲル
マニウム膜結晶粒の酸化膜界面での格子歪を示すモデル
図であり、図２５（ａ）は島状シリコンの粒径が２０ｎ
ｍ以上の場合のモデル図であり、図２５（ｂ）はシリコ
ンの微結晶の粒径が１０ｎｍ以下の場合のモデル図であ
る。図において、３０１はＧｅ原子低濃度領域であり、
３０２はＧｅ原子高濃度領域である。図１１に示すよう
に、Ｂ、Ｐインプラアニール後でＧｅはポリシリコンゲ
ルマニウムからシリコン下地膜７に拡散する。しかし結
晶シリコン中へのＧｅの拡散速度は遅いためポリシリコ
ンゲルマニウム膜８ｂに比べてＧｅ濃度は８０％以下と
低くなっている。
減少する原因について説明する。図２５はシリコンゲル
マニウム膜結晶粒の酸化膜界面での格子歪を示すモデル
図であり、図２５（ａ）は島状シリコンの粒径が２０ｎ
ｍ以上の場合のモデル図であり、図２５（ｂ）はシリコ
ンの微結晶の粒径が１０ｎｍ以下の場合のモデル図であ
る。図において、３０１はＧｅ原子低濃度領域であり、
３０２はＧｅ原子高濃度領域である。図１１に示すよう
に、Ｂ、Ｐインプラアニール後でＧｅはポリシリコンゲ
ルマニウムからシリコン下地膜７に拡散する。しかし結
晶シリコン中へのＧｅの拡散速度は遅いためポリシリコ
ンゲルマニウム膜８ｂに比べてＧｅ濃度は８０％以下と
低くなっている。
【００６７】この場合、図２５（ａ）に示すように、島
状シリコン膜８ａの粒径が２０ｎｍ以上の場合は、Ｇｅ
濃度が低い領域３０１に格子ひずみが集中するためゲー
ト絶縁膜の信頼性が低下している。しかし、シリコン下
地膜７として粒径１０ｎｍ以下の結晶シリコンを用いる
とＧｅの拡散が十分に起こり、図２５（ｂ）に示すよう
に、界面付近のＧｅ濃度は８０％以上となりシリコンゲ
ルマニウム膜の酸化膜界面での格子ひずみが低減でき
る。さらに酸化膜界面のＧｅ濃度を高くするため、島状
シリコン膜のゲート酸化膜表面被覆率を２０％以下にす
るのが良い。
状シリコン膜８ａの粒径が２０ｎｍ以上の場合は、Ｇｅ
濃度が低い領域３０１に格子ひずみが集中するためゲー
ト絶縁膜の信頼性が低下している。しかし、シリコン下
地膜７として粒径１０ｎｍ以下の結晶シリコンを用いる
とＧｅの拡散が十分に起こり、図２５（ｂ）に示すよう
に、界面付近のＧｅ濃度は８０％以上となりシリコンゲ
ルマニウム膜の酸化膜界面での格子ひずみが低減でき
る。さらに酸化膜界面のＧｅ濃度を高くするため、島状
シリコン膜のゲート酸化膜表面被覆率を２０％以下にす
るのが良い。
【００６８】以下、枚葉式コールドウォール型ＣＶＤ装
置を用いた多結晶ゲート電極膜８の作成方法について詳
細に説明する。原料ガスとしてＳｉＨ４とＧｅＨ４を用
い、シリコン下地膜形成時はＳｉＨ４のみを供給し、ポ
リシリコンゲルマニウム膜形成時はＳｉＨ４とＧｅＨ４
を混合してポリシリコンゲルマニウム膜のＧｅ濃度が２
０％になるように混合比を調整し供給する。
置を用いた多結晶ゲート電極膜８の作成方法について詳
細に説明する。原料ガスとしてＳｉＨ４とＧｅＨ４を用
い、シリコン下地膜形成時はＳｉＨ４のみを供給し、ポ
リシリコンゲルマニウム膜形成時はＳｉＨ４とＧｅＨ４
を混合してポリシリコンゲルマニウム膜のＧｅ濃度が２
０％になるように混合比を調整し供給する。
【００６９】枚葉式ＣＶＤ装置では、バッチ式に比べて
高いスループットを得るために、成膜温度６００℃以上
で成膜する必要がある。しかし図１０の実施例と同様に
６００℃以上ではポリシリコンゲルマニウム膜８ｂのス
トレスが大きくなりゲート絶縁膜の信頼性が低下する。
高いスループットを得るために、成膜温度６００℃以上
で成膜する必要がある。しかし図１０の実施例と同様に
６００℃以上ではポリシリコンゲルマニウム膜８ｂのス
トレスが大きくなりゲート絶縁膜の信頼性が低下する。
【００７０】シリコンゲルマニウム成膜速度が速いまま
で、ポリシリコンゲルマニウム結晶粒のストレスを減少
させる方法として以下の方法がある。本実施例で用いる
枚葉装置は、複数の成膜チャンバとアニール装置を持っ
ており、温度の異なる条件での積層膜やアニール処理が
連続してできる。また、コールドウォールチャンバなの
でガス雰囲気、圧力の制御が容易であるものを使用す
る。
で、ポリシリコンゲルマニウム結晶粒のストレスを減少
させる方法として以下の方法がある。本実施例で用いる
枚葉装置は、複数の成膜チャンバとアニール装置を持っ
ており、温度の異なる条件での積層膜やアニール処理が
連続してできる。また、コールドウォールチャンバなの
でガス雰囲気、圧力の制御が容易であるものを使用す
る。
【００７１】第１の方法として、ポリシリコンゲルマニ
ウム膜８ｂの成膜圧力を高くしてシリコン下地膜への核
発生密度も増加させる。このようにすると、ポリシリコ
ンゲルマニウム膜８ｂの粒径が小さくなり、結晶粒のス
トレスが減少し高い耐圧が得られる。膜のストレスはキ
ャップポリシリコン膜を含む膜表面の粒径に依存してお
り、膜厚が厚いほど粒径が大きくなる。ストレス低減の
ためには最大結晶粒径はポリシリコンゲルマニウム膜と
キャップポリシリコン膜の合計膜厚の半分以下にする方
が良い。例えばポリシリコンゲルマニウム膜１００ｎｍ
とキャップポリシリコン膜５０ｎｍの場合、表面の最大
粒径は７５ｎｍ以下であると良い。
ウム膜８ｂの成膜圧力を高くしてシリコン下地膜への核
発生密度も増加させる。このようにすると、ポリシリコ
ンゲルマニウム膜８ｂの粒径が小さくなり、結晶粒のス
トレスが減少し高い耐圧が得られる。膜のストレスはキ
ャップポリシリコン膜を含む膜表面の粒径に依存してお
り、膜厚が厚いほど粒径が大きくなる。ストレス低減の
ためには最大結晶粒径はポリシリコンゲルマニウム膜と
キャップポリシリコン膜の合計膜厚の半分以下にする方
が良い。例えばポリシリコンゲルマニウム膜１００ｎｍ
とキャップポリシリコン膜５０ｎｍの場合、表面の最大
粒径は７５ｎｍ以下であると良い。
【００７２】第２の方法について図２６を用いて説明す
る。図２６はゲート電極の断面図であり、図２６（ａ）
はポリシリコンゲルマニウム膜の（２２０）配向性が高
い場合の断面図であり、図２６（ｂ）はポリシリコンゲ
ルマニウム膜の（２２０）配向性が低い場合の断面図で
ある。図において、３１１は（３１１）配向性の結晶で
あり、１１１は（１１１）配向性の結晶である。
る。図２６はゲート電極の断面図であり、図２６（ａ）
はポリシリコンゲルマニウム膜の（２２０）配向性が高
い場合の断面図であり、図２６（ｂ）はポリシリコンゲ
ルマニウム膜の（２２０）配向性が低い場合の断面図で
ある。図において、３１１は（３１１）配向性の結晶で
あり、１１１は（１１１）配向性の結晶である。
【００７３】シリコン下地膜７を形成後、８００℃以上
でアニール処理をした後、ポリシリコンゲルマニウム膜
８ｂを形成する。図２６ａに示すように（２２０）配向
性が高いポリシリコンゲルマニウム膜８ｂの場合、結晶
粒界で大きなストレスが生じるが、図２６（ｂ）に示す
ように、（２２０）配向性が低いポリシリコンゲルマニ
ウム膜８ｂは緻密になりストレスが低減される。アニー
ルにより結晶性が不完全なシリコン下地膜７の結晶性が
向上し、その上に成長するポリシリコンゲルマニウム膜
８ｂの配向性がシリコン下地膜７に従い、（２２０）配
向性が５０％以下になる。（２２０）配向性が低下する
ことにより結晶粒が緻密に混ざり、ストレスが低下す
る。
でアニール処理をした後、ポリシリコンゲルマニウム膜
８ｂを形成する。図２６ａに示すように（２２０）配向
性が高いポリシリコンゲルマニウム膜８ｂの場合、結晶
粒界で大きなストレスが生じるが、図２６（ｂ）に示す
ように、（２２０）配向性が低いポリシリコンゲルマニ
ウム膜８ｂは緻密になりストレスが低減される。アニー
ルにより結晶性が不完全なシリコン下地膜７の結晶性が
向上し、その上に成長するポリシリコンゲルマニウム膜
８ｂの配向性がシリコン下地膜７に従い、（２２０）配
向性が５０％以下になる。（２２０）配向性が低下する
ことにより結晶粒が緻密に混ざり、ストレスが低下す
る。
【００７４】第３の方法について、図２７、図２８を用
いて説明する。図２７はポリシリコンゲルマニウム膜の
成膜膜厚が異なる場合の表面形状を示すＡＦＭ像であ
り、図２７（ａ）はポリシリコンゲルマニウム膜の膜厚
が１００ｎｍの場合の表面形状を示す図であり、図２７
（ｂ）はポリシリコンゲルマニウム膜の膜厚が２００ｎ
ｍの場合の表面形状を示す図である。
いて説明する。図２７はポリシリコンゲルマニウム膜の
成膜膜厚が異なる場合の表面形状を示すＡＦＭ像であ
り、図２７（ａ）はポリシリコンゲルマニウム膜の膜厚
が１００ｎｍの場合の表面形状を示す図であり、図２７
（ｂ）はポリシリコンゲルマニウム膜の膜厚が２００ｎ
ｍの場合の表面形状を示す図である。
【００７５】図２８は膜厚が３０ｎｍ以下のポリシリコ
ンゲルマニウム膜の断面図である。ポリシリコンゲルマ
ニウム膜の膜厚を１００ｎｍ、２００ｎｍにした場合に
ついて比較すると、図２７（ａ）、図２７（ｂ）から明
らかなように、ポリシリコンゲルマニウム膜表面の粒径
は膜厚が薄いほど減少することが分かる。界面の空乏化
抑制には界面付近にだけシリコンゲルマニウム膜８ｂで
あれば良く、その上に７０ｎｍ以上ポリシリコン膜８ｃ
を形成することによりゲート電極の抵抗を十分に下げる
ことができる。
ンゲルマニウム膜の断面図である。ポリシリコンゲルマ
ニウム膜の膜厚を１００ｎｍ、２００ｎｍにした場合に
ついて比較すると、図２７（ａ）、図２７（ｂ）から明
らかなように、ポリシリコンゲルマニウム膜表面の粒径
は膜厚が薄いほど減少することが分かる。界面の空乏化
抑制には界面付近にだけシリコンゲルマニウム膜８ｂで
あれば良く、その上に７０ｎｍ以上ポリシリコン膜８ｃ
を形成することによりゲート電極の抵抗を十分に下げる
ことができる。
【００７６】従って、第３の方法としては、ポリシリコ
ンゲルマニウム膜の膜厚を３０ｎｍ以下とする。ポリシ
リコンゲルマニウム膜の膜厚を３０ｎｍ以下にすると、
図２８に示すように膜が緻密で粒径が小さくなり、粒全
体のストレスが低下し、ゲート絶縁膜特性劣化が抑制で
きる。なお、図に８において、ポリシリコンゲルマニウ
ム膜８ｂのうち、横線の部分は（２２０）配向の部分で
あり、３１１は（３１１）配向の部分であり、１１１は
（１１１）配向の部分である。
ンゲルマニウム膜の膜厚を３０ｎｍ以下とする。ポリシ
リコンゲルマニウム膜の膜厚を３０ｎｍ以下にすると、
図２８に示すように膜が緻密で粒径が小さくなり、粒全
体のストレスが低下し、ゲート絶縁膜特性劣化が抑制で
きる。なお、図に８において、ポリシリコンゲルマニウ
ム膜８ｂのうち、横線の部分は（２２０）配向の部分で
あり、３１１は（３１１）配向の部分であり、１１１は
（１１１）配向の部分である。
【００７７】第４の方法としてシリコン下地膜と２０ｎ
ｍ以下のポリシリコンゲルマニウム膜を６００℃以下の
低温で形成し、その上に３０ｎｍ以上のポリシリコンゲ
ルマニウム膜とキャップポリシリコン膜を６５０〜７５
０℃の高温で形成する。シリコン下地膜は低温で形成す
るとアモルファスであるが、ポリシリコンゲルマニウム
膜の成膜温度にすると結晶化してしまう。そのためシリ
コン下地膜だけでなくポリシリコンゲルマニウム膜の初
期成長も低温で行うことにより酸化膜界面のストレスが
低減できる。
ｍ以下のポリシリコンゲルマニウム膜を６００℃以下の
低温で形成し、その上に３０ｎｍ以上のポリシリコンゲ
ルマニウム膜とキャップポリシリコン膜を６５０〜７５
０℃の高温で形成する。シリコン下地膜は低温で形成す
るとアモルファスであるが、ポリシリコンゲルマニウム
膜の成膜温度にすると結晶化してしまう。そのためシリ
コン下地膜だけでなくポリシリコンゲルマニウム膜の初
期成長も低温で行うことにより酸化膜界面のストレスが
低減できる。
【００７８】本実施例では、シリコン基板上に形成する
ＭＯＳトランジスタを用いているが、ＳＯＩ（Ｓｉｌｉ
ｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）のシリコン膜上Ｍ
ＯＳトランジスタやガラス基板上の薄膜トランジスタに
おいても本発明は同様に用いられる。
ＭＯＳトランジスタを用いているが、ＳＯＩ（Ｓｉｌｉ
ｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）のシリコン膜上Ｍ
ＯＳトランジスタやガラス基板上の薄膜トランジスタに
おいても本発明は同様に用いられる。
【００７９】（実施例２）以下、本発明によるシリコン
微結晶粒子供給による微細ポリシリコンゲルマニウム膜
を用いたＣＭＯＳＦＥＴの製造方法について説明する。
素子分離領域形成，ウェル形成方法は実施例１と同じな
ので省略し，ポリシリコンゲルマニウム膜形成について
詳しく説明する。
微結晶粒子供給による微細ポリシリコンゲルマニウム膜
を用いたＣＭＯＳＦＥＴの製造方法について説明する。
素子分離領域形成，ウェル形成方法は実施例１と同じな
ので省略し，ポリシリコンゲルマニウム膜形成について
詳しく説明する。
【００８０】本発明の効果を示すために従来のシリコン
下地膜上のポリシリコンゲルマニウム膜形成フローと比
較する。実施例１のＣＶＤ成膜のガスフローを図２９に
示す。ウエハを成膜温度５００〜８００℃に昇温後、１
０秒程度保持し温度が一定になってからＳｉＨ４ガスを
成膜チャンバに導入する。シリコン膜３〜１０ｎｍ程度
を形成後、ＧｅＨ４ガスをポリシリコンゲルマニウム膜
のＧｅ組成が１０〜３０％になるように導入する。ポリ
シリコンゲルマニウム膜の膜厚が１００〜１５０ｎｍ程
度形成する。シリコン下地膜上のポリシリコンゲルマニ
ウム膜形成プロセスを図３０で説明する。
下地膜上のポリシリコンゲルマニウム膜形成フローと比
較する。実施例１のＣＶＤ成膜のガスフローを図２９に
示す。ウエハを成膜温度５００〜８００℃に昇温後、１
０秒程度保持し温度が一定になってからＳｉＨ４ガスを
成膜チャンバに導入する。シリコン膜３〜１０ｎｍ程度
を形成後、ＧｅＨ４ガスをポリシリコンゲルマニウム膜
のＧｅ組成が１０〜３０％になるように導入する。ポリ
シリコンゲルマニウム膜の膜厚が１００〜１５０ｎｍ程
度形成する。シリコン下地膜上のポリシリコンゲルマニ
ウム膜形成プロセスを図３０で説明する。
【００８１】図３０（a）はシリコン微粒子形成後、
（ｂ）はシリコンゲルマニウム膜形成途中、（ｃ）はポ
リシリコンゲルマニウム膜形成後を示している。本成膜
条件では通常結晶性の膜が形成されるが，この微粒子は
表面積が大きいので結晶化温度が高くアモルファスであ
るか、結晶性の非常に低い状態となり、全ての粒子が結
晶化していない(図３０（ａ））。そのため膜成長を続
けると，微粒子同士が結合し、より大きなシリコン粒子
を形成する。最終的に２０ｎｍ以上の粒径になると結晶
化がおこるので，図３０（ｃ）に示すように界面付近の
結晶粒径は２０ｎｍ以下にならない。
（ｂ）はシリコンゲルマニウム膜形成途中、（ｃ）はポ
リシリコンゲルマニウム膜形成後を示している。本成膜
条件では通常結晶性の膜が形成されるが，この微粒子は
表面積が大きいので結晶化温度が高くアモルファスであ
るか、結晶性の非常に低い状態となり、全ての粒子が結
晶化していない(図３０（ａ））。そのため膜成長を続
けると，微粒子同士が結合し、より大きなシリコン粒子
を形成する。最終的に２０ｎｍ以上の粒径になると結晶
化がおこるので，図３０（ｃ）に示すように界面付近の
結晶粒径は２０ｎｍ以下にならない。
【００８２】一方、本実施例では、図３１に示すように
ポリシリコン膜３ｎｍ程度形成後に、ＳｉＨ４ガスの供
給を一定時間停止し、シリコン微粒子が十分に結晶化し
てからＳｉＨ４ガスとＧｅＨ４ガスを供給する。具体的
には，酸化膜上にシリコン膜を５００〜８００℃で３ｎ
ｍ形成してから、ＳｉＨ４の供給を止めて５ｍｉｎ保持
し、結晶化した微粒子を形成して、その後再びＳｉＨ４
とＧｅＨ４ガスを流してシリコンゲルマニウム膜を１０
０〜１５０ｎｍ形成する。
ポリシリコン膜３ｎｍ程度形成後に、ＳｉＨ４ガスの供
給を一定時間停止し、シリコン微粒子が十分に結晶化し
てからＳｉＨ４ガスとＧｅＨ４ガスを供給する。具体的
には，酸化膜上にシリコン膜を５００〜８００℃で３ｎ
ｍ形成してから、ＳｉＨ４の供給を止めて５ｍｉｎ保持
し、結晶化した微粒子を形成して、その後再びＳｉＨ４
とＧｅＨ４ガスを流してシリコンゲルマニウム膜を１０
０〜１５０ｎｍ形成する。
【００８３】本実施例のポリシリコンゲルマニウム膜形
成プロセスを図３２で説明する。図３２（a）はシリコ
ン微粒子形成後、（ｂ）は結晶化アニール後、（ｃ）は
ポリシリコンゲルマニウム膜形成途中、（ｄ）はポリシ
リコンゲルマニウム膜形成後を示している。成膜温度、
圧力を最適化することにより、シリコン微粒子４０３a
の核密度を１０１１／ｃｍ２以上にしている。シリコン
微粒子はアモルファス粒子４０３aと微結晶粒子４０３
ｂが混在しているが，説明を簡単にするために全てアモ
ルファス粒子４０３aであるとして説明する。
成プロセスを図３２で説明する。図３２（a）はシリコ
ン微粒子形成後、（ｂ）は結晶化アニール後、（ｃ）は
ポリシリコンゲルマニウム膜形成途中、（ｄ）はポリシ
リコンゲルマニウム膜形成後を示している。成膜温度、
圧力を最適化することにより、シリコン微粒子４０３a
の核密度を１０１１／ｃｍ２以上にしている。シリコン
微粒子はアモルファス粒子４０３aと微結晶粒子４０３
ｂが混在しているが，説明を簡単にするために全てアモ
ルファス粒子４０３aであるとして説明する。
【００８４】そこで本発明では微粒子の状態で結晶化を
させ微結晶粒子４０３ｂを形成し，界面付近の結晶粒密
度と微粒子密度が等しくなるようにしている。つまり微
粒子４０３aを形成後，微粒子４０３aが拡散せず，結晶
化が起こる温度、時間で熱処理をし，結晶化した微粒子
４０３ｂを核にしてシリコンゲルマニウム膜４１０を結
晶成長させることにより、酸化膜界面付近の粒径を小さ
くし、粒径を均一にできる（図３２（ｄ））。微粒子の
サイズは小さすぎると結晶化しにくく、大きすぎると隣
の粒子と結合していまうので５〜１０ｎｍ程度が良い。
微粒子をシリコンゲルマニウムにすると酸化膜上での核
発生密度が小さいので微粒子はシリコンの方が良い。
させ微結晶粒子４０３ｂを形成し，界面付近の結晶粒密
度と微粒子密度が等しくなるようにしている。つまり微
粒子４０３aを形成後，微粒子４０３aが拡散せず，結晶
化が起こる温度、時間で熱処理をし，結晶化した微粒子
４０３ｂを核にしてシリコンゲルマニウム膜４１０を結
晶成長させることにより、酸化膜界面付近の粒径を小さ
くし、粒径を均一にできる（図３２（ｄ））。微粒子の
サイズは小さすぎると結晶化しにくく、大きすぎると隣
の粒子と結合していまうので５〜１０ｎｍ程度が良い。
微粒子をシリコンゲルマニウムにすると酸化膜上での核
発生密度が小さいので微粒子はシリコンの方が良い。
【００８５】実施例１でも述べたように従来のポリシリ
コンゲルマニウム膜は（２２０）配向性が高いと粒径が
増加する（図３３）。図３４に示すように成長初期は
（２２０）配向粒が少ない状態で微粒子で結晶化させる
と（２２０）配向性が小さい膜が形成でき、結晶粒の粗
大化が起こらない。
コンゲルマニウム膜は（２２０）配向性が高いと粒径が
増加する（図３３）。図３４に示すように成長初期は
（２２０）配向粒が少ない状態で微粒子で結晶化させる
と（２２０）配向性が小さい膜が形成でき、結晶粒の粗
大化が起こらない。
【００８６】図３５は各ゲート長におけるゲート電極膜
の結晶粒径と個数の関係を表している。個数が多いほ
ど、トランジスタ特性のバラツキが小さくなるので、１
つの結晶粒で１桁リークが増加すると仮定すると１ゲー
トのリーク増加が５％以内になるのには２０個以上必要
である。つまり粒径はゲート長１３０ｎｍで４０ｎｍ、
ゲート長１００ｎｍで３０ｎｍ、ゲート長５０ｎｍでは
２０ｎｍ以下にする必要がある。ポリシリコンゲルマニ
ウム膜はゲート長１００ｎｍ以下で必要であるため平均
粒径は３０ｎｍ以下にする必要がある。
の結晶粒径と個数の関係を表している。個数が多いほ
ど、トランジスタ特性のバラツキが小さくなるので、１
つの結晶粒で１桁リークが増加すると仮定すると１ゲー
トのリーク増加が５％以内になるのには２０個以上必要
である。つまり粒径はゲート長１３０ｎｍで４０ｎｍ、
ゲート長１００ｎｍで３０ｎｍ、ゲート長５０ｎｍでは
２０ｎｍ以下にする必要がある。ポリシリコンゲルマニ
ウム膜はゲート長１００ｎｍ以下で必要であるため平均
粒径は３０ｎｍ以下にする必要がある。
【００８７】また、局所的なリーク電流増加を防ぐため
には平均粒径だけでなく、粒径バラツキを減らす必要が
ある。従来の方法では、結晶核形成は不規則に起こるの
で粒径を均一にすることはできない。一方、本実施例で
は微結晶粒子を均一に形成することで、そのままポリシ
リコンゲルマニウム膜の粒径が均一になるので平均粒径
を３０ｎｍ以下にできると共に粒径バラツキ（相対標準
偏差）を４０％以下にできる。
には平均粒径だけでなく、粒径バラツキを減らす必要が
ある。従来の方法では、結晶核形成は不規則に起こるの
で粒径を均一にすることはできない。一方、本実施例で
は微結晶粒子を均一に形成することで、そのままポリシ
リコンゲルマニウム膜の粒径が均一になるので平均粒径
を３０ｎｍ以下にできると共に粒径バラツキ（相対標準
偏差）を４０％以下にできる。
【００８８】シリコン微結晶粒子の形成方法として、成
膜温度での保持だけでなく、結晶化を促進するため成膜
温度より高い熱処理を用いることはさらに有効である。
本実施例では図３６に示す成膜チャンバ５０１と高温ア
ニールチャンバ５０２が真空中で接続したクラスターツ
ールを用いている。酸化膜上に成膜チャンバ５０１でシ
リコン膜４０３ａを５００〜８００℃で３ｎｍ程度形成
してから、搬送室５０４のアーム５０５でアニール装置
５０２に移動し，ランプアニール８００〜１２００℃で
１０秒〜３分間加熱する。再び成膜装置５０１に移動し
てポリシリコンゲルマニウム膜４１０を１００〜１５０
ｎｍ形成する。成膜条件は微粒子形成と同じでもよい
が，より成膜速度の速い，高温，高圧で行う方が良い。
通常成膜温度を高くすると界面粒径が大きくなるが，本
提案では、粒径は初期の微粒子密度で決まるため，高温
で成膜しても粒径は変わらないのでスループットの点で
高温成膜が有利である。
膜温度での保持だけでなく、結晶化を促進するため成膜
温度より高い熱処理を用いることはさらに有効である。
本実施例では図３６に示す成膜チャンバ５０１と高温ア
ニールチャンバ５０２が真空中で接続したクラスターツ
ールを用いている。酸化膜上に成膜チャンバ５０１でシ
リコン膜４０３ａを５００〜８００℃で３ｎｍ程度形成
してから、搬送室５０４のアーム５０５でアニール装置
５０２に移動し，ランプアニール８００〜１２００℃で
１０秒〜３分間加熱する。再び成膜装置５０１に移動し
てポリシリコンゲルマニウム膜４１０を１００〜１５０
ｎｍ形成する。成膜条件は微粒子形成と同じでもよい
が，より成膜速度の速い，高温，高圧で行う方が良い。
通常成膜温度を高くすると界面粒径が大きくなるが，本
提案では、粒径は初期の微粒子密度で決まるため，高温
で成膜しても粒径は変わらないのでスループットの点で
高温成膜が有利である。
【００８９】別の方法として、酸化膜上にシリコン膜４
０３ａを５００〜８００℃で３ｎｍ程度形成してから、
別の熱処理装置で結晶化アニールをしても良い。さら
に、結晶化する際の熱処理で、シリコン膜４０３ａが酸
化膜表面を拡散して凝集するのを防ぐため、図３７に示
すように低温で酸素、ハロゲンガスにより表面改質層４
０５を形成してから昇温すると良い。酸素、ハロゲンガ
スを流しながら昇温して表面改質層４０５を形成してか
らアニールしても良い。
０３ａを５００〜８００℃で３ｎｍ程度形成してから、
別の熱処理装置で結晶化アニールをしても良い。さら
に、結晶化する際の熱処理で、シリコン膜４０３ａが酸
化膜表面を拡散して凝集するのを防ぐため、図３７に示
すように低温で酸素、ハロゲンガスにより表面改質層４
０５を形成してから昇温すると良い。酸素、ハロゲンガ
スを流しながら昇温して表面改質層４０５を形成してか
らアニールしても良い。
【００９０】さらに、熱処理温度が高く、微粒子が結晶
化する前に拡散して凝集する場合には、図３８に示すよ
うに大気中で自然酸化させるか、ウエット処理でシリコ
ン膜４０３ａに表面改質層４０５を形成してから熱処理
装置にいれ、結晶化後にウエット処理により表面改質層
４０５を除去してから、ポリシリコンゲルマニウム膜４
１０を形成すると良い。結晶化のための熱処理は、ラン
プアニール以外の、炉体、ＲＴＡ、レーザーアニールを
用いても同様である。
化する前に拡散して凝集する場合には、図３８に示すよ
うに大気中で自然酸化させるか、ウエット処理でシリコ
ン膜４０３ａに表面改質層４０５を形成してから熱処理
装置にいれ、結晶化後にウエット処理により表面改質層
４０５を除去してから、ポリシリコンゲルマニウム膜４
１０を形成すると良い。結晶化のための熱処理は、ラン
プアニール以外の、炉体、ＲＴＡ、レーザーアニールを
用いても同様である。
【００９１】空乏化抑制としては、図３９に示すように
微粒子形成で、初め粒径３nm程度のシリコン粒子４０３
ａを形成し、その周りにシリコンゲルマニウム膜４０４
ａを形成し、粒径１０nm程度の微粒子を形成してから結
晶化アニールでシリコンとシリコンゲルマニウム混合微
結晶粒子（４０３ｂと４０４ｂ）を形成してから、ポリ
シリコンゲルマニウム膜４１０を形成すると、界面のＧ
ｅ濃度を均一にするのに有効である。本実施例では、シ
リコンゲルマニウム膜を用いたゲート電極について説明
してきたが、本発明の微結晶粒形成による高信頼性ＣＭ
ＯＳ作成方法は、ポリシリコン膜においてもGeH4ガスを
流さないだけで同様の効果があることは言うまでもな
い。ポリシリコンゲルマニウム膜同様に、酸化膜界面で
のポリシリコン膜の粒径のバラツキ（相対標準偏差）が
４０％以下で３０ｎｍ以下にできる。
微粒子形成で、初め粒径３nm程度のシリコン粒子４０３
ａを形成し、その周りにシリコンゲルマニウム膜４０４
ａを形成し、粒径１０nm程度の微粒子を形成してから結
晶化アニールでシリコンとシリコンゲルマニウム混合微
結晶粒子（４０３ｂと４０４ｂ）を形成してから、ポリ
シリコンゲルマニウム膜４１０を形成すると、界面のＧ
ｅ濃度を均一にするのに有効である。本実施例では、シ
リコンゲルマニウム膜を用いたゲート電極について説明
してきたが、本発明の微結晶粒形成による高信頼性ＣＭ
ＯＳ作成方法は、ポリシリコン膜においてもGeH4ガスを
流さないだけで同様の効果があることは言うまでもな
い。ポリシリコンゲルマニウム膜同様に、酸化膜界面で
のポリシリコン膜の粒径のバラツキ（相対標準偏差）が
４０％以下で３０ｎｍ以下にできる。
【００９２】（実施例３）本発明の実施形態であるメタ
ルゲート電極を用いたＣＭＯＳＦＥＴの製造方法を説明
する。ウェル形成，素子分離領域形成方法は実施例１と
同じなので省略し，メタルゲート電極形成について詳し
く説明する。
ルゲート電極を用いたＣＭＯＳＦＥＴの製造方法を説明
する。ウェル形成，素子分離領域形成方法は実施例１と
同じなので省略し，メタルゲート電極形成について詳し
く説明する。
【００９３】図４０に示すように、シリコン基板１を熱
酸化して、ｐ型ウエル５、ｎ型ウエル６の表面に酸化タ
ンタルを有するゲート絶縁膜７を５ｎｍ程度ＣＶＤ法で
形成し、タングステンを有するゲート電極膜８を５０〜
１００ｎｍ程度ＣＶＤ法で形成する。図４１に示すよう
にゲート電極膜８上に窒素シリコン膜９を堆積し、レジ
ストマスクで窒化シリコン膜９、ゲート電膜８をドライ
エッチングし、ゲート電極を形成する。
酸化して、ｐ型ウエル５、ｎ型ウエル６の表面に酸化タ
ンタルを有するゲート絶縁膜７を５ｎｍ程度ＣＶＤ法で
形成し、タングステンを有するゲート電極膜８を５０〜
１００ｎｍ程度ＣＶＤ法で形成する。図４１に示すよう
にゲート電極膜８上に窒素シリコン膜９を堆積し、レジ
ストマスクで窒化シリコン膜９、ゲート電膜８をドライ
エッチングし、ゲート電極を形成する。
【００９４】本発明のタングステンＣＶＤ成膜のガスフ
ローを図４２に示す。本実施例では、タングステン膜３
ｎｍ程度形成後に、ＷＣｌ４ガスの供給を一定時間停止
し、タングステン微粒子が十分に結晶化してからＷＣｌ
４ガスを再び供給する。具体的には，酸化膜上にタング
ステン膜を３００〜６００℃で３ｎｍ形成してから、Ｗ
Ｃｌ４ガスの供給を止めて５ｍｉｎ保持し、結晶化した
微粒子を形成して、その後再びＷＣｌ４ガスを流してタ
ングステン膜を５０〜１００ｎｍ形成する。
ローを図４２に示す。本実施例では、タングステン膜３
ｎｍ程度形成後に、ＷＣｌ４ガスの供給を一定時間停止
し、タングステン微粒子が十分に結晶化してからＷＣｌ
４ガスを再び供給する。具体的には，酸化膜上にタング
ステン膜を３００〜６００℃で３ｎｍ形成してから、Ｗ
Ｃｌ４ガスの供給を止めて５ｍｉｎ保持し、結晶化した
微粒子を形成して、その後再びＷＣｌ４ガスを流してタ
ングステン膜を５０〜１００ｎｍ形成する。
【００９５】図４３（a）はタングステン微粒子形成
後、（ｂ）は結晶化アニール後、（ｃ）はタングステン
膜形成途中、（ｄ）はタングステン膜形成後を示してい
る。初め３００〜６００℃で粒径１０ｎｍ以下のタング
ステン微粒子６０３ａを形成する。本成膜条件では通常
結晶性のタングステン膜が形成されるが，このタングス
テン微粒子は表面積が大きいので結晶化は十分でない
（図４３（ａ））。そのままタングステン微粒子が成長
すると凝集が起こり、最終的にタングステン膜の粒径は
２０ｎｍ以上になる。
後、（ｂ）は結晶化アニール後、（ｃ）はタングステン
膜形成途中、（ｄ）はタングステン膜形成後を示してい
る。初め３００〜６００℃で粒径１０ｎｍ以下のタング
ステン微粒子６０３ａを形成する。本成膜条件では通常
結晶性のタングステン膜が形成されるが，このタングス
テン微粒子は表面積が大きいので結晶化は十分でない
（図４３（ａ））。そのままタングステン微粒子が成長
すると凝集が起こり、最終的にタングステン膜の粒径は
２０ｎｍ以上になる。
【００９６】そこで、実施例２と同様にタングステン微
粒子形成後，タングステン微粒子が拡散せず，結晶化が
進む温度、時間で熱処理をし，十分結晶化したタングス
テン微粒子６０３ｂを核にしてタングステン膜６１０を
結晶成長させることにより、絶縁膜界面付近の粒径を２
０ｎｍ以下にできる（図４３（ｄ））。
粒子形成後，タングステン微粒子が拡散せず，結晶化が
進む温度、時間で熱処理をし，十分結晶化したタングス
テン微粒子６０３ｂを核にしてタングステン膜６１０を
結晶成長させることにより、絶縁膜界面付近の粒径を２
０ｎｍ以下にできる（図４３（ｄ））。
【００９７】成膜温度、圧力を最適化することにより、
タングステン微結晶粒子６０３ｂの核密度を１０１１／
ｃｍ２以上にしている。又は、図３６に示した成膜チャ
ンバと高温アニールチャンバが真空中で接続したクラス
ターツールを用いて、酸化タンタル膜上にタングステン
微粒子６０３ａを３００〜６００℃で形成してから、ア
ニール装置に移動し，ランプアニール８００〜１２００
℃で１０秒〜１０分間加熱する。再び成膜装置に移動し
てタングステン膜６１０を５０〜１００ｎｍ形成する。
成膜条件は微粒子形成と同じでもよいが，より成膜速度
の速い，高温，高圧で行う方が良い。通常成膜温度を高
くすると界面粒径が大きくなるが，本提案では、粒径は
初期の微粒子密度で決まるため，高温で成膜しても粒径
は変わらないのでスループットの点で高温成膜が有利で
ある。
タングステン微結晶粒子６０３ｂの核密度を１０１１／
ｃｍ２以上にしている。又は、図３６に示した成膜チャ
ンバと高温アニールチャンバが真空中で接続したクラス
ターツールを用いて、酸化タンタル膜上にタングステン
微粒子６０３ａを３００〜６００℃で形成してから、ア
ニール装置に移動し，ランプアニール８００〜１２００
℃で１０秒〜１０分間加熱する。再び成膜装置に移動し
てタングステン膜６１０を５０〜１００ｎｍ形成する。
成膜条件は微粒子形成と同じでもよいが，より成膜速度
の速い，高温，高圧で行う方が良い。通常成膜温度を高
くすると界面粒径が大きくなるが，本提案では、粒径は
初期の微粒子密度で決まるため，高温で成膜しても粒径
は変わらないのでスループットの点で高温成膜が有利で
ある。
【００９８】別の方法として、酸化タンタル膜上にタン
グステン微粒子６０３ａを３００〜６００℃で３ｎｍ程
度形成してから、別の熱処理装置で結晶化アニールをし
ても良い。さらに、実施例２と同様に低温で酸素、ハロ
ゲンガスにより表面改質するか、ウエット処理で表面改
質してから熱処理装置にいれ、結晶化後にウエット処理
によりタングステン微粒子６０３ａ表面に形成されてい
る表面改質層を除去してから、タングステン膜６１０を
形成すると良い。もしくは、酸素、ハロゲンガスを流し
ながら昇温してアニールしても良い。結晶化用熱処理
は、ランプアニール以外の、炉体やレーザーアニールを
用いても同様である。
グステン微粒子６０３ａを３００〜６００℃で３ｎｍ程
度形成してから、別の熱処理装置で結晶化アニールをし
ても良い。さらに、実施例２と同様に低温で酸素、ハロ
ゲンガスにより表面改質するか、ウエット処理で表面改
質してから熱処理装置にいれ、結晶化後にウエット処理
によりタングステン微粒子６０３ａ表面に形成されてい
る表面改質層を除去してから、タングステン膜６１０を
形成すると良い。もしくは、酸素、ハロゲンガスを流し
ながら昇温してアニールしても良い。結晶化用熱処理
は、ランプアニール以外の、炉体やレーザーアニールを
用いても同様である。
【００９９】タングステン膜は体心立方構造を有し、熱
力学的安定面は（１１０）面である。そのため成長初期
では（１１０）配向粒子が形成されやすい。しかし成長
初期の結晶化が不充分であるとタングステン膜中で（１
１０）配向以外の２次核が形成される。メタルゲートで
は仕事関数によりトランジスタ特性が変化するため、絶
縁膜界面で結晶粒の配向面が同じ方が良い。絶縁膜界面
での（１１０）配向の占有面積が７０％以上であると良
い。
力学的安定面は（１１０）面である。そのため成長初期
では（１１０）配向粒子が形成されやすい。しかし成長
初期の結晶化が不充分であるとタングステン膜中で（１
１０）配向以外の２次核が形成される。メタルゲートで
は仕事関数によりトランジスタ特性が変化するため、絶
縁膜界面で結晶粒の配向面が同じ方が良い。絶縁膜界面
での（１１０）配向の占有面積が７０％以上であると良
い。
【０１００】また、Ｘ線回折で（１１０）強度が（１０
０）、（１１１）、（１１０）強度の合計強度との比が
０．５以上であると良い。本実施例では１０ｎｍ以下の
タングステン微粒子に熱処理をすることにより、（１１
０）配向の結晶粒を形成している。タングステン膜は
（１１０）面の成長速度が他の面より速いため、図４４
のように膜厚方向に成長した（１１０）配向６１０ａの
柱状構造となる。絶縁膜界面の粒径が２０ｎｍ以下で、
バラツキ（相対標準偏差）が４０％以下で、（１１０）
配向性が８０％以上の微結晶タングステン膜を提供して
いる。
０）、（１１１）、（１１０）強度の合計強度との比が
０．５以上であると良い。本実施例では１０ｎｍ以下の
タングステン微粒子に熱処理をすることにより、（１１
０）配向の結晶粒を形成している。タングステン膜は
（１１０）面の成長速度が他の面より速いため、図４４
のように膜厚方向に成長した（１１０）配向６１０ａの
柱状構造となる。絶縁膜界面の粒径が２０ｎｍ以下で、
バラツキ（相対標準偏差）が４０％以下で、（１１０）
配向性が８０％以上の微結晶タングステン膜を提供して
いる。
【０１０１】本実施例では、絶縁膜のＴａ２Ｏ５を用い
ているが、窒化シリコン、酸化ジルコニウム、酸化ハフ
ニウム、酸化チタニウム、ＳｒＴｉＯ３， ＢａＴｉＯ
３、（Ｓｒ，Ｂａ）ＴｉＯ３、 ＰＺＴ、ジルコニウム
シリケート、ハフニウムシリケート等の高誘電体を用い
ても同様である。
ているが、窒化シリコン、酸化ジルコニウム、酸化ハフ
ニウム、酸化チタニウム、ＳｒＴｉＯ３， ＢａＴｉＯ
３、（Ｓｒ，Ｂａ）ＴｉＯ３、 ＰＺＴ、ジルコニウム
シリケート、ハフニウムシリケート等の高誘電体を用い
ても同様である。
【０１０２】また、金属膜には、Ｗを用いているが、同
じ体心立方構造を持つ Ｃｒ、Ｍｎ、Ｆｅ、Ｎｂ、Ｍ
ｏ、Ｈｆ、Ｔａを用いても同じである。一方、面心立方
構造を持つＡｌ、Ｆｅ、Ｎｉ、Ｃｕ、Ｒｈ、Ｐｄ、Ａ
ｇ、Ｉｎ、Ｉｒ、Ｐｔ、Ａｕ、Ｐｂは熱力学的安定面が
（１１１）面であるので、本実施例により絶縁膜界面の
粒径が２０ｎｍ以下で、バラツキ（相対標準偏差）が４
０％以下で、（１１１）配向性が８０％以上の微結晶金
属膜が形成できる。絶縁膜界面での（１１１）配向の占
有面積が７０％以上であると良い。
じ体心立方構造を持つ Ｃｒ、Ｍｎ、Ｆｅ、Ｎｂ、Ｍ
ｏ、Ｈｆ、Ｔａを用いても同じである。一方、面心立方
構造を持つＡｌ、Ｆｅ、Ｎｉ、Ｃｕ、Ｒｈ、Ｐｄ、Ａ
ｇ、Ｉｎ、Ｉｒ、Ｐｔ、Ａｕ、Ｐｂは熱力学的安定面が
（１１１）面であるので、本実施例により絶縁膜界面の
粒径が２０ｎｍ以下で、バラツキ（相対標準偏差）が４
０％以下で、（１１１）配向性が８０％以上の微結晶金
属膜が形成できる。絶縁膜界面での（１１１）配向の占
有面積が７０％以上であると良い。
【０１０３】また、Ｘ線回折で（１１１）強度が（１０
０）、（１１１）、（１１０）強度の合計強度との比が
０．５以上であると良い。六方格子を持つＴｉ、Ｃｏ、
Ｚｎ、Ｚｒ、Ｒｕ、Ｃｄでは熱力学的安定面が（０００
１）面であるので、絶縁膜界面での（０００１）配向の
占有面積が７０％以上であると良い。またＸ線回折で
（０００１）強度が全回折ピーク強度の合計強度との比
が０．５以上であると良い。本実施例により絶縁膜界面
の粒径が２０ｎｍ以下で、バラツキ（相対標準偏差）が
４０％以下で、（０００１）配向が８０％以上の微結晶
金属膜が形成できる。
０）、（１１１）、（１１０）強度の合計強度との比が
０．５以上であると良い。六方格子を持つＴｉ、Ｃｏ、
Ｚｎ、Ｚｒ、Ｒｕ、Ｃｄでは熱力学的安定面が（０００
１）面であるので、絶縁膜界面での（０００１）配向の
占有面積が７０％以上であると良い。またＸ線回折で
（０００１）強度が全回折ピーク強度の合計強度との比
が０．５以上であると良い。本実施例により絶縁膜界面
の粒径が２０ｎｍ以下で、バラツキ（相対標準偏差）が
４０％以下で、（０００１）配向が８０％以上の微結晶
金属膜が形成できる。
【０１０４】本実施例では、単元素金属を電極膜に用い
ているが、合金や酸化物、窒化物を用いても同様で熱力
学的安定面の配向性が８０％以上で絶縁膜界面の粒径が
２０ｎｍ以下で、バラツキ（相対標準偏差）が４０％以
下の微結晶電極膜が形成できる。
ているが、合金や酸化物、窒化物を用いても同様で熱力
学的安定面の配向性が８０％以上で絶縁膜界面の粒径が
２０ｎｍ以下で、バラツキ（相対標準偏差）が４０％以
下の微結晶電極膜が形成できる。
【０１０５】本実施例では、成膜装置と結晶化アニール
装置は別のチャンバで構成されているクラスターツール
を用いているが、成膜装置とアニール装置が一体化した
装置がスループットの点で有効である。図４５はヒータ
ーによる直接加熱機構で基板温度を制御しながら成膜す
るＣＶＤ装置に、結晶化アニール用に急速ランプ加熱機
構を備えた装置を示している。前述のタングステン微粒
子の形成と結晶化及び電極膜形成が１つのチャンバで行
える。
装置は別のチャンバで構成されているクラスターツール
を用いているが、成膜装置とアニール装置が一体化した
装置がスループットの点で有効である。図４５はヒータ
ーによる直接加熱機構で基板温度を制御しながら成膜す
るＣＶＤ装置に、結晶化アニール用に急速ランプ加熱機
構を備えた装置を示している。前述のタングステン微粒
子の形成と結晶化及び電極膜形成が１つのチャンバで行
える。
【０１０６】初めに基板ヒーター７０２で基板温度を成
膜温度（３００〜６００℃）に温調させ、原料ガスを供
給し、絶縁膜上にタングステン膜６０３ａを３ｎｍ程度
形成する。そこで、原料ガスの供給を停止してから、ラ
ンプ照射７０４で１００℃／ｍｉｍ以上の温度で８００
〜１２００℃に加熱して結晶化アニールする。その後ラ
ンプ照射７０４を止め、基板温度が成膜温度に戻るまで
約２分待ってから、原料ガスを流してタングステン膜６
１０を５０〜１００ｎｍ形成する。クラスターツールを
用いる場合と同様に、同様で熱力学的安定面が配向した
絶縁膜界面の粒径が２０ｎｍ以下で、バラツキ（相対標
準偏差）が４０％以下の微結晶電極膜が形成できる。ま
た本装置では、急速加熱の成膜における影響を減らすた
め、急速加熱前に基板ヒーター加熱の出力を温度制御か
ら定出力制御に切り替え、ランプ照射終了後温度が一定
になってから温度制御を再開する加熱方式をとってい
る。
膜温度（３００〜６００℃）に温調させ、原料ガスを供
給し、絶縁膜上にタングステン膜６０３ａを３ｎｍ程度
形成する。そこで、原料ガスの供給を停止してから、ラ
ンプ照射７０４で１００℃／ｍｉｍ以上の温度で８００
〜１２００℃に加熱して結晶化アニールする。その後ラ
ンプ照射７０４を止め、基板温度が成膜温度に戻るまで
約２分待ってから、原料ガスを流してタングステン膜６
１０を５０〜１００ｎｍ形成する。クラスターツールを
用いる場合と同様に、同様で熱力学的安定面が配向した
絶縁膜界面の粒径が２０ｎｍ以下で、バラツキ（相対標
準偏差）が４０％以下の微結晶電極膜が形成できる。ま
た本装置では、急速加熱の成膜における影響を減らすた
め、急速加熱前に基板ヒーター加熱の出力を温度制御か
ら定出力制御に切り替え、ランプ照射終了後温度が一定
になってから温度制御を再開する加熱方式をとってい
る。
【０１０７】
【発明の効果】以上述べたように、格子ひずみと膜スト
レスを低減したポリシリコンゲルマニウム及び金属膜を
ゲート電極に用いることにより信頼性の高いＭＯＳＦＥ
Ｔを提供する。
レスを低減したポリシリコンゲルマニウム及び金属膜を
ゲート電極に用いることにより信頼性の高いＭＯＳＦＥ
Ｔを提供する。
【図１】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図２】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図３】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図４】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図５】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図６】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図７】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図８】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図９】本発明によるＣＭＯＳＦＥＴの製造方法の一実
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
施例を説明するためのＣＭＯＳＦＥＴの断面図である。
【図１０】本発明によるＣＭＯＳトランジスタのポリシ
リコンゲルマニウム電極の一実施例を示す断面図であ
る。
リコンゲルマニウム電極の一実施例を示す断面図であ
る。
【図１１】本実施例におけるポリシリコンゲルマニウム
膜のＳＩＭＳ深さを示す特性図である。
膜のＳＩＭＳ深さを示す特性図である。
【図１２】島状シリコン膜が結晶である場合のＧｅ原子
の拡散を表すゲート電極の断面図であって、結晶シリコ
ン膜を下地膜に用いた場合のＧｅ拡散モデル図である。
の拡散を表すゲート電極の断面図であって、結晶シリコ
ン膜を下地膜に用いた場合のＧｅ拡散モデル図である。
【図１３】島状シリコン膜がアモルファスシリコンであ
る場合のＧｅ原子の拡散を表すゲート電極の断面図であ
る。
る場合のＧｅ原子の拡散を表すゲート電極の断面図であ
る。
【図１４】ゲート酸化膜耐圧とポリシリコンゲルマニウ
ム膜の成膜温度との関係を示す特性図である。
ム膜の成膜温度との関係を示す特性図である。
【図１５】異なる温度で成膜したポリシリコンゲルマニ
ウム膜の表面形状を示す図である。
ウム膜の表面形状を示す図である。
【図１６】ゲート酸化膜耐圧とポリシリコンゲルマニウ
ム成膜圧力との関係を示す特性図である。
ム成膜圧力との関係を示す特性図である。
【図１７】異なる圧力で成膜したポリシリコンゲルマニ
ウム膜の表面形状を示す図である。
ウム膜の表面形状を示す図である。
【図１８】（２２０）配向性の温度依存特性を示す特性
図である。
図である。
【図１９】ポリシリコンとポリシリコンゲルマニウム膜
のＸ線回折法による特性図である。
のＸ線回折法による特性図である。
【図２０】（２２０）回折ピーク非対象性を定義するた
めの特性図である。
めの特性図である。
【図２１】（２２０）回折ピーク非対象性の成膜温度依
存特性図である。
存特性図である。
【図２２】（２２０）回折ピーク非対象性の成膜圧力依
存特性図である。
存特性図である。
【図２３】（２２０）回折ピーク非対称性とゲート酸化
膜耐圧の関係を示す相関特性図である。
膜耐圧の関係を示す相関特性図である。
【図２４】シリコンゲルマニウム膜の初期成長の歪を説
明するためのゲート電極の断面図である。
明するためのゲート電極の断面図である。
【図２５】シリコンゲルマニウム膜結晶粒の酸化膜界面
での格子歪を示すモデル図である。
での格子歪を示すモデル図である。
【図２６】ゲート電極の断面図である。
【図２７】ポリシリコンゲルマニウム膜の成膜膜厚が異
なる場合の表面形状を示す図である。
なる場合の表面形状を示す図である。
【図２８】膜厚が３０ｎｍ以下のポリシリコンゲルマニ
ウム膜の断面図である。
ウム膜の断面図である。
【図２９】本発明によるシリコン下地膜上のシリコンゲ
ルマニウム成膜のガス導入のタイミングチャートであ
る。
ルマニウム成膜のガス導入のタイミングチャートであ
る。
【図３０】本発明によるシリコン下地膜上のポリシリコ
ンゲルマニウム膜形成プロセスのフローチャートであ
る。
ンゲルマニウム膜形成プロセスのフローチャートであ
る。
【図３１】本発明によるシリコン微結晶粒子形成による
微結晶シリコンゲルマニウム膜形成のガス導入のタイミ
ングチャートである。
微結晶シリコンゲルマニウム膜形成のガス導入のタイミ
ングチャートである。
【図３２】本発明によるシリコン微結晶粒子形成による
微結晶シリコンゲルマニウム膜形成プロセスのフローチ
ャートである。
微結晶シリコンゲルマニウム膜形成プロセスのフローチ
ャートである。
【図３３】本発明によるシリコン微粒子供給により形成
したシリコンゲルマニウム膜の断面構造の模式図であ
る。
したシリコンゲルマニウム膜の断面構造の模式図であ
る。
【図３４】本発明によるシリコン微結晶粒子供給により
形成したシリコンゲルマニウム膜の断面構造の模式図で
ある。
形成したシリコンゲルマニウム膜の断面構造の模式図で
ある。
【図３５】ゲート電極膜粒径と１ゲート当たりに存在す
る結晶粒の個数の関係である。
る結晶粒の個数の関係である。
【図３６】本発明に用いたクラスターツールの模式図で
ある。
ある。
【図３７】本発明によるシリコン微結晶粒子形成後に表
面改質処理工程を含む微結晶シリコンゲルマニウム膜形
成プロセスのフローチャートである。
面改質処理工程を含む微結晶シリコンゲルマニウム膜形
成プロセスのフローチャートである。
【図３８】本発明によるシリコン微結晶粒子形成後に表
面改質処理工程と、結晶化アニール後に表面改質層除去
工程を含む微結晶シリコンゲルマニウム膜形成プロセス
のフローチャートである。
面改質処理工程と、結晶化アニール後に表面改質層除去
工程を含む微結晶シリコンゲルマニウム膜形成プロセス
のフローチャートである。
【図３９】本発明によるシリコンとシリコンゲルマニウ
ム２層構造微結晶粒子を供給することによる微結晶シリ
コンゲルマニウム膜形成プロセスのフローチャートであ
る。
ム２層構造微結晶粒子を供給することによる微結晶シリ
コンゲルマニウム膜形成プロセスのフローチャートであ
る。
【図４０】本発明によるＣＭＯＳＦＥＴの製造方法の一
実施例を説明するためのＣＭＯＳＦＥＴの断面図であ
る。
実施例を説明するためのＣＭＯＳＦＥＴの断面図であ
る。
【図４１】本発明によるＣＭＯＳＦＥＴの製造方法の一
実施例を説明するためのＣＭＯＳＦＥＴの断面図であ
る。
実施例を説明するためのＣＭＯＳＦＥＴの断面図であ
る。
【図４２】本発明によるタングステン微結晶粒子及びタ
ングステン膜形成のガス導入のタイミングチャートであ
る。
ングステン膜形成のガス導入のタイミングチャートであ
る。
【図４３】本発明によるタングステン微結晶粒子供給に
より形成した微結晶タングステン膜の断面構造の模式図
である。
より形成した微結晶タングステン膜の断面構造の模式図
である。
【図４４】本発明によるタングステン微結晶粒子供給に
より形成したタングステン膜の断面構造の模式図であ
る。
より形成したタングステン膜の断面構造の模式図であ
る。
【図４５】本発明に用いた高速熱処理機構を有するＣＶ
Ｄ装置の模式図である。
Ｄ装置の模式図である。
１…シリコン基板、２…酸化シリコン膜、３…窒化シリ
コン膜、４…ゲート絶縁膜膜、５…ｐ型ウェル、６…ｎ
型ウェル、７…ゲート絶縁膜膜、８…ゲート電極膜、９
…窒化シリコン膜、１０ａ…ｎ−型半導体領域、１０ｂ
…ｎ＋型半導体領域、１１ａ…ｐ−型半導体領域、１１
ｂ…ｐ＋型半導体領域、１２…サイドウオールスペー
サ、１３…チタンシリサイド膜、１４…層間絶縁膜、１
５…プラグ、１６…配線層、８ａ…島状シリコン膜、８
ｂ…ポリシリコンゲルマニウム膜、８ｃ…ポリシリコン
膜、３０１…Ｇｅ原子低濃度領域、３０２…Ｇｅ原子高
濃度領域４０１…シリコン基板、４０２…酸化シリコン
膜、４０３ａ…アモルファスシリコン粒子、４０３ｂ…
結晶シリコン粒子、４０４ａ…アモルファスシリコンゲ
ルマニウム粒子、４０４ｂ…結晶シリコンゲルマニウム
粒子、４０５…表面改質層、４１０…ポリシリコンゲル
マニウム膜、４１０ａ…（２２０）配向結晶粒、４１０
ｂ…（１１１）配向結晶粒、５０１…ＣＶＤチャンバ、
５０２…アニールチャンバ、５０３…サンプル交換室、
５０４…搬送室、５０５…アーム、６０１…シリコン基
板、６０２…酸化タンタル膜、６０３ａ…アモルファス
タングステン粒子、６０３ｂ…結晶タングステン粒子、
６１０…タングステン膜、６１０ａ…（１１０）配向結
晶粒、７０１…シリコン基板、７０２…ヒーター、７０
３…シャワーヘッド、７０４…ランプ加熱源。
コン膜、４…ゲート絶縁膜膜、５…ｐ型ウェル、６…ｎ
型ウェル、７…ゲート絶縁膜膜、８…ゲート電極膜、９
…窒化シリコン膜、１０ａ…ｎ−型半導体領域、１０ｂ
…ｎ＋型半導体領域、１１ａ…ｐ−型半導体領域、１１
ｂ…ｐ＋型半導体領域、１２…サイドウオールスペー
サ、１３…チタンシリサイド膜、１４…層間絶縁膜、１
５…プラグ、１６…配線層、８ａ…島状シリコン膜、８
ｂ…ポリシリコンゲルマニウム膜、８ｃ…ポリシリコン
膜、３０１…Ｇｅ原子低濃度領域、３０２…Ｇｅ原子高
濃度領域４０１…シリコン基板、４０２…酸化シリコン
膜、４０３ａ…アモルファスシリコン粒子、４０３ｂ…
結晶シリコン粒子、４０４ａ…アモルファスシリコンゲ
ルマニウム粒子、４０４ｂ…結晶シリコンゲルマニウム
粒子、４０５…表面改質層、４１０…ポリシリコンゲル
マニウム膜、４１０ａ…（２２０）配向結晶粒、４１０
ｂ…（１１１）配向結晶粒、５０１…ＣＶＤチャンバ、
５０２…アニールチャンバ、５０３…サンプル交換室、
５０４…搬送室、５０５…アーム、６０１…シリコン基
板、６０２…酸化タンタル膜、６０３ａ…アモルファス
タングステン粒子、６０３ｂ…結晶タングステン粒子、
６１０…タングステン膜、６１０ａ…（１１０）配向結
晶粒、７０１…シリコン基板、７０２…ヒーター、７０
３…シャワーヘッド、７０４…ランプ加熱源。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/49
(72)発明者 西谷 英輔
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 中原 美和子
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 吉田 正義
東京都小平市上水本町五丁目20番１号 株
式会社日立製作所半導体グループ内
(72)発明者 尾形 潔
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
Ｆターム(参考） 4M104 AA01 BB02 BB04 BB05 BB06
BB07 BB08 BB09 BB13 BB16
BB17 BB18 BB25 BB36 BB37
BB38 CC05 DD04 DD26 DD37
DD43 DD64 DD79 DD80 DD84
EE03 EE16 FF13 GG09 GG10
HH16 HH18
5F048 AA07 AC03 BA01 BB04 BB05
BB08 BB09 BB11 BB12 BE03
BF06 BF07 BG14
5F140 AA19 AB03 BA01 BC06 BD07
BD11 BD12 BD13 BE07 BE10
BF01 BF04 BF05 BF07 BF14
BF22 BF24 BF28 BF33 BF40
BG08 BG12 BG22 BG28 BG30
BG32 BG33 BG34 BG38 BG52
BG56 BH15 BJ08 BJ11 BJ15
BJ17 BJ27 BK02 BK13 BK25
BK26 BK29 BK34 BK35 CB04
CB08
Claims (41)
- 【請求項１】第１の導電型半導体基板上に一対の第２の
導電型不純物領域を設けるステップと、該第２の導電型
不純物領域間であって、前記第１の導電型半導体基板上
に絶縁膜を設けるステップと、該絶縁膜上に導電膜を堆
積するステップとを備え、前記導電膜を堆積するステッ
プは前記絶縁膜上に前記微粒子を供給してから前記導電
膜を形成することを特徴とするＭＯＳトランジスタの製
造方法。 - 【請求項２】前記微粒子はアモルファスであることを特
徴とする請求項１に記載のＭＯＳトランジスタの製造方
法。 - 【請求項３】前記微粒子が微結晶であることを特徴とす
る請求項１に記載のＭＯＳトランジスタの製造方法。 - 【請求項４】前記微粒子の粒径が１０ｎｍ以下であるこ
とを特徴とする請求項１に記載のＭＯＳトランジスタの
製造方法。 - 【請求項５】前記微粒子の密度が１０１１ｃｍ−２以上
であることを特徴とする請求項１に記載のＭＯＳトラン
ジスタの製造方法。 - 【請求項６】前記絶縁膜上に、原料ガスを熱又はプラズ
マのエネルギーで分解する方法、前記微粒子の成分から
なる液体又は固体を熱又はレーザー照射又はイオン照射
で蒸発させる方法、または溶液中での電気化学反応を用
いる方法の何れかを用いて前記微粒子を形成することを
特徴とする請求項１に記載のＭＯＳトランジスタの製造
方法。 - 【請求項７】前記絶縁膜が酸化膜であり、前記微粒子が
シリコンであって、かつ、前記導電膜が多結晶シリコン
ゲルマニウム膜であることを特徴とする請求項１に記載
のＭＯＳトランジスタの製造方法。 - 【請求項８】前記絶縁膜が酸化膜であり、該酸化膜上に
シリコン膜と多結晶シリコンゲルマニウム膜をＣＶＤ法
を用いて積層するステップは、前記シリコン膜がアモル
ファスであり、前記多結晶シリコンゲルマニウム膜が結
晶である温度領域において、原料ガスであるＳｉＨ４と
ＧｅＨ４の混合比を変えて、前記シリコン膜と前記多結
晶シリコンゲルマニウム膜とを連続して形成するステッ
プであることを特徴とする請求項１に記載のＭＯＳトラ
ンジスタの製造方法。 - 【請求項９】前記絶縁膜が酸化膜であり、該酸化膜上に
シリコン膜と多結晶シリコンゲルマニウム膜をＣＶＤ法
を用いて積層するステップは、前記シリコン膜がアモル
ファスであり、前記多結晶シリコンゲルマニウム膜が結
晶である温度領域で前記シリコン膜と２０ｎｍ以下の前
記多結晶シリコンゲルマニウム膜を形成し、さらに高温
で前記多結晶シリコンゲルマニウム膜を形成するステッ
プであることを特徴とする請求項１に記載のＭＯＳトラ
ンジスタの製造方法。 - 【請求項１０】第１の導電型半導体基板上に一対の第２
の導電型不純物領域を設けるステップと、前記第２の導
電型不純物領域間であって、前記第１の導電型半導体基
板上に絶縁膜を設けるステップと、該絶縁膜上に導電膜
を堆積するステップとを備え、前記絶縁膜を設けるステ
ップが、該絶縁膜上に微粒子を形成し、かつ、熱処理を
行うこと特徴とするＭＯＳトランジスタの製造方法。 - 【請求項１１】前記微粒子の形成が、前記絶縁膜上に非
晶質微粒子を点在させた後、該非晶質微粒子の熱処理に
より結晶化させるようにしたこと特徴とする請求項１０
に記載のＭＯＳトランジスタの製造方法。 - 【請求項１２】前記微粒子と前記導電膜が同一原料ガス
雰囲気で形成され、前記微粒子の熱処理が前記原料ガス
の供給を停止して行われることを特徴とする請求項１０
に記載のＭＯＳトランジスタの製造方法。 - 【請求項１３】前記微粒子の熱処理は前記導電膜の成膜
温度以上であって、かつ、直接加熱又は輻射加熱又はレ
ーザー加熱の何れかの方法を用いて行われることを特徴
とする請求項１０に記載のＭＯＳトランジスタの製造方
法。 - 【請求項１４】前記微粒子がシリコン微粒子であって、
該シリコン微粒子を形成後、シリコンゲルマニウム膜を
成長させて微結晶粒を形成し、かつ、該微結晶粒の熱処
理を施されてなること特徴とする請求項１０に記載のＭ
ＯＳトランジスタの製造方法。 - 【請求項１５】前記微結晶粒が金属であることを特徴と
する請求項１０に記載のＭＯＳトランジスタの製造方
法。 - 【請求項１６】前記熱処理が、５００〜１２００℃の温
度範囲で行われることを特徴とする請求項１０に記載の
ＭＯＳトランジスタの製造方法。 - 【請求項１７】前記熱処理が、該熱処理を行う前に表面
改質処理を行う、または、前記熱処理を酸化ガス雰囲気
中で行うことを含み、前記微粒子の表面に表面改質層を
形成してなることを特徴とする請求項１０に記載のＭＯ
Ｓトランジスタの製造方法。 - 【請求項１８】前記表面改質層が、導電膜の形成前にウ
エットエッチングを用いて除去されることを特徴とする
請求項１７に記載のＭＯＳトランジスタの製造方法。 - 【請求項１９】第一の導電型半導体基板上に、少なくと
も、素子形成領域を区画するための素子分離領域と、一
対の第二の導電型不純物領域と、該第二の導電型不純物
領域間に設けられた絶縁膜と、該絶縁膜上に設けられた
導電膜とを備えたＭＯＳトランジスタであって、前記導
電膜が微結晶構造を有することを特徴とするＭＯＳトラ
ンジスタ。 - 【請求項２０】前記導電膜が前記絶縁膜と接する領域で
あって、前記導電膜の粒径の相対標準偏差が４０％以下
であることを特徴とする請求項１９に記載のＭＯＳトラ
ンジスタ。 - 【請求項２１】前記導電膜が前記絶縁膜と接する領域で
あって、前記導電膜が粒径３０ｎｍ以下の微結晶粒であ
ることを特徴とする請求項１９に記載のＭＯＳトランジ
スタ。 - 【請求項２２】前記導電膜がＳｉ又はＧｅのいずれかを
有することを特徴とする請求項１９に記載のＭＯＳトラ
ンジスタ。 - 【請求項２３】前記絶縁膜が酸化膜であり、前記微粒子
がシリコンであって、かつ、前記導電膜が多結晶シリコ
ンゲルマニウム膜であることを特徴とすることを特徴と
する請求項１９に記載のＭＯＳトランジスタ。 - 【請求項２４】前記多結晶シリコンゲルマニウム膜に含
まれるＧｅ原子濃度の割合、Ｇｅ／（Ｓｉ＋Ｇｅ）が１
５〜３０％であることを特徴とする請求項２３に記載の
ＭＯＳトランジスタ。 - 【請求項２５】前記多結晶シリコンゲルマニウム膜の前
記酸化膜界面付近におけるＧｅ原子濃度が、前記多結晶
シリコンゲルマニウム膜中のＧｅ原子濃度に比べて２０
％以上低下していないことを特徴とする請求項２３に記
載のＭＯＳトランジスタ。 - 【請求項２６】前記多結晶シリコンゲルマニウム膜の前
記酸化膜付近であって、該多結晶シリコンゲルマニウム
膜がＧｅ原子濃度の平均組成より低い低ゲルマニウム領
域を含んでなることを特徴とする請求項２３に記載のＭ
ＯＳトランジスタ。 - 【請求項２７】前記低ゲルマニウム領域のＧｅ原子濃度
が前記多結晶シリコンゲルマニウム膜の平均Ｇｅ原子濃
度の８０％以上であることを特徴とする請求項２６に記
載のＭＯＳトランジスタ。 - 【請求項２８】前記低ゲルマニウム領域の大きさが１０
ｎｍ以下であることを特徴とする請求項２６に記載のＭ
ＯＳトランジスタ。 - 【請求項２９】前記低ゲルマニウム領域が前記絶縁膜と
接する面積は、前記多結晶シリコンゲルマニウム膜結晶
中の平均的なＧｅ原子濃度の領域が前記絶縁膜と接する
面積の２０％以下であることを特徴とする請求項２６に
記載のＭＯＳトランジスタ。 - 【請求項３０】前記多結晶シリコンゲルマニウム膜であ
って、（２２０）回折強度に対する２２０）回折、（１
１１）回折、及び（３１１）回折の合計強度との比が５
０％以下であることを特徴とする請求項２３に記載のＭ
ＯＳトランジスタ。 - 【請求項３１】前記多結晶シリコンゲルマニウム膜の最
大粒径が膜厚の半分以下であることを特徴とする請求項
２３に記載のＭＯＳトランジスタ。 - 【請求項３２】前記多結晶シリコンゲルマニウム膜であ
って、（２２０）回折ピークの高角度側と低角度側の曲
線の半値幅の差が、（２２０）回折ピークの半値幅の４
０％以下であることを特徴とする請求項２３に記載のＭ
ＯＳトランジスタ。 - 【請求項３３】前記導電膜は、多結晶シリコンゲルマニ
ウム膜の膜厚が３０ｎｍ以下であり、該多結晶シリコン
ゲルマニウム膜の上に形成される多結晶シリコン膜の膜
厚が７０ｎｍ以上なる積層構造であることを特徴とする
請求項１９に記載のＭＯＳトランジスタ。 - 【請求項３４】前記導電膜がＣｒ、Ｍｎ、Ｆｅ、Ｎｂ、
Ｍｏ、Ｈｆ、Ｔａ、Ｗ 、Ａｌ、Ｎｉ、Ｃｕ、Ｒｈ、Ｐ
ｄ、Ａｇ、Ｉｎ、Ｉｒ、Ｐｔ、Ａｕ、Ｐｂ、Ｔｉ、Ｃ
ｏ、Ｚｎ、Ｚｒ、Ｒｕ、Ｃｄの単体、又は合金、又は酸
化物、又は窒化物のいずれかを有することを特徴とする
請求項１９に記載のＭＯＳトランジスタ。 - 【請求項３５】前記導電膜が金属膜であって、該金属膜
が前記絶縁膜と接する領域において、前記金属膜が面心
立方構造である場合には（１１１）面方位の結晶が、ま
た、体心立方構造である場合には（１１０）面方位の結
晶が、前記領域全体の７０％以上の面積を占めてなるこ
とを特徴とする請求項１９に記載のＭＯＳトランジス
タ。 - 【請求項３６】前記導電膜が金属膜であって、該金属膜
が前記絶縁膜と接する領域において、前記金属膜が面心
立方構造である場合には（１１１）面方位の回折ピーク
強度が、また、体心立方構造である場合には（１１０）
面方位の回折ピーク強度が、前記領域からの全回折ピー
ク強度に比較して０．５以上であることを特徴とする請
求項１９に記載のＭＯＳトランジスタ。 - 【請求項３７】前記導電膜が金属膜であって、柱状構造
を有してなることを特徴とする請求項１９に記載のＭＯ
Ｓトランジスタ。 - 【請求項３８】前記導電膜が金属膜であって、かつ、異
なる元素を含む膜の２層構造を有してなることを特徴と
する請求項１９に記載のＭＯＳトランジスタ。 - 【請求項３９】基板上に成膜した絶縁膜上に微結晶粒を
形成する反応室と、該反応室に原料ガスを供給する供給
装置と、前記基板を加熱する加熱装置と、前記反応室の
温度を制御する制御手段とを備え、前記加熱装置が前記
基板を加熱するための定常加熱源と急速加熱源を備えて
なることを特徴とする半導体製造装置。 - 【請求項４０】直接加熱又は輻射加熱の方法を用いて前
記基板の定常加熱が行われ、ランプ加熱又はレーザー加
熱の方法を用いて前記基板の急速過熱が行われることを
特徴とする請求項３９に記載の半導体製造装置。 - 【請求項４１】前記急速加熱の加熱速度が１００℃／ｍ
ｉｎ以上であることを特徴とする請求項３９に記載の半
導体製造装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116977A JP2003031806A (ja) | 2001-05-09 | 2002-04-19 | Ｍｏｓトランジスタ及びその製造方法 |
| US10/143,192 US6905928B2 (en) | 2001-05-09 | 2002-05-09 | MOS transistor apparatus and method of manufacturing same |
| US10/641,908 US6870224B2 (en) | 2001-05-09 | 2003-08-15 | MOS transistor apparatus and method of manufacturing same |
| US10/642,036 US20040145001A1 (en) | 2001-05-09 | 2003-08-15 | MOS transistor devices and method of manufacturing same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138520 | 2001-05-09 | ||
| JP2001-138520 | 2001-05-09 | ||
| JP2002116977A JP2003031806A (ja) | 2001-05-09 | 2002-04-19 | Ｍｏｓトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031806A true JP2003031806A (ja) | 2003-01-31 |
| JP2003031806A5 JP2003031806A5 (ja) | 2005-09-22 |
Family
ID=26614809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116977A Pending JP2003031806A (ja) | 2001-05-09 | 2002-04-19 | Ｍｏｓトランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6905928B2 (ja) |
| JP (1) | JP2003031806A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026253A (ja) * | 2003-06-30 | 2005-01-27 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2006261664A (ja) * | 2005-03-18 | 2006-09-28 | Kovio Inc | レーザパターニングされた金属ゲートを備えるｍｏｓトランジスタ及びそれを形成するための方法 |
| US7172934B2 (en) | 2003-05-08 | 2007-02-06 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device with a silicon-germanium gate electrode |
| JP2007165401A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2009147388A (ja) * | 2009-03-30 | 2009-07-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2009164569A (ja) * | 2007-09-11 | 2009-07-23 | Applied Materials Inc | 制御された結晶構造を用いた、ドーパント及び多層シリコン膜の使用による多結晶シリコン膜及び周囲層の応力の調節 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335552B2 (en) * | 2002-05-15 | 2008-02-26 | Raytheon Company | Electrode for thin film capacitor devices |
| US7105425B1 (en) * | 2002-05-16 | 2006-09-12 | Advanced Micro Devices, Inc. | Single electron devices formed by laser thermal annealing |
| KR100493018B1 (ko) * | 2002-06-12 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US6784103B1 (en) * | 2003-05-21 | 2004-08-31 | Freescale Semiconductor, Inc. | Method of formation of nanocrystals on a semiconductor structure |
| JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| US7296247B1 (en) * | 2004-08-17 | 2007-11-13 | Xilinx, Inc. | Method and apparatus to improve pass transistor performance |
| JP4958408B2 (ja) * | 2005-05-31 | 2012-06-20 | 三洋電機株式会社 | 半導体装置 |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7989290B2 (en) | 2005-08-04 | 2011-08-02 | Micron Technology, Inc. | Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps |
| US7575978B2 (en) * | 2005-08-04 | 2009-08-18 | Micron Technology, Inc. | Method for making conductive nanoparticle charge storage element |
| US7605030B2 (en) | 2006-08-31 | 2009-10-20 | Micron Technology, Inc. | Hafnium tantalum oxynitride high-k dielectric and metal gates |
| US20080272437A1 (en) * | 2007-05-01 | 2008-11-06 | Doris Bruce B | Threshold Adjustment for High-K Gate Dielectric CMOS |
| US8367506B2 (en) | 2007-06-04 | 2013-02-05 | Micron Technology, Inc. | High-k dielectrics with gold nano-particles |
| US8598020B2 (en) * | 2010-06-25 | 2013-12-03 | Applied Materials, Inc. | Plasma-enhanced chemical vapor deposition of crystalline germanium |
| JP5624425B2 (ja) * | 2010-10-14 | 2014-11-12 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10367089B2 (en) * | 2011-03-28 | 2019-07-30 | General Electric Company | Semiconductor device and method for reduced bias threshold instability |
| US9698019B2 (en) | 2014-03-14 | 2017-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | N-work function metal with crystal structure |
| JP6560112B2 (ja) * | 2015-12-09 | 2019-08-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2544752B1 (fr) * | 1983-04-25 | 1985-07-05 | Commissariat Energie Atomique | Procede de croissance amorphe d'un corps avec cristallisation sous rayonnement |
| US4670063A (en) * | 1985-04-10 | 1987-06-02 | Eaton Corporation | Semiconductor processing technique with differentially fluxed radiation at incremental thicknesses |
| US5424244A (en) * | 1992-03-26 | 1995-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for laser processing and apparatus for use in the same |
| US5444302A (en) * | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
| KR100362751B1 (ko) * | 1994-01-19 | 2003-02-11 | 소니 가부시끼 가이샤 | 반도체소자의콘택트홀및그형성방법 |
| US5809211A (en) * | 1995-12-11 | 1998-09-15 | Applied Materials, Inc. | Ramping susceptor-wafer temperature using a single temperature input |
| TW315493B (en) * | 1996-02-28 | 1997-09-11 | Tokyo Electron Co Ltd | Heating apparatus and heat treatment apparatus |
| KR100297498B1 (ko) * | 1996-11-20 | 2001-10-24 | 윤덕용 | 마이크로파를이용한다결정박막의제조방법 |
| US6066547A (en) * | 1997-06-20 | 2000-05-23 | Sharp Laboratories Of America, Inc. | Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method |
| JP4810712B2 (ja) * | 1997-11-05 | 2011-11-09 | ソニー株式会社 | 不揮発性半導体記憶装置及びその読み出し方法 |
| JP3523093B2 (ja) * | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6114258A (en) * | 1998-10-19 | 2000-09-05 | Applied Materials, Inc. | Method of oxidizing a substrate in the presence of nitride and oxynitride films |
| US6437403B1 (en) * | 1999-01-18 | 2002-08-20 | Sony Corporation | Semiconductor device |
| US6288943B1 (en) * | 2000-07-12 | 2001-09-11 | Taiwan Semiconductor Manufacturing Corporation | Method for programming and reading 2-bit p-channel ETOX-cells with non-connecting HSG islands as floating gate |
| KR100425934B1 (ko) * | 2000-12-29 | 2004-04-03 | 주식회사 하이닉스반도체 | 실리콘-게르마늄막 형성 방법 |
| US6670263B2 (en) * | 2001-03-10 | 2003-12-30 | International Business Machines Corporation | Method of reducing polysilicon depletion in a polysilicon gate electrode by depositing polysilicon of varying grain size |
| JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
-
2002
- 2002-04-19 JP JP2002116977A patent/JP2003031806A/ja active Pending
- 2002-05-09 US US10/143,192 patent/US6905928B2/en not_active Expired - Fee Related
-
2003
- 2003-08-15 US US10/641,908 patent/US6870224B2/en not_active Expired - Fee Related
- 2003-08-15 US US10/642,036 patent/US20040145001A1/en not_active Abandoned
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7172934B2 (en) | 2003-05-08 | 2007-02-06 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor device with a silicon-germanium gate electrode |
| JP2005026253A (ja) * | 2003-06-30 | 2005-01-27 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2006261664A (ja) * | 2005-03-18 | 2006-09-28 | Kovio Inc | レーザパターニングされた金属ゲートを備えるｍｏｓトランジスタ及びそれを形成するための方法 |
| JP2007165401A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2009164569A (ja) * | 2007-09-11 | 2009-07-23 | Applied Materials Inc | 制御された結晶構造を用いた、ドーパント及び多層シリコン膜の使用による多結晶シリコン膜及び周囲層の応力の調節 |
| JP2009147388A (ja) * | 2009-03-30 | 2009-07-02 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040145001A1 (en) | 2004-07-29 |
| US6870224B2 (en) | 2005-03-22 |
| US6905928B2 (en) | 2005-06-14 |
| US20040051139A1 (en) | 2004-03-18 |
| US20030183901A1 (en) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003031806A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| US7465649B2 (en) | Method of forming a split poly-SiGe/poly-Si alloy gate stack | |
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| KR100362751B1 (ko) | 반도체소자의콘택트홀및그형성방법 | |
| US5937315A (en) | Self-aligned silicide gate technology for advanced submicron MOS devices | |
| JP2891092B2 (ja) | 半導体装置の製造方法 | |
| US7094642B2 (en) | Method of fabricating semiconductor device | |
| US20020000593A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11238736A (ja) | 半導体デバイスの製造方法 | |
| JP5332947B2 (ja) | 半導体装置の製造方法 | |
| JP2000150882A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH10150006A (ja) | 半導体材料を高融点金属に変換する方法及び前記方法を利用して製造されるｍｏｓ装置 | |
| US20060130746A1 (en) | Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide | |
| US20150279694A1 (en) | DRAM Cells and Methods of Forming Silicon Dioxide | |
| US7037371B1 (en) | Method for fabricating semiconductor device | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| US20010051412A1 (en) | Method of fabricating semiconductor device | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| US6482737B2 (en) | Fabrication method of implanting silicon-ions into the silicon substrate | |
| JPS62287615A (ja) | 多結晶シリコン膜の形成方法 | |
| JP3958345B2 (ja) | 半導体装置の製造方法 | |
| JPH0594954A (ja) | 半導体膜の形成方法 | |
| JP2005217400A (ja) | ナノ粒子構造を有する多結晶シリコン層およびその製造方法 | |
| JPH04283964A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050407 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |