KR100541701B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100541701B1
KR100541701B1 KR1019990057846A KR19990057846A KR100541701B1 KR 100541701 B1 KR100541701 B1 KR 100541701B1 KR 1019990057846 A KR1019990057846 A KR 1019990057846A KR 19990057846 A KR19990057846 A KR 19990057846A KR 100541701 B1 KR100541701 B1 KR 100541701B1
Authority
KR
South Korea
Prior art keywords
polysilicon
forming
gate
film
metal film
Prior art date
Application number
KR1019990057846A
Other languages
English (en)
Other versions
KR20010056396A (ko
Inventor
김영훈
김재형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990057846A priority Critical patent/KR100541701B1/ko
Publication of KR20010056396A publication Critical patent/KR20010056396A/ko
Application granted granted Critical
Publication of KR100541701B1 publication Critical patent/KR100541701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 종래 반도체소자 제조방법은 선택적 재산화 없이 게이트를 형성하는 경우에는 게이트산화막의 손상에 의해 그의 붕괴가 빨라져 신뢰성이 낮아지고, 금속막을 포함한 금속게이트를 재산화공정을 통해 형성하는 경우에는 폴리측벽과 금속막의 계면에 실리사이드가 형성되어 그 계면이 불균일해지며 실리사이드가 세정공정에 녹아 금속막이 드러나고, 그로인해 금속에 의한 오염이 발생하는 문제점이 있었다. 따라서, 본 발명은 반도체기판 상에 차례로 게이트산화막, 도핑된 제 1폴리실리콘, 금속막, 캡절연막을 형성하는 제 1공정과; 상기 형성한 구조물을 사진식각공정을 통해 차례로 캡절연막, 금속막, 제 1폴리실리콘, 게이트산화막을 식각하여 게이트를 형성하고, 상기 식각과정에서 손상된 게이트산화막 및 제 1폴리실리콘을 선택적으로 산화시켜 게이트산화막을 치유하고, 제 1폴리실리콘의 측면에 재산화부분을 형성한 다음 상기 형성한 재산화부분을 포함한 게이트를 마스크로 상기 반도체기판 표면에 저농도이온을 주입하여 저농도영역을 형성하는 제 2공정과; 상기 형성한 구조물 상부전면에 배리어금속막을 형성하고, 그 상부에 제 2폴리실리콘을 형성하는 제 3공정과; 상기 제 2폴리실리콘을 에치백하여 상기 형성한 게이트의 측면에 폴리측벽을 형성하고 이를 마스크로 고농도 불순물을 상기 반도체기판 표면에 주입하여 고농도영역을 형성하는 제 4공정으로 이루어지는 반도체소자 제조방법을 통해 선택적 재산화를 통해 핫캐리어 현상을 방지함과 아울러 게이트산화막의 손상을 복구하고, 금속막과 직접 접촉하면 실리사 이드가 형성되는 폴리측벽과 상기 금속막 사이에 배리어금속막을 형성함으로써 실리사이드 형성을 방지하여, 금속막을 사용하여 게이트 비저항을 낮추면서도 폴리측벽과의 실리사이드형성을 방지할 수 있는 효과가 있다.

Description

반도체소자 제조방법{SEMICONDUCTOR DEVICE FORMING METHOD}
도 1은 종래 반도체소자 제조방법의 일실시예를 보인 수순단면도.
도 2는 종래 반도체소자 제조방법의 다른실시예를 보인 수순단면도.
도 3은 본 발명의 수순단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
31 : 반도체기판 32 : 게이트산화막
33 : 제 1폴리실리콘 34 : 금속막
35 : 캡절연막 36 : 재산화부분
37 : 저농도영역 38 : 배리어금속막
39 : 제 2폴리실리콘 40 : 고농도영역
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 핫캐리어(Hot Carrier)영향을 감소시키기 위해 게이트에 적용하는 폴리측벽(Poly Spacer)구조에서 게이트산화막의 손상을 회복시키면서 금속막과 폴리측벽간의 실리사이드 형성을 방지하기에 적당하도록 한 반도체소자 제조방법에 관한 것이다.
종래 반도체소자 제조방법의 일실시예를 도 1a 내지 도 1d의 수순단면도를 참고하여 설명하면 다음과 같다.
먼저, 도 1a에 도시한 바와 같이 반도체기판(1) 상에 차례로 게이트산화막(2), 도핑된 제 1폴리실리콘(3), 캡절연막(4)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이 상기 형성한 구조물을 사진식각공정을 통해 차례로 캡절연막(4), 도핑된 제 1폴리실리콘(3), 게이트산화막(2)을 일부 식각하여 게이트를 형성하고, 상기 형성한 게이트를 마스크로 상기 반도체기판(1)표면에 저농도이온을 주입하여 저농도영역(5)을 형성한다.
이때, 상기와 같이 형성한 게이트로 워드라인을 형성할 경우 상기 도핑된 제 1폴리실리콘(3)이 워드라인이 된다.
한편, 상기와 같은 식각을 통해 드러난 게이트산화막(2) 부분(a)이 손상을 입는다.
그 다음, 도 1c에 도시한 바와 같이 상기 형성한 구조물 상부전면에 제 2폴 리실리콘(6)을 형성한다.
이때, 상기 제 2폴리실리콘(6)은 도핑이 되지않은 상태로 절연성을 가진다.
그 다음, 도 1d에 도시한 바와 같이 상기 제 2폴리실리콘(6)을 에치백하여 상기 형성한 게이트의 측면에 폴리측벽을 형성하고 이를 마스크로 고농도 불순물을 상기 반도체기판(1) 표면에 주입하여 고농도영역(7)을 형성한다.
이때, 상기 손상을 입은 게이트산화막(2) 부분(a)은 수명이 짧아져 붕괴(break down)되기 쉬우므로 소자의 신뢰성에 문제가 생길 수 있다.
종래 반도체소자 제조방법의 다른실시예를 도 2a 내지 도 2d의 수순단면도를 참고하여 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와 같이 반도체기판(21) 상에 차례로 게이트산화막(22), 도핑된 제 1폴리실리콘(23), 금속막(24), 캡절연막(25)을 형성한다.
그 다음, 도 2b에 도시한 바와 같이 상기 형성한 구조물을 사진식각공정을 통해 차례로 캡절연막(25), 금속막(24), 도핑된 제 1폴리실리콘(23), 게이트산화막(22)을 일부 식각하여 게이트를 형성하고, 상기 식각과정에서 손상된 게이트산화막(22) 및 제 1폴리실리콘(23)을 복구하기 위해서 상기 부분을 선택적으로 산화시켜 게이트산화막(22)을 치유하고, 제 1폴리실리콘(23)의 측면에 재산화부분(26)을 형성한다.
그리고, 상기 형성한 재산화부분(26)을 포함한 게이트를 마스크로 상기 반도체기판(21)표면에 저농도이온을 주입하여 저농도영역(27)을 형성한다.
이때, 상기와 같이 형성한 게이트로 워드라인을 형성할 경우 상기 도핑된 제 1폴리실리콘(23)은 비저항이 금속보다 작으므로 이를 보강하기위해 형성한 금속막(24)이 워드라인이 된다.
그리고, 상기와 같이 제 1폴리실리콘(23)의 측면에 재산화부분(26)을 형성함으로써 후속공정에서 형성할 고농도불순물 영역, 즉 소스/드레인영역으로부터 전자가 게이트로 직접 침투하는 핫캐리어 현상을 방지할 수 있다.
그 다음, 도 2c에 도시한 바와 같이 상기 형성한 구조물 상부전면에 제 2폴리실리콘(28)을 형성한다.
이때, 상기 제 2폴리실리콘(28)은 도핑이 되지않은 상태로 절연성을 가진다.
그 다음, 도 2d에 도시한 바와 같이 상기 제 2폴리실리콘(28)을 에치백하여 상기 형성한 게이트의 측면에 폴리측벽을 형성하고 이를 마스크로 고농도 불순물을 상기 반도체기판(21) 표면에 주입하여 고농도영역(29)을 형성한다.
이때, 상기 제 2폴리실리콘으로 이루어진 폴리측벽은 금속막(24)과 접촉하고 있으므로 후속 고온공정에서 필연적으로 실리사이드가 발생하고, 그에따라 실리사이드가 발생하는 상기 폴리측벽과 금속막(24)의 계면은 불균일해지며 심한경우 폴리측벽의 상부전체가 실리사이드되어 후속 세정공정에서 녹아 파괴될 수 있으며 그로인해 금속이 드러나 금속에 의한 오염을 일으킬 수 있다.
상기한 바와 같은 종래 반도체소자 제조방법은 선택적 재산화 없이 게이트를 형성하는 경우에는 게이트산화막의 손상에 의해 그의 붕괴가 빨라져 신뢰성이 낮아 지고, 금속막을 포함한 금속게이트를 재산화공정을 통해 형성하는 경우에는 폴리측벽과 금속막의 계면에 실리사이드가 형성되어 그 계면이 불균일해지며 실리사이드가 세정공정에 녹아 금속막이 드러나고, 그로인해 금속에 의한 오염이 발생하는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 핫캐리어 현상을 방지하면서 게이트산화막의 손상을 복구하고, 금속막을 사용하여 게이트 비저항을 낮추면서도 폴리측벽과의 실리사이드형성을 방지할 수 있는 반도체소자 제조방법을 제공하는데 있다.
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자 제조방법은 반도체기판 상에 차례로 게이트산화막, 도핑된 제 1폴리실리콘, 금속막, 캡절연막을 형성하는 제 1공정과; 상기 형성한 구조물을 사진식각공정을 통해 차례로 캡절연막, 금속막, 제 1폴리실리콘, 게이트산화막을 식각하여 게이트를 형성하고, 상기 식각과정에서 손상된 게이트산화막 및 제 1폴리실리콘을 선택적으로 산화시켜 게이트산화막을 치유하고, 제 1폴리실리콘의 측면에 재산화부분을 형성한 다음 상기 형성한 재산화부분을 포함한 게이트를 마스크로 상기 반도체기판 표면에 저농도이온을 주입하여 저농도영역을 형성하는 제 2공정과; 상기 형성한 구조물 상부전면에 배리어금속막을 형성하고, 그 상부에 제 2폴리실리콘을 형성하는 제 3공정과; 상기 제 2폴리실리콘을 에치백하여 상기 형성한 게이트의 측면에 폴리측벽을 형성하고 이를 마스크로 고농도 불순물을 상기 반도체기판 표면에 주입하여 고농도영역을 형 성하는 제 4공정으로 이루어지는 것을 특징으로한다.
상기한 바와 같은 본 발명에의한 반도체소자 제조방법을 도 3a 내지 도 3d에 도시한 수순단면도를 일 실시예로하여 상세히 설명하면 다음과 같다.
먼저, 도 3a에 도시한 바와 같이 반도체기판(31) 상에 차례로 게이트산화막(32), 도핑된 제 1폴리실리콘(33), 금속막(34), 캡절연막(35)을 형성한다.
그 다음, 도 3b에 도시한 바와 같이 상기 형성한 구조물을 사진식각공정을 통해 차례로 캡절연막(35), 금속막(34), 도핑된 제 1폴리실리콘(33), 게이트산화막(32)을 일부 식각하여 게이트를 형성하고, 상기 식각과정에서 손상된 게이트산화막(32) 및 제 1폴리실리콘(33)을 복구하기 위해서 상기 부분을 선택적으로 산화시켜 게이트산화막(32)을 치유하고, 제 1폴리실리콘(33)의 측면에 재산화부분(36)을 형성한다.
그리고, 상기 형성한 재산화부분(36)을 포함한 게이트를 마스크로 상기 반도체기판(31)표면에 저농도이온을 주입하여 저농도영역(37)을 형성한다.
이때, 상기와 같이 형성한 게이트로 워드라인을 형성할 경우 상기 도핑된 제 1폴리실리콘(33)은 비저항이 금속보다 작으므로 이를 보강하기위해 형성한 금속막(34)이 워드라인이 된다.
그리고, 상기와 같이 상기 제 1폴리실리콘(33)의 측면에 재산화부분(36)을 형성함으로써 후속공정에서 형성할 고농도불순물 영역, 즉 소스/드레인영역으로부터 전자가 게이트로 직접 침투하는 핫캐리어 현상을 방지할 수 있다.
그 다음, 도 3c에 도시한 바와 같이 상기 형성한 구조물 상부전면에 배리어금속막(38)을 형성하고, 그 상부에 제 2폴리실리콘(39)을 형성한다.
이때, 상기 배리어금속막(38)은 상기 금속막(34)에 따라 금속막(34)이 텅스텐(W)이면 질화텅스텐막(WN)을 사용하고, 티타늄(Ti)이면 질화티타늄막(TiN)을 사용하는데, 이 배리어금속막(38)은 상기 금속막(34)과 제 2폴리실리콘(39)의 직접적인 접촉을 방지하여 후속 고온공정에서 실리사이드가 형성되는 것을 방지한다.
또한, 상기 제 2폴리실리콘(39)은 도핑이 되지않은 상태로 절연성을 가진다.
그 다음, 도 3d에 도시한 바와 같이 상기 제 2폴리실리콘(39)을 에치백하여 상기 형성한 게이트의 측면에 폴리측벽을 형성하고 이를 마스크로 고농도 불순물을 상기 반도체기판(31) 표면에 주입하여 고농도영역(40)을 형성한다.
상기한 바와 같은 본 발명 반도체소자 제조방법은 선택적 재산화를 통해 핫캐리어 현상을 방지함과 아울러 게이트산화막의 손상을 복구하고, 금속막과 직접 접촉하면 실리사이드가 형성되는 폴리측벽과 상기 금속막 사이에 배리어금속막을 형성함으로써 실리사이드 형성을 방지하여, 금속막을 사용하여 게이트 비저항을 낮추면서도 폴리측벽과의 실리사이드형성을 방지할 수 있는 효과가 있다.

Claims (1)

  1. 반도체기판 상에 차례로 게이트산화막, 도핑된 제 1폴리실리콘, 금속막, 캡절연막을 형성하는 제 1공정과; 상기 형성한 구조물을 사진식각공정을 통해 차례로 캡절연막, 금속막, 제 1폴리실리콘, 게이트산화막을 식각하여 게이트를 형성하고, 상기 식각과정에서 손상된 게이트산화막 및 제 1폴리실리콘을 선택적으로 산화시켜 게이트산화막을 치유하고, 제 1폴리실리콘의 측면에 재산화부분을 형성한 다음 상기 형성한 재산화부분을 포함한 게이트를 마스크로 상기 반도체기판 표면에 저농도이온을 주입하여 저농도영역을 형성하는 제 2공정과; 상기 형성한 구조물 상부전면에 배리어금속막을 형성하고, 그 상부에 제 2폴리실리콘을 형성하는 제 3공정과; 상기 제 2폴리실리콘을 에치백하여 상기 형성한 게이트의 측면에 폴리측벽을 형성하고 이를 마스크로 고농도 불순물을 상기 반도체기판 표면에 주입하여 고농도영역을 형성하는 제 4공정으로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
KR1019990057846A 1999-12-15 1999-12-15 반도체소자 제조방법 KR100541701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990057846A KR100541701B1 (ko) 1999-12-15 1999-12-15 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990057846A KR100541701B1 (ko) 1999-12-15 1999-12-15 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20010056396A KR20010056396A (ko) 2001-07-04
KR100541701B1 true KR100541701B1 (ko) 2006-01-12

Family

ID=19625983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990057846A KR100541701B1 (ko) 1999-12-15 1999-12-15 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100541701B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444492B1 (ko) * 2002-05-16 2004-08-16 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR100459725B1 (ko) * 2002-09-19 2004-12-03 삼성전자주식회사 금속 게이트 패턴을 갖는 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20010056396A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
US7449403B2 (en) Method for manufacturing semiconductor device
US6613670B2 (en) Method for forming tungsten bit line and devices including the same
KR100541701B1 (ko) 반도체소자 제조방법
KR20010004978A (ko) 씨모스 트랜지스터 제조 방법
US6197693B1 (en) Methods for forming gate electrodes of semiconductor devices
KR100223736B1 (ko) 반도체 소자 제조 방법
KR19990018279A (ko) 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법
US7572719B2 (en) Semiconductor device and manufacturing method thereof
KR100355868B1 (ko) 반도체 소자의 제조 방법
KR100899567B1 (ko) 텅스텐막을 포함하는 게이트전극을 구비한 반도체 소자의제조 방법
KR100263673B1 (ko) 반도체 소자의 콘택 형성 방법
KR100286773B1 (ko) 반도체 소자의 제조방법
KR20010030433A (ko) 반도체장치 제조방법
KR100235625B1 (ko) 반도체 소자의 제조 방법
KR100637102B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2004342908A (ja) 半導体装置の製造方法及び半導体装置
JPH10270549A (ja) 半導体装置
KR20010003998A (ko) 반도체 소자의 게이트 형성방법
KR101123041B1 (ko) 반도체 소자의 형성 방법
JPH09298297A (ja) 半導体装置およびその製造方法
KR100372819B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR100351895B1 (ko) 반도체 소자의 비트라인 형성방법
KR100304286B1 (ko) 반도체소자의 제조방법
KR100290890B1 (ko) 반도체소자의제조방법
KR100927787B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee