CN104538308A - 降低功率晶体管导通电阻的方法 - Google Patents
降低功率晶体管导通电阻的方法 Download PDFInfo
- Publication number
- CN104538308A CN104538308A CN201410843907.4A CN201410843907A CN104538308A CN 104538308 A CN104538308 A CN 104538308A CN 201410843907 A CN201410843907 A CN 201410843907A CN 104538308 A CN104538308 A CN 104538308A
- Authority
- CN
- China
- Prior art keywords
- conducting
- resistance
- polycrystalline silicon
- power transistor
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000006378 damage Effects 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 208000027418 Wounds and injury Diseases 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 208000014674 injury Diseases 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种降低功率晶体管导通电阻的方法，其包括以下步骤：步骤一，多晶硅沉积，以作为闸极控制导电层；步骤二，多晶硅曝光，显影及蚀刻以将闸极的设计形貌、图案定义完成；步骤三，多晶硅薄氧化，以形成保护膜并且消除蚀刻过程中所造成的伤害；步骤四，氧化层蚀刻，控制蚀刻厚度为1200埃，以作为源极离子植入硅衬底的表面保护；步骤五，源极离子植入，以定义源极并提供足够的掺杂浓度。本发明可以提供一个均匀的导通电阻，消除因局部高电阻区域造成组件可靠度的问题。
Description
技术领域
本发明涉及一种降低功率晶体管导通电阻的方法。
背景技术
由于在功率晶体管的操作上需要大电流及低导通电阻，在可靠性能的要求也逐渐提高。
如图1所示，功率晶体管包括N型源极区1、N型反转层2、第一金属层3、层间绝缘体4、多晶硅栅(Gate Poly)5、栅氧化层(Gate Oxide)6、P井区7、N型外延区8、漏极9。在操作上要在栅极和源极之间加正电压VGS来产生N型反转层造成电流通路，在Drain Source之间加正电压VDS，以产生正向工作电流ID，因此导通电电阻会受源极(source)及N型反转层通道电阻的影响。电流的路径如图2所示的虚线。
目前工艺上存在常见的局部通道高电阻的现象，具体来说，目前的功率晶体管工艺中，在多晶硅蚀刻后会以此为硬掩膜进行源极离子植入，如图3和图4所示，但是因蚀刻所造成的舷状凸面10(board profi le)会影响局部离子植入的浓度而形成高电阻区域，这些高电阻区容易造成组件可靠度的问题并且难以在工艺上获得及时的监控和改善，另外局部的高通道电阻区是最容易被烧毁、降低组件信赖性的区块之一。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种降低功率晶体管导通电阻的方法，其可以消除目前工艺上常见的局部通道高电阻的现象，并进一步提升组件的可靠度。
根据本发明的一个方面，提供一种降低功率晶体管导通电阻的方法，其特征在于，其包括以下步骤：
步骤一，多晶硅沉积，以作为闸极控制导电层。
步骤二，多晶硅曝光，显影及蚀刻以将闸极的设计形貌、图案定义完成；
步骤三，多晶硅薄氧化，以形成保护膜并且消除蚀刻过程中所造成的伤害；
步骤四，氧化层蚀刻，控制蚀刻厚度为1200埃，以作为源极离子植入硅衬底的表面保护；
步骤五，源极离子植入，以定义源极并提供足够的掺杂浓度。
与现有技术相比，本发明具有如下的有益效果：本发明可以消除目前工艺上常见的局部通道高电阻的现象，解决高功率晶体管工艺上因多晶硅轮廓所造成的局部高电，降低组件的导通电阻并进一步提升组件的可靠度。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为现有功率晶体管的结构示意图。
图2为现有功率晶体管中电流的路径的示意图。
图3为现有功率晶体管具有舷状凸面的效果示意图。
图4为现有功率晶体管进行源极离子植入的示意图。
图5为本发明实现多晶硅轮廓的一种效果示意图。
图6为本发明实现多晶硅轮廓的另一种效果示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
本发明降低功率晶体管导通电阻的方法包括以下步骤：
步骤一，多晶硅沉积，以作为闸极控制导电层，即形成多晶硅栅5，多晶硅栅5的下方设有栅氧化层6。
步骤二，多晶硅曝光，显影及蚀刻以将闸极的设计形貌、图案定义完成；
步骤三，多晶硅薄氧化，以形成保护膜并且消除蚀刻过程中所造成的伤害；
步骤四，氧化层蚀刻，控制蚀刻厚度为1200埃，以作为源极离子植入硅衬底的表面保护，避免源极离子植入的隧道效应；
步骤五，源极离子植入，以定义源极并提供足够的掺杂浓度。
本发明可以提供一个均匀的导通电阻，消除因局部高电阻区域造成组件可靠度的问题。本发明提供一个良好的多晶硅轮廓(如图5和图6所示)，消除局部高电阻区域。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (1)
1.一种降低功率晶体管导通电阻的方法，其特征在于，其包括以下步骤：
步骤一，多晶硅沉积，以作为闸极控制导电层；
步骤二，多晶硅曝光，显影及蚀刻以将闸极的设计形貌、图案定义完成；
步骤三，多晶硅薄氧化，以形成保护膜并且消除蚀刻过程中所造成的伤害；
步骤四，氧化层蚀刻，控制蚀刻厚度为1200埃，以作为源极离子植入硅衬底的表面保护；
步骤五，源极离子植入，以定义源极并提供足够的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410843907.4A CN104538308A (zh) | 2014-12-25 | 2014-12-25 | 降低功率晶体管导通电阻的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410843907.4A CN104538308A (zh) | 2014-12-25 | 2014-12-25 | 降低功率晶体管导通电阻的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104538308A true CN104538308A (zh) | 2015-04-22 |
Family
ID=52853814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410843907.4A Pending CN104538308A (zh) | 2014-12-25 | 2014-12-25 | 降低功率晶体管导通电阻的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104538308A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1263357A (zh) * | 1998-12-28 | 2000-08-16 | 因芬尼昂技术北美公司 | 半导体器件及其制造方法 |
| CN1848390A (zh) * | 2005-04-05 | 2006-10-18 | 联华电子股份有限公司 | 降低多晶耗尽效应的制作多晶硅栅极晶体管的方法 |
| CN1956152A (zh) * | 2005-10-28 | 2007-05-02 | 株式会社瑞萨科技 | 半导体装置的制造方法 |
| US20090250752A1 (en) * | 2002-09-19 | 2009-10-08 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor device having a metal gate pattern |
| CN104037081A (zh) * | 2013-03-08 | 2014-09-10 | 首尔半导体株式会社 | 异质结晶体管及其制造方法 |
-
2014
- 2014-12-25 CN CN201410843907.4A patent/CN104538308A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1263357A (zh) * | 1998-12-28 | 2000-08-16 | 因芬尼昂技术北美公司 | 半导体器件及其制造方法 |
| US20090250752A1 (en) * | 2002-09-19 | 2009-10-08 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor device having a metal gate pattern |
| CN1848390A (zh) * | 2005-04-05 | 2006-10-18 | 联华电子股份有限公司 | 降低多晶耗尽效应的制作多晶硅栅极晶体管的方法 |
| CN1956152A (zh) * | 2005-10-28 | 2007-05-02 | 株式会社瑞萨科技 | 半导体装置的制造方法 |
| CN104037081A (zh) * | 2013-03-08 | 2014-09-10 | 首尔半导体株式会社 | 异质结晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5194273B2 (ja) | 半導体装置 | |
| US9935177B2 (en) | Manufacturing methods of thin film transistor having an ohmic contact region and array substrate including the same | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| US10084073B2 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
| CN105097841A (zh) | Tft基板的制作方法及tft基板 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| US9484437B2 (en) | Lateral double diffused metal oxide semiconductor device and manufacturing method thereof | |
| CN104576347A (zh) | Igbt背面金属化的改善方法 | |
| CN102931093A (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
| CN104241139B (zh) | 制作薄膜晶体管的方法及薄膜晶体管 | |
| CN105702586A (zh) | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 | |
| CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
| US8686500B2 (en) | Double diffused metal oxide semiconductor device and manufacturing method thereof | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| US20210217894A1 (en) | Cmos thin film transistor, manufacturing method thereof and array substrate | |
| CN104538308A (zh) | 降低功率晶体管导通电阻的方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| JP2008124362A (ja) | 半導体装置とその製造方法 | |
| CN108962748B (zh) | Igbt器件的形成方法及其结构 | |
| KR100650900B1 (ko) | 반도체 소자 제조 방법 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 | |
| US11869982B2 (en) | Single sided channel mesa power junction field effect transistor | |
| CN103426759B (zh) | Pldmos的制造方法 | |
| CN202888189U (zh) | N沟道耗尽型功率mosfet器件 | |
| CN113964190B (zh) | 高迁移率的p型多晶硅栅LDMOS器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170303 Address after: 361100 268-269, an industrial park, Tongan Industrial Zone, Fujian, Xiamen Applicant after: Xiamen young Electronic Technology Co., Ltd. Address before: 200233 Shanghai, Xuhui District Rainbow Road No. 56, building 8, room E, Applicant before: SHANGHAI POWER BRIGHT ELECTRONIC TECHNOLOGY LTD. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150422 |