CN1956152A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1956152A
CN1956152A CNA2006101436583A CN200610143658A CN1956152A CN 1956152 A CN1956152 A CN 1956152A CN A2006101436583 A CNA2006101436583 A CN A2006101436583A CN 200610143658 A CN200610143658 A CN 200610143658A CN 1956152 A CN1956152 A CN 1956152A
Authority
CN
China
Prior art keywords
film
metal film
semiconductor device
manufacture method
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101436583A
Other languages
English (en)
Inventor
东雅彦
久米聪
由上二郎
山成真市
丸山隆弘
菅野至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1956152A publication Critical patent/CN1956152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

本发明提供一种半导体装置的制造方法，即使将金属膜加工，也可抑制在该金属膜下面形成的绝缘膜的减膜。在本发明的半导体装置的制造方法中，在栅极绝缘膜(3)上形成构成栅电极的金属膜(4)。然后，在加工该金属膜(4)时，通过使用预定药水的湿蚀刻处理来除去该金属膜(4)的一部分。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，特别是涉及设有形成于栅极绝缘膜上的金属膜的半导体装置的制造方法。
背景技术
从半导体装置的微细化观点，作为栅极绝缘膜采用高介电率(High-k)的材料。并且，存在一种在该栅极绝缘膜上形成构成栅电极的金属膜的半导体装置。在设有该结构的半导体装置的制造方法中，进行通过实施干蚀刻处理来除去金属膜的一部分的加工(图案化)。
并且，在干蚀刻处理后，残留金属膜的蚀刻残渣。因而，为了除去该蚀刻残渣，有必要实施例如使用氟酸的清洗处理。
且，作为在高介电率的栅极绝缘膜上形成金属膜的技术，存在专利文献日本特开2005-72316号公报。
发明内容
但是，如上所述在干蚀刻处理后实施清洗处理时，发生栅极绝缘膜的减膜。该栅极绝缘膜的减膜在干蚀刻处理前后也发生。但是在上述清洗处理前后的栅极绝缘膜的减膜是最大的。
这认为是由于干蚀刻处理时发生的等离子体，存在于被除去的金属模下面的栅极绝缘膜受到损伤，在该受到损伤的部分中，构成栅极绝缘膜的分子键被削弱。另外，该减膜在栅极绝缘膜不是高介电率膜时也发生。
例如，在干蚀刻处理后实施20分钟左右的清洗处理时，高介电率的栅极绝缘膜被观测出平均8nm～9nm(或这以上)左右的减膜。
该栅极绝缘膜的减膜引起了在晶体管的泄漏电流的偏差以及该泄漏电流值的上升(即，引起了被制造的晶体管的电气特性的恶化)。因而，希望抑制该栅极绝缘膜的减膜。
因此，本发明的目的在于提供一种半导体装置的制造方法，即使加工金属膜，也能够抑制在该栅极绝缘膜的下面形成的绝缘膜的减膜。
为达到上述目的，本发明第一方面所述的半导体装置的制造方法包括：(A)在半导体衬底上形成栅极绝缘膜的工序；(B)在所述栅极绝缘膜上形成构成栅电极的金属膜的工序；以及(C)通过使用预定药水的湿蚀刻处理来除去所述金属膜的一部分的工序。
本发明第一方面所述的半导体装置的制造方法包括：(A)在半导体衬底上形成栅极绝缘膜的工序；(B)在所述栅极绝缘膜上形成构成栅电极的金属膜的工序；以及(C)通过使用预定药水的湿蚀刻处理来除去所述金属膜的一部分的工序。因而，消除对金属膜进行干蚀刻处理时发生的对栅极绝缘膜的损伤。因而，能够抑制栅极绝缘膜的减膜。
附图说明
图1是说明实施例1的半导体装置的制造方法的工序剖面图。
图2是说明实施例1的半导体装置的制造方法的工序剖面图。
图3是说明实施例1的半导体装置的制造方法的工序剖面图。
图4是说明实施例1的半导体装置的制造方法的工序剖面图。
图5是说明实施例1的半导体装置的制造方法的工序剖面图。
图6是说明实施例1的半导体装置的制造方法的工序剖面图。
图7是表示金属膜为积层膜时的剖面图。
图8是说明实施例2的半导体装置的制造方法的工序剖面图。
图9是说明实施例2的半导体装置的制造方法的工序剖面图。
图10是说明半导体装置的制造方法的问题的工序剖面图。
图11是蚀刻速率与温度之间的关系的实验结果示图。
图12是说明实施例2的半导体装置的制造方法的工序剖面图。
图13是说明实施例3的半导体装置的制造方法的工序剖面图。
图14是说明实施例3的半导体装置的制造方法的工序剖面图。
图15是说明实施例3的半导体装置的制造方法的工序剖面图。
图16是说明实施例3的半导体装置的制造方法的工序剖面图。
(符号说明)
1半导体衬底，2元件分离膜，3栅极绝缘膜，4、4a、4b金属膜，6多晶硅膜，100nFET形成区，200pFET形成区。
具体实施方式
以下，根据附图具体地说明本发明的实施例。
实施例1
引用工序剖面图，就本实施例的半导体装置的制造方法进行说明。还有，在以下对于nFET(n型场效应晶体管)与pFET(p型场效应晶体管)在同一半导体衬底形成的半导体装置的制造方法，适用本发明的情况进行说明。
首先，准备设有nFET形成区100与pFET形成区200的半导体衬底1。这里，如图1所示，nFET形成区100与pFET形成区200由元件分离膜(STI膜)2电气隔离。还有，虽然没有在图1图示，但是在半导体衬底1内，形成预定导电型的阱区以及预定导电型的活性区。
接着，如图2所示，在半导体衬底1上形成高介电率的栅极绝缘膜3。该栅极绝缘膜3例如可以用CVD(化学汽相淀积法)法形成。这里，作为高介电率的栅极绝缘膜3的材料，可以采用HfSiON(介电率：10～15)、HfO2(介电率：24左右)或La2O3(介电率：27左右)。
接着，如图3所示，在栅极绝缘膜3上形成构成栅电极的金属模4。该金属膜4例如可以用CVD法形成。这里，作为金属膜4的材料，可采用Al以外的金属膜。例如，作为金属膜4的材料，可采用TiN、Ru、RuO、TaN、HfN、Ni、Re、Ir、Pt或WN等的单层膜或TiN与Ti按该顺序层压的积层膜、WN与WSi按该顺序层压的积层膜等。
接着，如图4所示，在金属膜4上形成预定形状的抗蚀剂5。这里，抗蚀剂5在后面的湿蚀刻工序中作为掩模使用。因而，为了能够除去金属膜4的不必要的部分(在这里是在nFET区100形成的金属膜4)，该抗蚀剂5具有预定形状。
接着，以抗蚀剂5为掩模，实施使用预定药水的湿蚀刻处理。从而，如图5所示，金属膜4的一部分(在nFET区100形成的金属膜4)被蚀刻(除去)。换言之，只在pFET形成区200留下金属膜4。
由于实施湿蚀刻处理，与干蚀刻处理相比，金属膜4的蚀刻残渣少。因而，可省略将该蚀刻残渣除去的清洗工序。
另外，作为预定药水，最好满足以下条件。即，对抗蚀剂耐性更高；没有对高介电率的栅极绝缘膜3的损伤(或更少)；对金属膜4的蚀刻速度更快。
满足该各条件的预定药水为至少含有酸的溶液。因而，作为预定药水，最好采用例如过氧化氢水溶液、混合酸(两种以上的酸的混合液，例如磷酸、硝酸、醋酸、水的混合液)、过氧化氢水溶液+氨水、过氧化氢水溶液+混合酸等。并且，作为预定药水的温度，认为23℃～80℃合适。
另外，上述湿蚀刻处理，在浸渍式、喷淋式、叶式等的装置中实施。
接着，将抗蚀剂5除去，并在半导体衬底1上形成多晶硅膜6，覆盖栅极绝缘膜3、金属膜4。然后，将该多晶硅膜6、金属膜4以及栅极绝缘膜3形成为预定形状的图案。
从而，如图6所示，在nFET形成区100的半导体衬底1上，形成栅极绝缘膜3与多晶硅膜6按该顺序层压的栅极部。并且，在pFET形成区200的半导体衬底上，形成栅极绝缘膜3、金属膜4及多晶硅膜6按该顺序层压的栅极部。
还有，在nFET形成区100中，栅电极仅由多晶硅膜6构成，在pFET形成区200中，栅电极由金属膜4与多晶硅膜6构成。
如上所述，在本实施例的半导体装置的制造方法中，形成在nFET形成区100形成的金属膜4时，实施湿蚀刻处理。
这里，湿蚀刻处理不同于干蚀刻处理，也不产生等离子体。即，通过该湿蚀刻处理，使存在于被蚀刻(除去)的金属膜4下面的高介电率的栅极绝缘膜3受到的损伤减少。
因而，即使半导体衬底1的清洗处理等在后工序实施，在nFET形成区100中，也能抑制该栅极绝缘膜3的减膜。因此，不发生在nFET中的泄漏电流的偏差以及该泄漏电流值的上升。
由于湿蚀刻处理本身的栅极绝缘膜3的减膜比干蚀刻处理本身的减膜小。并且，在湿蚀刻处理中，几乎不产生干蚀刻处理时产生的金属膜4的蚀刻残渣。因此，通过采用本实施例的制造方法，可省略除去该蚀刻残渣的清洗工序。
另外，作为湿蚀刻处理时使用的预定药水，在使用至少含有酸的药水(上述的各药水)时，可进一步减少对高介电率的栅极绝缘膜3的损伤，并且对金属膜4的时刻速度变得更快。
发明人在高介电率绝缘膜上形成金属膜，并对该金属膜实施湿蚀刻处理，从而确认了本发明的效果。
这里，高介电率绝缘膜是HfSiON，其膜厚为1nm～5nm。另外，该高介电率绝缘膜为烧结而实施了约1000℃的退火处理。另外，金属膜为TiN，其膜厚在5nm以上。
而且，湿蚀刻以混合酸(磷酸∶硝酸∶醋酸∶水＝40∶1∶2∶3体积比)为药水(该药水的温度是65℃)使用，在浸渍式的处理装置内实施。
结果，TiN(金属膜)在5分钟平均蚀刻8.5nm左右，随着蚀刻时间的增加而蚀刻量也增加，在20分钟平均蚀刻27.3nm左右。该结果表示进行了基于上述药水的湿蚀刻时，TiN(金属膜)的蚀刻速度上升。
并且，HfSiON(高介电率绝缘膜)在3分钟平均只被蚀刻0.1nm左右，即使增加蚀刻时间也只是增加少许的蚀刻量，在20分钟平均只被蚀刻0.3nm左右。该结果表示进行基于上述药水的湿蚀刻时几乎不发生HfSiON(高介电率绝缘膜)的减膜。
还有，如上所述，在湿蚀刻处理中，不像干蚀刻处理产生等离子体，所以几乎没有对HfSiON(高介电率绝缘膜)的损伤(即，分子间的结合键的恶化)。因而，在该湿蚀刻处理后，例如实施清洗处理等，HfSiON(高介电率绝缘膜)也不减膜(该情况也由实验确认)。
另外，在湿蚀刻处理时，几乎不会像干蚀刻处理那样产生蚀刻残渣，因此可省略清洗处理。
并且，在本实施例中，作为金属膜4，除了可采用单层膜以外，可以采用TiN膜(或WN膜)4a与Ti膜(或WSi膜)4b按该顺序层压的积层膜(参照图7)。如图7所示，由于在TiN膜(或WN膜)4a与多晶硅膜6之间，隔着Ti膜(或WSi膜)4b，可减低TiN膜(或WN膜)4a与多晶硅膜6之间的界面电阻。
这里，采用TiN膜4a与Ti膜4b按该顺序层压的积层膜作为金属膜4时，例如能够通过实施使用过氧化氢水溶液的湿蚀刻处理来除去该积层膜。
并且，采用WN膜4a与WSi膜4b按该顺序层压的积层膜作为金属膜4时，例如能够通过实施使用氨水与过氧化氢水溶液的混合液的湿蚀刻处理来除去该积层膜(基于一种药水的金属膜4的除去)。或者，例如能够通过实施使用氨水与过氧化氢水溶液的混合液的湿蚀刻处理来除去WSi膜4b，也可通过实施使用过氧化氢水溶液或混合酸(例如磷酸、硝酸、醋酸、水的混合液)的湿蚀刻处理，除去WN膜4a(由两种药水而成的金属膜4的除去)。
还有，由图7可知：在nFET形成区100中，栅电极仅由多晶硅膜6构成；在pFET形成区200中，栅电极由TiN膜(或WN膜)4a、Ti膜(或WSi膜)4b及多晶硅膜6构成。
实施例2
在实施例1中，说明了作为金属膜4采用TiN膜4a与Ti膜4b按该顺序层压的积层膜的情况(参照图7)。以下，就金属膜4采用由TiN膜4a与Ti膜4b构成的积层膜时的半导体装置的制造方法进行说明。
首先，通过引用图1至图3说明的方法，作成图3所示的结构。这里，本实施例中图3中的金属膜4是TiN膜4a。
接着，如图8所示，在TiN膜4a上形成与该TiN膜4a共同构成栅电极的Ti膜4b。该Ti膜4b例如可使用CVD法来形成。
接着，如图9所示，在Ti膜4b上形成预定形状的抗蚀剂10。这里，抗蚀剂10在后面的湿蚀刻工序作为掩模而使用。因而，该抗蚀剂10具有预定形状，以能够将TiN膜4a及Ti膜4b的不必要的部分(在本实施例中为在nFET区100形成的TiN膜4a及Ti膜4b)除去。
接着，将抗蚀剂10作为掩模，实施使用预定药水的湿蚀刻处理。
这里，对于由TiN膜4a与Ti膜4b构成的金属膜4，实施实施例1所示的湿蚀刻处理。这时，可以防止栅极绝缘膜3的减膜，并除去在nFET形成区100中的TiN膜4a与Ti膜4b。
但是，在该湿蚀刻处理中，若Ti膜4b的蚀刻速率比TiN膜4a的蚀刻速率大，则如图10所示，Ti膜4b在图纸的水平方向过蚀刻。为防止该过蚀刻，在Ti膜4b的蚀刻速率比TiN膜4a的蚀刻速率小的条件下，有必要实施湿蚀刻处理。
研究湿蚀刻处理的条件的发明人得到了图11所示的实验数据。图11表示进行湿蚀刻处理时使用的药水(过氧化氢水溶液)的温度与使用该药水时的与TiN膜4a以及Ti膜4b的蚀刻速率之间的关系的实验结果。
在图11中，横轴是过氧化氢水溶液的温度(℃)。纵轴是蚀刻速率(/min)。另外，方框是对于TiN膜4a的数据，圆圈是对于Ti膜4b的数据。
并且，在图11中示出两条近似直线。一方是TiN膜4a的数据的近似直线(y＝-333.80+8.33x)，另一方是Ti膜4b的数据的近似直线(y＝-102+3.6333x)。
由图11可知：在使用温度在50℃以上的过氧化氢水溶液进行湿蚀刻处理时，Ti膜4b的蚀刻速率比TiN膜4a的蚀刻速率小。
因而，在本实施例中，在除去TiN膜4a及Ti膜4b的湿蚀刻处理中，作为预定药水，采用温度在50℃以上的过氧化氢水溶液。
通过使用该预定药水实施湿蚀刻处理，如图12所示，在pFET形成区200中，Ti膜4b无需在图纸的水平方向过蚀刻(以下称该情况为良好形状)，TiN膜4a的一部分及Ti膜4b的一部分(在nFET形成区100形成的TiN膜4a及Ti膜4b)被蚀刻(除去)。换言之，可将包含良好形状的Ti膜4b的金属膜4，只在pFET形成区200保留。
还有，由于实施湿蚀刻处理，如在实施例1的说明，存在于nFET形成区100的栅极绝缘膜3可不受到损伤。并且，几乎不产生蚀刻残渣。
接着，除去抗蚀剂10，并在半导体衬底1上形成多晶硅膜6，以覆盖栅极绝缘膜3及金属膜4。然后，将该多晶硅膜6、金属膜4及栅极绝缘膜3形成为预定形状的图案。
从而，完成图7所示的结构。
如上所述，在本实施例的半导体装置的制造方法中，作为金属膜4，采用TiN膜4a与Ti膜4b按该顺序层压的积层膜。因而，在Ti膜4b上形成多晶硅膜6时，可减小TiN膜4a与多晶硅膜6之间的接触电阻。
另外，对于作为该积层膜的金属膜4实施湿蚀刻处理时，作为预定药水使用温度在50℃以上的过氧化氢水溶液。因而，可将包含良好形状的Ti膜4b的金属膜4，只在pFET形成区200保留。还有，由于在实施湿蚀刻处理，如在实施例1的说明，存在于nFET形成区100的栅极绝缘膜3，不受到损伤。并且，也几乎不产生蚀刻残渣。
实施例3
本实施例的半导体装置的制造方法涉及在实施例1中说明的从图5的结构到图6的结构的工序。
在该工序中，在图5的结构中除去抗蚀剂5，然后在半导体衬底1上形成多晶硅膜6，以覆盖金属膜4及栅极绝缘膜3(参照图13)。然后，在多晶硅膜6上形成预定形状的抗蚀剂25(参照图13)。
接着，为了形成栅极部，将抗蚀剂25作为掩模，对多晶硅膜6、金属膜4及栅极绝缘膜3实施蚀刻处理。设该蚀刻处理只用干蚀刻处理来实施。
这时，也可由图13可知：在nFET形成区100与pFET形成区200之间，在多晶硅膜6的上面产生台阶差。因而，在多晶硅膜6的干蚀刻结束的阶段，在pFET形成区200中开始金属膜4与栅极绝缘膜3的干蚀刻，在nFET形成区100中开始栅极绝缘膜3的干蚀刻。
于是，在pFET形成区200中栅极绝缘膜3的干蚀刻即将结束时，半导体衬底1在nFET形成区100露出。即，nFET形成区100的半导体衬底1的上面附近，因干蚀刻而长期受到损伤。在半导体衬底1的该损伤，会使晶体管完成品的性能恶化。
因此，在本实施例中，形成栅极时实施以下工序。
首先，在图13的状态下，将抗蚀剂25作为掩模实施干蚀刻。这里，该干蚀刻处理如图14所示，在pFET形成区200中在金属膜4被露出(到达)的阶段结束。该干蚀刻处理的结束的定时，例如可通过终端技术来实现。
接着，将抗蚀剂25作为掩模，对金属膜4实施湿蚀刻处理。对金属膜4的湿蚀刻处理后的状态在图15表示。这里，该湿蚀刻处理使用实施例1中说明的预定药水来进行。另外，如在实施例1中说明的那样，在使用该预定药水进行湿蚀刻处理时，栅极绝缘膜3几乎不被蚀刻。
对金属膜4的湿蚀刻处理后，将抗蚀剂25作为掩模使用，除去nFET形成区100及pFET形成区200的栅极绝缘膜3。
该栅极绝缘膜3的除去例如可通过湿蚀刻处理来进行。在图16示出将该栅极绝缘膜3除去后的状态。还有，通过除去抗蚀剂25，成为图6的结构。如果实施干蚀刻处理来除去该栅极绝缘膜3时，对半导体衬底1的上面造成损伤。因而，最好通过实施湿蚀刻处理来除去该栅极绝缘膜3。
如上所述，在本实施例的半导体装置的制造方法中，对多晶硅膜6实施干蚀刻处理，对金属膜4实施湿蚀刻处理。
因而，能够防止对多晶硅膜6、金属膜4实施干蚀刻处理时产生的、基于该干蚀刻处理的对nFET形成区100中的半导体衬底1上面附近的损伤。
另外，显然可在金属膜4为TiN膜与Ti膜按该顺序层压的积层膜、WN膜与WSi膜按该顺序层压的积层膜等时，适用本实施例的半导体装置的制造方法。
当TiN膜与Ti膜按该顺序层压的积层膜作为金属膜4被采用时，对该积层膜进行湿蚀刻处理的过程中，如实施例2中的说明，最好采用温度在50℃以上的过氧化氢水溶液作为预定药水。这是由于通过采用该预定药水，能够抑制Ti膜的水平方向的过蚀刻。
另外，将WN膜与WSi膜按该顺序层压的积层膜(即，第一金属膜与至少含有硅的第二金属膜按该顺序层压的积层膜)作为金属膜4采用时，最好采用以下的步骤。
首先，对多晶硅膜6及WSi膜(第二金属膜)实施干蚀刻处理。这里，在到达WN膜(第一金属膜)的阶段，停止该干蚀刻处理。通过该干蚀刻处理，除去多晶硅膜6的一部分及WSi膜(第二金属膜)的一部分。接着，通过湿蚀刻处理来除去WN膜(第一金属膜)的一部分。
如果对WSi膜(第二金属膜)也实施湿蚀刻，在nFET形成区100中，构成栅电极的多晶硅膜在水平方向被削减(变细)。这是由于为除去含有硅的膜而选择预定药水，多晶硅膜也因该药水而在水平方向被湿蚀刻。
但是，采用干蚀刻到WSi膜(第二金属膜)为止，并只湿蚀刻WN膜(第一金属膜)的工序，因此不发生如上所述的构成栅电极的多晶硅膜6的水平方向的削减。
还有，在上述各实施例中，从半导体装置的微细化观点，作为栅极绝缘膜3采用高介电率的材料。但是，栅极绝缘膜3不限于此，本发明在设有由介电率低的材料构成的栅极绝缘膜3的半导体装置的制造方法中也有效。
并且，在上述各实施例中说明了对设有nFET形成区100与pFET形成区200的半导体装置的制造方法适用本发明的情形。但是，显然在栅极绝缘膜上形成构成栅电极的金属膜的所有半导体装置的制造方法适用本发明。

Claims (6)

1.一种半导体装置的制造方法，其特征在于包括：
(A)在半导体衬底上形成绝缘膜的工序；
(B)在所述绝缘膜上形成构成栅电极的金属膜的工序；以及
(C)通过使用预定药水的湿蚀刻处理来除去所述金属膜的一部分的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述半导体衬底设有nFET形成区与pFET形成区，
所述工序(C)是除去存在于所述nFET形成区的所述金属膜的工序。
3.如权利要求2所述的半导体装置的制造方法，其特征在于还包括：
(D)在所述工序(C)之后，在所述半导体衬底上形成多晶硅膜，以覆盖所述栅极绝缘膜及所述金属膜的工序；
(E)通过对所述多晶硅膜实施干蚀刻处理，并在到达所述金属膜的阶段停止该干蚀刻处理来除去所述多晶硅膜的一部分的工序；以及
(F)通过使用所述预定药水进行湿蚀刻处理来除去存在于所述pFET形成区的所述金属膜的一部分的工序。
4.如权利要求3所述的半导体装置的制造方法，其特征在于：
所述工序(B)是形成第一金属膜与至少含有硅的第二金属膜按该顺序层压的积层膜即所述金属膜的工序；
所述工序(E)是通过对所述多晶硅膜及所述第二金属膜实施干蚀刻处理，并在到达所述第一金属膜的阶段停止该干蚀刻，除去所述多晶硅膜的一部分及所述第二金属膜的一部分的工序；
所述工序(F)是通过所述湿蚀刻处理来除去所述第一金属膜的工序。
5.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述工序(C)是作为所述预定药水，使用过氧化氢水溶液、混合酸、过氧化氢水溶液+氨水及过氧化氢水溶液+混合酸中的任一种的工序。
6.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述工序(B)是形成TiN、Ti按该顺序层压的积层膜即金属膜的工序；
所述工序(C)是作为预定药水，使用温度在50℃以上的过氧化氢水溶液的工序。
CNA2006101436583A 2005-10-28 2006-10-27 半导体装置的制造方法 Pending CN1956152A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005313635A JP2007123548A (ja) 2005-10-28 2005-10-28 半導体装置の製造方法
JP2005313635 2005-10-28

Publications (1)

Publication Number Publication Date
CN1956152A true CN1956152A (zh) 2007-05-02

Family

ID=37996965

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101436583A Pending CN1956152A (zh) 2005-10-28 2006-10-27 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US7537987B2 (zh)
JP (1) JP2007123548A (zh)
CN (1) CN1956152A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538308A (zh) * 2014-12-25 2015-04-22 上海芯亮电子科技有限公司 降低功率晶体管导通电阻的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044051A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 半導体装置及びその製造方法
JP2009295926A (ja) * 2008-06-09 2009-12-17 Panasonic Corp 半導体装置
US7790624B2 (en) * 2008-07-16 2010-09-07 Global Foundries Inc. Methods for removing a metal-comprising material from a semiconductor substrate
TWI371085B (en) * 2008-08-12 2012-08-21 Vanguard Int Semiconduct Corp Fabrication methods for integration cmos and bjt devices
JP2011009329A (ja) * 2009-06-24 2011-01-13 Panasonic Corp 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258095A (en) * 1989-01-20 1993-11-02 Fujitsu Limited Method for producing a device having an insulator sandwiched between two semiconductor layers
US6258729B1 (en) * 1999-09-02 2001-07-10 Micron Technology, Inc. Oxide etching method and structures resulting from same
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process
KR100422342B1 (ko) * 2000-12-29 2004-03-10 주식회사 하이닉스반도체 반도체 소자의 게이트 제조방법
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US6790719B1 (en) * 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
US7316950B2 (en) 2003-04-22 2008-01-08 National University Of Singapore Method of fabricating a CMOS device with dual metal gate electrodes
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
JP3790237B2 (ja) 2003-08-26 2006-06-28 株式会社東芝 半導体装置の製造方法
JP2005142539A (ja) * 2003-10-17 2005-06-02 Toshiba Corp 半導体装置及び半導体装置の製造方法
BE1015723A4 (nl) * 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met gesilicideerde elektroden.
US20070152276A1 (en) * 2005-12-30 2007-07-05 International Business Machines Corporation High performance CMOS circuits, and methods for fabricating the same
US7605077B2 (en) * 2006-03-29 2009-10-20 International Business Machines Corporation Dual metal integration scheme based on full silicidation of the gate electrode
JP2007288096A (ja) * 2006-04-20 2007-11-01 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538308A (zh) * 2014-12-25 2015-04-22 上海芯亮电子科技有限公司 降低功率晶体管导通电阻的方法

Also Published As

Publication number Publication date
JP2007123548A (ja) 2007-05-17
US20070099406A1 (en) 2007-05-03
US7537987B2 (en) 2009-05-26

Similar Documents

Publication Publication Date Title
CN1956152A (zh) 半导体装置的制造方法
CN1501461A (zh) 半导体器件及其制造方法
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
CN1956219A (zh) 半导体装置及其制造方法
CN1202728A (zh) 一种半导体器件及制造该半导体器件的方法
CN1956194A (zh) 半导体装置及其制造方法
TW200301957A (en) Manufacturing method for semiconductor integrated circuit device
CN108878291B (zh) 形成低k间隔件的方法
CN1858913A (zh) 半导体器件及其制造方法
CN101047183A (zh) 半导体器件及其制造方法
CN1744318A (zh) 半导体装置及其制造方法
CN1967388A (zh) 用于去除光刻胶的组合物及利用该组合物形成图案的方法
CN1945843A (zh) 半导体器件以及半导体器件的制造方法
CN1620727A (zh) 半导体集成电路器件及其制造方法
JP2006332603A5 (zh)
CN1320653C (zh) 半导体集成电路器件
KR20110100480A (ko) 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
JP5197986B2 (ja) 半導体装置の製造装置
US7959738B2 (en) Method of removing photoresist and method of manufacturing a semiconductor device
CN1925139A (zh) 半导体器件的制造方法
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
CN1471174A (zh) 半导体器件及其制造方法
CN1409407A (zh) 具有硅化物膜的半导体装置以及半导体装置的制造方法
US9520477B2 (en) Semiconductor device and fabricating method thereof
CN1841704A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070502