JP2008124362A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】高エネルギーでイオン注入することなく深い領域までイオン注入することができ、工程数を抑えるとともに、理想耐圧に近い降伏電圧を得ることができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ｎ型ＳｉＣドリフト層２と、ｎ型ＳｉＣドリフト層２表面に設けられ、電極１０を有するＭＯＳＦＥＴを形成する素子形成領域１７とを備える。そして、ｎ型ＳｉＣドリフト層２表面において素子形成領域１７の終端側に形成される第１のｐ型領域５と、ｎ型ＳｉＣドリフト層２表面において素子形成領域１７とは反対側で第１のｐ型領域５に接して形成される第２のｐ型領域６とを備える。第１のｐ型領域５は、電極１０と接続される。第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５のドーピング濃度より低く、第２のｐ型領域６の下端は、第１のｐ型領域５の下端よりも下方に位置する。
【選択図】図１

Description

本発明は、パワーデバイスをはじめとする半導体装置とその製造方法に関し、特に半導体装置の終端構造に関するものである。

従来の半導体装置では、その終端構造として、ｐｎ接合の本接合を形成するｐ型領域の終端、あるいは、ショットキ電極端に接するｐ型領域の終端側に、ｐ型領域のJunction Termination Extension構造（以下、ＪＴＥ構造）が形成されている。特許文献１では、本接合であるｐ型領域から離れるに従って、ドーピング濃度が徐々に低くなるＪＴＥ構造、および、終端側に設けた複数のｐ型領域の幅が徐々に小さくなるＪＴＥ構造が記載されている。また、特許文献２では、ｐ型領域の終端と電気的に接続されず、ドーピング濃度および層厚が互いに異なる多段のｐ型領域からなるFloating Field Ringを設けたＪＴＥ構造が記載されている。

特表２０００−５１６７６７号公報（第１図） 特開平７−９９３２８号公報（第３図）

これらのＪＴＥ構造を有する半導体素子においては、ドーピング濃度ないし層厚が異なる領域を多段に形成するため、工程数を増やす必要があり、コスト低下が困難であった。

また、層厚が異なるｐ型領域を形成する場合に、より層が厚い、つまり、より深いｐ型領域を形成するためには、高エネルギーによるイオン注入が必要となる。しかし、高エネルギーのイオン注入によって生じる損傷を避けるためには、イオン注入される基板温度を室温よりも上昇させる必要があり、さらに、注入マスク材料が制限される必要がある。そのため、プロセス上の制約が生じるという問題があった。さらに、注入マスク材料として金属や半導体、あるいはその酸化膜などを利用すると、プロセスが複雑となるばかりでなく、マスク材料に含まれる元素が、下地の半導体層に取り込まれてしまうという問題があった。

本発明は、上記のような問題点を解決するためになされたものであり、高エネルギーでイオン注入することなく深い領域までイオン注入し、工程数を抑えるとともに、理想耐圧に近い降伏電圧を得ることを目的とする。

本発明の請求項１に係る半導体装置は、第１の導電型を有する半導体層と、前記半導体層表面に設けられ、電極部を有する素子を形成する素子形成領域とを備える。そして、前記半導体層表面において前記素子形成領域の終端側に形成され、第２の導電型を有する第１の領域と、前記半導体層表面において前記素子形成領域とは反対側で前記第１の領域に接して形成され、前記第２の導電型を有する第２の領域とを備える。前記第１の領域は、前記電極部と接続される。前記第２の領域のドーピング濃度は、前記第１の領域のドーピング濃度より低く、前記第２の領域の下端は、前記第１の領域の下端よりも下方に位置する。

望ましくは請求項２に係る半導体装置のように、前記半導体層の表面は、第１の表面と、前記第１の表面よりも下方に位置する第２の表面を含み、前記素子形成領域および前記第１の領域は、前記半導体層の前記第１の表面に形成され、前記第２の領域は、前記半導体層の前記第２の表面に形成されることが望ましい。

本発明の半導体装置によれば、高エネルギーでイオン注入することなく深い領域までイオン注入することができ、工程数を抑えるとともに、理想耐圧に近い降伏電圧を得ることができる。

＜実施の形態１＞
図１は、本実施の形態に係る半導体装置の断面図である。本発明に係る半導体装置は、ｎ型ＳｉＣ基板１上に、第１の導電型（ｎ型）を有する半導体層であるｎ型ＳｉＣドリフト層２が設けられる。簡単のため、以下、ｎ型ＳｉＣ基板１を「ｎ型基板１」、ｎ型ＳｉＣドリフト層２を「ｎ型ドリフト層２」と表記する。

ｎ型ドリフト層２の表面には、第２の導電型（ｐ型）を有するｐ型ボディ領域３と、ｎ型ソース領域４と、第１のｐ型領域５と、第２のｐ型領域６と、高濃度領域１２が設けられている。ｎ型ドリフト層２は掘り込み部分１５を有しており、ｎ型ドリフト層２の表面は、第１の表面（掘り込み部分１５外に対応）と、第１の表面よりも下方に位置する第２の表面（掘り込み部分１５に対応）とを含む。ｎ型ドリフト層２としては、１０００Ｖ前後の耐圧を実現するために、例えば、ドーピング濃度は２〜１５×１０¹⁵ｃｍ^-3で、厚さは５〜１５μｍで形成される。

本実施の形態に係る半導体装置は、素子形成領域１７を備える。この素子形成領域１７は、ｎ型ドリフト層２表面に設けられ、電極部を有する素子であるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を形成する領域である。図に示すように、ＭＯＳＦＥＴは、ｎ型基板１と、ｎ型ドリフト層２と、ｐ型ボディ領域３と、ｎ型ソース領域４と、チャネル層７と、ゲート絶縁膜８と、ゲート電極９と、ソース電極１０と、ドレイン電極１１と、高濃度領域１２によって構成される。本実施の形態では、素子形成領域１７は、ｐ型ボディ領域３とｎ型ソース領域４と高濃度領域１２を備えるが、場合によっては、後述するように、この領域をｎ型ドリフト層２と同じドーピング濃度としてもよい。また、素子形成領域１７は、ｎ型ドリフト層２の第１の表面に形成される。ＭＯＳＦＥＴの上方、および、周囲には、絶縁膜１３が設けられている。なお、図１の一点鎖線は、この構造が繰り返して形成されていることを意味している。

ｐ型ボディ領域３は、例えば、ドーピング濃度は５〜２０×１０¹⁷ｃｍ^-3程度で、厚さは０．７〜１μｍで形成される。このように形成すれば、１０００Ｖ以上の耐圧に近い電圧が印加されても、ｐ型ボディ領域３は空乏化しない。そのため、ｎ型ソース領域４からｎ型ドリフト層２へ電流が突き抜けることを防ぐことができる。なお、ｐ型ボディ領域３は、すべての領域が均一に５〜２０×１０¹⁷ｃｍ^-3のドーピング濃度で構成される必要はなく、ゲート絶縁膜８側の表面付近において、ドーピング濃度が、例えば、１〜１００×１０¹⁵ｃｍ^-3に低減された構成のほうが、ＭＯＳゲートとしての電流駆動能力を向上させることができる。

ｎ型ソース領域４は、接触抵抗やシート抵抗値が十分低減されるように、例えば、ドーピング濃度は５〜３０×１０¹⁸ｃｍ^-3で、厚さは０．２〜０．４μｍで形成される。

素子形成領域１７は、ｎ型を有し、ｎ型ドリフト層２よりもドーピング濃度が高い領域である高濃度領域１２を含む。この高濃度領域１２は、耐圧の低下や素子内部で電界値が増大しない範囲、例えば、ドーピング濃度は１〜１０×１０¹⁶ｃｍ^-3程度で、厚さは０．３〜０．７μｍで形成される。このように形成された高濃度領域１２は、ＭＯＳＦＥＴとしてのオン抵抗を低減する。この高濃度領域１２の下端は、第２の表面よりも上方に位置するように形成される。

チャネル層７は、本実施の形態では図１に示すように、ｐ型ボディ領域３、ｎ型ソース領域４、第１のｐ型領域５、および、高濃度領域１２それぞれの表面上に形成される構成としている。しかし、これに限ったものではなく、チャネル層７は、イオン注入と熱処理により、ｐ型ボディ領域３、ｎ型ソース領域４、第１のｐ型領域５、および、高濃度領域１２内に形成されてもよい。また、チャネル層７を設けない構成であってもよく、この場合には、ゲート絶縁膜８と、ゲート電極９から構成されることになる。

ソース電極１０は、ｐ型ボディ領域３、および、ｎ型ソース領域４と接続される。本実施の形態では、ソース電極１０は図１に示すように、ｐ型ボディ領域３、および、ｎ型ソース領域４と接している部分にのみ形成されているが、絶縁膜１３上にも形成されるような構成であってもよい。また、ｎ型基板１の下面には、ドレイン電極１１が設けられている。

第１の領域である第１のｐ型領域５は、ｎ型ドリフト層２表面において、素子形成領域１７の終端側に形成される。この第１のｐ型領域５は、図１に示されるように電極部と接続されている。例えば、電極部であるソース電極１０と電気的に接続される。また、第１のｐ型領域５は、ｎ型ドリフト層２の第１の表面に形成される。

第１のｐ型領域５のドーピング濃度は、例えば、ｐ型ボディ領域３のドーピング濃度と同じ５〜２０×１０¹⁷ｃｍ^-3程度で、第１のｐ型領域５の上面から第１のｐ型領域５までの深さは、ｐ型ボディ領域３の厚さと同じ０．７〜１μｍで形成される。このように形成すれば、１０００Ｖ以上の耐圧に近い電圧が印加されても、第１のｐ型領域５は空乏化しない。

第２の領域である第２のｐ型領域６は、ｎ型ドリフト層２表面において、素子形成領域１７とは反対側で第１のｐ型領域５に接して形成される。また、第２のｐ型領域６は、ｎ型ドリフト層２の第２の表面に形成される。つまり、図１において、掘り込み部分１５が形成されて下がっている表面に形成される。

第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５より低い、例えば、２×１０¹⁷ｃｍ^-3で形成される。また、第１のｐ型領域５が形成された第１の表面から第２のｐ型領域６の下端までの深さは、第１のｐ型領域５の下端よりも深い、例えば、１〜１．５μｍで形成される。このように、第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５のドーピング濃度より低く、第２のｐ型領域６の下端は、第１のｐ型領域５の下端よりも下方に位置する。なお、第２のｐ型領域６は、第１のｐ型領域５に接する箇所から素子形成領域１７と反対側に、例えば、１５μｍ以上にわたって形成すればよい。

以上の構成からなる本実施の形態に係る半導体装置の製造方法を、主要な部分について説明する。まず、ｎ型ドリフト層２の表面に、高濃度領域１２を形成する。その後、エッチングによって、ｎ型ドリフト層２の表面を掘り込むことにより掘り込み部分１５を形成し、ｎ型ドリフト層２の表面に、第１の表面と第２の表面を形成する。これら表面の形成とともに、第２の表面上方の高濃度領域１２を除去する。ここで、エッチングは、ｎ型ドリフト層２および高濃度領域１２の形成後であればよく、これら形成後すぐであっても、ｐ型ボディ領域３および第１のｐ型領域５の形成後であっても、ｎ型ソース領域４の形成後であってもよい。

その後、イオン注入することにより、ｎ型ドリフト層２の第２の表面に第２のｐ型領域６を形成する。以上のイオン注入により形成された領域は、注入種の活性化と注入損傷回復を行うための熱処理が施されるが、それぞれのイオン注入工程ごとに熱処理してもよいし、すべてのイオン注入が完了してから一括して熱処理してもよい。

以上の構成からなる半導体装置によれば、第２のｐ型領域６は、第１のｐ型領域５よりもドーピング濃度が低く、第１のｐ型領域５よりも下端が下方に位置するので、高電界の領域が一極集中することなく、ｐ型ボディ領域３の終端側に広がる。しかも、降伏点が大きく移動することが無いので、安定にかつ可逆的に、なだれ降伏することになる。つまり、第２のｐ型領域６のドーピング濃度を低く、深さを深くしたことで、比較的簡略な構造により理想耐圧に近い降伏電圧を得ることができる。また、ドーピング濃度および深さにおいて、第１のｐ型領域５と第２のｐ型領域６のみ異なるようにすればいので、多段の領域を形成する必要がなく、工程数を抑えることができる。

また、一般的に、第１のｐ型領域５と第２のｐ型領域６とが電気的に接続されていない場合、第１のｐ型領域とその周辺のｎ型ドリフト層２とで形成されるｐｎ接合の空乏層が絶縁膜１３と接する箇所が多くなる。このため、絶縁膜１３の中、あるいは、ｎ型ドリフト層２との界面に存在する欠陥や準位、固定電荷の影響が大きくなり、終端構造部の層厚やドーピング濃度を設計どおりに形成しても、所望の耐圧が得られなかった。

しかし、本実施の形態の構造では、第１のｐ型領域５と第２のｐ型領域６とが電気的に接続されているため、終端構造部における上記空乏層が絶縁膜１３と接する箇所が少なくなる。このようにすれば、絶縁膜１３の中、あるいは、ｎ型ドリフト層２との界面に存在する欠陥や準位、固定電荷の影響が小さくなるため、終端構造部を設計どおりに形成すれば、再現性よく、所望の耐圧を得ることができる。

また、以上の製造方法からなる半導体装置によれば、第２のｐ型領域６の形成前に掘り込むことで、第１の表面と第２の表面を形成する。これにより、ＭｅＶレベルの高エネルギー注入を行わなくても、ｐ型ボディ領域３と同様に、室温において活性化や注入損傷回復が十分可能な４００ｋｅＶレベルのＡｌイオン注入を行えば、素子形成領域１７、および、第１のｐ型領域５よりも深い領域にイオン注入することが可能である。したがって、レジストマスクの適用が可能となるとともに、複雑なプロセス工程が不要となる。

また、第２のｐ型領域６を形成する掘り込み部分１５を構成する際に、ｎ型ドリフト層２の高濃度領域１２は、第２の表面上方の部分、つまり、終端側の素子周囲部分では除去されることになる。そのため、終端側において高濃度領域１２による影響を除くことができる。

なお、本実施の形態では、高濃度領域１２をｎ型ドリフト層２表面に形成した構造について説明したが、高濃度領域１２がない場合でも同様の効果を有する。この場合、素子形成領域１７は、ｐ型ボディ領域３とｎ型ソース領域４とその間に介在するｎ型ドリフト層２を備える。

このような構造であっても、第２のｐ型領域６は、第１のｐ型領域５よりもドーピング濃度が低く、第１のｐ型領域５よりも下端が下方に位置するので、高電界の領域が一極集中することなく、ｐ型ボディ領域３の終端側に広がる。しかも、降伏点が大きく移動することが無いので、安定にかつ可逆的に、なだれ降伏することになる。つまり、第２のｐ型領域６のドーピング濃度を低く、深さを深くしたことで、比較的簡略な構造により理想耐圧に近い降伏電圧を得ることができる。また、ドーピング濃度および深さにおいて、第１のｐ型領域５と第２のｐ型領域６のみ異なるようにすればいので、多段の領域を形成する必要がなく、工程数を抑えることができる。

また、第１のｐ型領域５および第２のｐ型領域６両者とも深さが浅い構成でよければ、掘り込み部１５を形成しなくても、室温において活性化や注入損傷回復が十分可能な４００ｋｅＶレベルのＡｌイオン注入によって形成することが可能である。

＜実施の形態２＞
図２は、本実施の形態に係る半導体装置の断面図である。本実施の形態において、実施の形態１と同じ構成については、同一の符号を付すものとする。本発明に係る半導体装置は、実施の形態１と同様、ｎ型基板１上に、第１の導電型（ｎ型）を有する半導体層であるｎ型ドリフト層２が設けられる。

ｎ型ドリフト層２の表面には、第２の導電型（ｐ型）を有する第１のｐ型領域５と、第２のｐ型領域６と、高濃度領域１２が選択的に設けられている。ｎ型ドリフト層２は掘り込み部分１５を有しており、ｎ型ドリフト層２の表面（掘り込み部分１５外に対応）は、第１の表面と、第１の表面よりも下方に位置する第２の表面（掘り込み部分１５に対応）とを含む。ｎ型ドリフト層２としては、１０００Ｖ前後の耐圧を実現するために、例えば、ドーピング濃度は２〜１５×１０¹⁵ｃｍ^-3で、厚さは５〜１５μｍで形成される。

本実施の形態に係る半導体装置は、素子形成領域１８を備える。この素子形成領域１８は、ｎ型ドリフト層２表面に設けられ、電極部を有する素子であるショットキ障壁ダイオードを形成する領域である。図に示すように、ショットキ障壁ダイオードは、ｎ型基板１と、ｎ型ドリフト層２と、高濃度領域１２と、アノード電極１９と、カソード電極２１によって構成される。本実施の形態では、素子形成領域１８は、高濃度領域１２を備えるが、後述するように、この領域をｎ型ドリフト層２と同じドーピング濃度としてもよい。また、素子形成領域１８は、ｎ型ドリフト層２の第１の表面に形成される。ショットキ障壁ダイオードの上方、および、周囲には、絶縁膜２０が設けられている。

素子形成領域１８は、ｎ型を有し、ｎ型ドリフト層２よりもドーピング濃度が高い領域である高濃度領域１２を含む。この高濃度領域１２は、耐圧の低下やリーク電流が増加しない範囲、例えば、ドーピング濃度は１〜１０×１０¹⁶ｃｍ^-3程度で、厚さは０．３〜０．７μｍで形成される。このように形成された高濃度領域１２は、ショットキ障壁ダイオードとしてのオン抵抗を低減する。この高濃度領域１２の下端は、第２の表面よりも上方に位置するように形成される。

電極部であるアノード電極１９は、本実施の形態では図２に示すように、第１のｐ型領域５および高濃度領域１２の表面上に形成される構成としている。アノード電極１９は、第１のｐ型領域５および高濃度領域１２と接していない部分では、絶縁膜２０と接している。図では、アノード電極１９が絶縁膜２０上に部分的に形成されるような構成を示しているが、必ずしも絶縁膜２０上に形成されている必要はなく、第１のｐ型領域５および素子形成領域１８である高濃度領域１２と接して形成されていればよい。また、ｎ型基板１の下面には、カソード電極２１が設けられている。

第１の領域である第１のｐ型領域５は、ｎ型ドリフト層２表面において、素子形成領域１８の終端側に形成される。この第１のｐ型領域５は、図２に示されるように電極部と接続されている。また、第１のｐ型領域５は、ｎ型ドリフト層２の第１の表面に形成される。

第１のｐ型領域５のドーピング濃度は、例えば、５〜１０×１０¹⁷ｃｍ^-3程度で、第１のｐ型領域５の上面から第１のｐ型領域５までの深さは、０．５〜１μｍで形成される。なお、第１のｐ型領域５は、例えば、アノード電極１９の端（ショットキ電極端）から５μｍ以上内側の位置から、素子形成領域１８と反対側に、１５μｍ以上にわたって形成すればよい。このように形成すれば、１０００Ｖ以上の耐圧に近い電圧が印加されても、第１のｐ型領域は空乏化しない。そのため、ショットキ電極端への電界集中にともなうトンネル電流の増大による降伏が生じることがない。

第２の領域である第２のｐ型領域６は、ｎ型ドリフト層２表面において、素子形成領域１８とは反対側で第１のｐ型領域５に接して形成される。また、第２のｐ型領域６は、ｎ型ドリフト層２の第２の表面に形成される。つまり、図２において、掘り込み部分１５が形成されて下がっている表面に形成される。

第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５より低い、例えば、２〜５×１０¹⁷ｃｍ^-3で形成される。また、第１のｐ型領域５が形成された第１の表面から第２のｐ型領域６の下端までの深さは、第１のｐ型領域５の下端よりも深い、例えば、１〜１．５μｍで形成される。このように、第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５のドーピング濃度より低く、第２のｐ型領域６の下端は、第１のｐ型領域５の下端よりも下方に位置する。なお、第２のｐ型領域６は、第１のｐ型領域５に接する箇所から素子形成領域１８と反対側に、例えば、１５μｍ以上にわたって形成すればよい。

以上の構成からなる本実施の形態に係る半導体装置の製造方法を、主要な部分について説明する。まず、ｎ型ドリフト層２の表面に、高濃度領域１２を形成する。その後、エッチングによって、ｎ型ドリフト層２の表面を掘り込むことにより掘り込み部分１５を形成し、ｎ型ドリフト層２の表面に、第１の表面と第２の表面を形成する。これら表面の形成とともに、第２の表面上方の高濃度領域１２を除去する。ここで、エッチングは、ｎ型ドリフト層２および高濃度領域１２の形成後であればよく、これら形成後すぐであっても、第１のｐ型領域５の形成後であってもよい。

その後、イオン注入することにより、ｎ型ドリフト層２の第２の表面に第２のｐ型領域６を形成する。以上のイオン注入により形成された領域は、注入種の活性化と注入損傷回復を行うための熱処理が施されるが、それぞれのイオン注入工程ごとに熱処理してもよいし、すべてのイオン注入が完了してから一括して熱処理してもよい。

以上の構成からなる半導体装置によれば、第２のｐ型領域６は、第１のｐ型領域５よりもドーピング濃度が低く、第１のｐ型領域５よりも下端が下方に位置するので、高電界の領域が一極集中することなく、ｐ型ボディ領域３の終端側に広がる。しかも、降伏点が大きく移動することが無いので、安定にかつ可逆的に、なだれ降伏することになる。つまり、第２のｐ型領域６のドーピング濃度を低く、深さを深くしたことで、比較的簡略な構造により理想耐圧に近い降伏電圧を得ることができる。また、ドーピング濃度および深さにおいて、第１のｐ型領域５と第２のｐ型領域６のみ異なるようにすればいので、多段の領域を形成する必要がなく、工程数を抑えることができる。

また、本実施の形態の構造では、と第１のｐ型領域５と第２のｐ型領域６とが電気的に接続されているため、終端構造部における上記空乏層が絶縁膜２０と接する箇所が少なくなる。このようにすれば、絶縁膜２０の中、あるいは、ｎ型ドリフト層２との界面に存在する欠陥や準位、固定電荷の影響が小さくなるため、終端構造部を設計どおりに形成すれば、再現性よく、所望の耐圧を得ることができる。

また、以上の製造方法からなる半導体装置によれば、第２のｐ型領域６の形成前に掘り込むことで、第１の表面と第２の表面を形成する。これにより、ＭｅＶレベルの高エネルギー注入を行わなくても、ｐ型ボディ領域３と同様に、室温において活性化や注入損傷回復が十分可能な４００ｋｅＶレベルのＡｌイオン注入を行えば、素子形成領域１８、および、第１のｐ型領域５よりも深い領域にイオン注入することが可能である。したがって、レジストマスクの適用が可能となるとともに、複雑なプロセス工程が不要となる。

また、第２のｐ型領域６を形成する掘り込み部分１５を構成する際に、ｎ型ドリフト層２の高濃度領域１２は、第２の表面上方の部分、つまり、終端側の素子周囲部分では除去されることになる。そのため、終端側において高濃度領域１２による影響を除くことができる。

なお、本実施の形態では、高濃度領域１２をｎ型ドリフト層２表面に形成した構造について説明したが、高濃度領域１２がない場合でも同様の効果を有する。この場合、素子形成領域１８は、ｎ型ドリフト層２を備える。

このような構造であっても、第２のｐ型領域６は、第１のｐ型領域５よりもドーピング濃度が低く、第１のｐ型領域５よりも下端が下方に位置するので、高電界の領域が一極集中することなく、ｐ型ボディ領域３の終端側に広がる。しかも、降伏点が大きく移動することが無いので、安定にかつ可逆的に、なだれ降伏することになる。つまり、第２のｐ型領域６のドーピング濃度を低く、深さを深くしたことで、比較的簡略な構造により理想耐圧に近い降伏電圧を得ることができる。また、ドーピング濃度および深さにおいて、第１のｐ型領域５と第２のｐ型領域６のみ異なるようにすればいので、多段の領域を形成する必要がなく、工程数を抑えることができる。

＜実施の形態３＞
図３は、本実施の形態に係る半導体装置の断面図である。実施の形態２では、ＭｅＶレベルのイオン注入した場合に相当する構造を示した。しかしながら、第１のｐ型領域５および第２のｐ型領域６両者とも０．７μｍ程度までの深さでよい場合には、掘り込み部１５を形成しなくても、室温において活性化や注入損傷回復が十分可能な４００ｋｅＶレベルのＡｌイオン注入によって形成することが可能である。そこで、本実施の形態では、掘り込み部１５が形成されていない場合を想定する。なお、本実施の形態において、実施の形態２と同じ構成については、同一の符号を付すものとする。

本発明に係る半導体装置は、実施の形態１と同様、ｎ型基板１上に、第１の導電型（ｎ型）を有する半導体層であるｎ型ドリフト層２が設けられる。ｎ型ドリフト層２の表面には、第２の導電型（ｐ型）を有する第１のｐ型領域５と、第２のｐ型領域６と、高濃度領域１２が選択的に設けられている。ｎ型ドリフト層２としては、１０００Ｖ前後の耐圧を実現するために、例えば、ドーピング濃度は２〜１５×１０¹⁵ｃｍ^-3で、厚さは５〜１５μｍで形成される。

本実施の形態に係る半導体装置は、素子形成領域１８を備える。この素子形成領域１８は、ｎ型ドリフト層２表面に設けられ、電極部を有する素子であるショットキ障壁ダイオードを形成する領域である。図に示すように、ショットキ障壁ダイオードは、ｎ型基板１と、ｎ型ドリフト層２と、高濃度領域１２と、アノード電極１９と、カソード電極２１によって構成される。本実施の形態では、素子形成領域１８は、高濃度領域１２を備えるが、後述するように、この領域をｎ型ドリフト層２と同じドーピング濃度としてもよい。本実施の形態の場合、素子形成領域１８は、ｎ型を有し、ｎ型ドリフト層２よりもドーピング濃度が高い領域である高濃度領域１２を含む。ショットキ障壁ダイオードの上方、および、周囲には、絶縁膜２０が設けられている。

電極部であるアノード電極１９は、本実施の形態では図３に示すように、第１のｐ型領域５および高濃度領域１２の表面上に形成される構成としている。アノード電極１９は、第１のｐ型領域５および高濃度領域１２と接していない部分では、絶縁膜２０と接している。図では、アノード電極１９が絶縁膜２０上に部分的に形成されるような構成を示しているが、必ずしも絶縁膜２０上に形成されている必要はなく、第１のｐ型領域５および素子形成領域１８である高濃度領域１２と接して形成されていればよい。また、ｎ型基板１の下面には、カソード電極２１が設けられている。

第１の領域である第１のｐ型領域５は、ｎ型ドリフト層２表面において、素子形成領域１８の終端側に形成される。この第１のｐ型領域５は、図３に示されるように電極部と接続されている。

第１のｐ型領域５のドーピング濃度は、例えば、５×１０¹⁷ｃｍ^-3程度で、第１のｐ型領域５の上面から第１のｐ型領域５までの深さは、本実施の形態で想定されている範囲内の０．５μｍで形成される。なお、第１のｐ型領域５は、例えば、アノード電極１９の端（ショットキ電極端）から５μｍ以上内側の位置から、素子形成領域１８と反対側に、１５μｍ以上にわたって形成すればよい。このように形成すれば、１０００Ｖ以上の耐圧に近い電圧が印加されても、第１のｐ型領域は空乏化しない。そのため、ショットキ電極端への電界集中にともなうトンネル電流の増大による降伏が生じることがない。

第２の領域である第２のｐ型領域６は、ｎ型ドリフト層２表面において、素子形成領域１８とは反対側で第１のｐ型領域５に接して形成される。本実施の形態では、図３に示すように、第２のｐ型領域６は、第１のｐ型領域５と素子形成領域１８である高濃度領域１２が形成された平面と同一平面に形成される。

第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５より低い、例えば、２×１０¹⁷ｃｍ^-3で形成される。また、第１のｐ型領域５が形成された第１の表面から第２のｐ型領域６の下端までの深さは、第１のｐ型領域５の下端よりも深い、例えば、本実施の形態で想定されている範囲内の０．７μｍで形成される。このように、第２のｐ型領域６のドーピング濃度は、第１のｐ型領域５のドーピング濃度より低く、第２のｐ型領域６の下端は、第１のｐ型領域５の下端よりも下方に位置する。なお、第２のｐ型領域６は、第１のｐ型領域５に接する箇所から素子形成領域１８と反対側に、例えば、１５μｍ以上にわたって形成すればよい。

以上の構成からなる半導体装置によれば、第２のｐ型領域６は、第１のｐ型領域５よりもドーピング濃度が低く、第１のｐ型領域５よりも下端が下方に位置するので、高電界の領域が一極集中することなく、ｐ型ボディ領域３の終端側に広がる。しかも、降伏点が大きく移動することが無いので、安定にかつ可逆的に、なだれ降伏することになる。つまり、第２のｐ型領域６のドーピング濃度を低く、深さを深くしたことで、比較的簡略な構造により理想耐圧に近い降伏電圧を得ることができる。また、ドーピング濃度および深さにおいて、第１のｐ型領域５と第２のｐ型領域６のみ異なるようにすればいので、多段の領域を形成する必要がなく、工程数を抑えることができる。

また、本実施の形態の構造では、第１のｐ型領域５と第２のｐ型領域６とが電気的に接続されているため、終端構造部における上記空乏層が絶縁膜２０と接する箇所が少なくなる。このようにすれば、絶縁膜２０の中、あるいは、ｎ型ドリフト層２との界面に存在する欠陥や準位、固定電荷の影響が小さくなるため、終端構造部を設計どおりに形成すれば、再現性よく、所望の耐圧を得ることができる。

さらに本実施の形態では、第１のｐ型領域５および第２のｐ型領域６両者とも０．７μｍ程度までの深さで構成しているため、掘り込み部１５を形成しなくても、室温において活性化や注入損傷回復が十分可能な４００ｋｅＶレベルのＡｌイオン注入によって形成することが可能である。

なお、本実施の形態では、高濃度領域１２をｎ型ドリフト層２表面に形成した構造について説明したが、高濃度領域１２がない場合でも同様の効果を有する。この場合、素子形成領域１８は、ｎ型ドリフト層２を備える。

このような構造であっても、第２のｐ型領域６は、第１のｐ型領域５よりもドーピング濃度が低く、第１のｐ型領域５よりも下端が下方に位置するので、高電界の領域が一極集中することなく、ｐ型ボディ領域３の終端側に広がる。しかも、降伏点が大きく移動することが無いので、安定にかつ可逆的に、なだれ降伏することになる。つまり、第２のｐ型領域６のドーピング濃度を低く、深さを深くしたことで、比較的簡略な構造により理想耐圧に近い降伏電圧を得ることができる。また、ドーピング濃度および深さにおいて、第１のｐ型領域５と第２のｐ型領域６のみ異なるようにすればいので、多段の領域を形成する必要がなく、工程数を抑えることができる。

実施の形態１に係る半導体装置を示す断面図である。 実施の形態２に係る半導体装置を示す断面図である。 実施の形態３に係る半導体装置を示す断面図である。

符号の説明

１ ｎ型ＳｉＣ基板、２ ｎ型ＳｉＣドリフト層、３ ｐ型ボディ領域、４ ｎ型ソース領域、５ 第１のｐ型領域、６ 第２のｐ型領域、７ チャネル層、８ ゲート絶縁膜、９ ゲート電極、１０ ソース電極、１１ ドレイン電極、１２ 高濃度領域、１３，２０ 絶縁膜、１５ 掘り込み部分、１７，１８ 素子形成領域、１９ アノード電極、２１ カソード電極。

Claims (5)

1. 第１の導電型を有する半導体層と、
   前記半導体層表面に設けられ、電極部を有する素子を形成する素子形成領域と、
   前記半導体層表面において前記素子形成領域の終端側に形成され、第２の導電型を有する第１の領域と、
   前記半導体層表面において前記素子形成領域とは反対側で前記第１の領域に接して形成され、前記第２の導電型を有する第２の領域とを備え、
   前記第１の領域は、前記電極部と接続され、
   前記第２の領域のドーピング濃度は、前記第１の領域のドーピング濃度より低く、前記第２の領域の下端は、前記第１の領域の下端よりも下方に位置する、
   半導体装置。
2. 前記半導体層の表面は、第１の表面と、前記第１の表面よりも下方に位置する第２の表面を含み、
   前記素子形成領域および前記第１の領域は、前記半導体層の前記第１の表面に形成され、
   前記第２の領域は、前記半導体層の前記第２の表面に形成される、
   請求項１に記載の半導体装置。
3. 前記素子形成領域は、
   前記第１の導電型を有し、前記半導体層よりもドーピング濃度が高い高濃度領域を含み、
   前記高濃度領域の下端は、前記第２の表面よりも上方に位置する、
   請求項２に記載の半導体装置。
4. 請求項２に記載の半導体装置の製造方法であって、
   （ａ）前記半導体層の表面を掘り込むことにより、前記半導体層の表面に、前記第１の表面と前記第２の表面とを形成する工程と、
   （ｂ）前記ステップ（ａ）の後に、イオン注入することにより、前記半導体層の前記第２の表面に前記第２の領域を形成する工程とを備える、
   半導体装置の製造方法。
5. 請求項３に記載の半導体装置の製造方法であって、
   （ａ）前記半導体層の表面に、前記高濃度領域を形成する工程と、
   （ｂ）前記半導体層の表面を掘り込むことにより、前記半導体層の表面に、前記第１の表面と前記第２の表面とを形成するとともに、前記第２の表面上方の前記高濃度領域を除去する工程とを備える、
   半導体装置の製造方法。

Images