JP4727426B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4727426B2 JP4727426B2 JP2006001970A JP2006001970A JP4727426B2 JP 4727426 B2 JP4727426 B2 JP 4727426B2 JP 2006001970 A JP2006001970 A JP 2006001970A JP 2006001970 A JP2006001970 A JP 2006001970A JP 4727426 B2 JP4727426 B2 JP 4727426B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- type sic
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 202
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 13
- 238000002513 implantation Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 10
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Description
この実施の形態に係る半導体装置は、図1の基本断面構造が横方向に折り返されて連続した断面構造を有する様に構成される。
上記の実施の形態1において、更に図12,図13または図14の様に、n型SiCドリフト層5とp型SiCベース領域7との間にn型デプレッション領域9の高濃度の下層9cの一部が介在する様にしてもよい。
Claims (4)
- 第1導電型SiCドリフト層と、
前記第1導電型SiCドリフト層上に選択的に形成された第2導電型SiCベース領域と、
前記第1導電型SiCドリフト層上において前記第2導電型SiCベース領域の側面に接する様に前記第2導電型SiCベース領域に挟まれ、デプレッション領域長を0.5−1μmに微細化して形成された第1導電型SiCデプレッション領域と、
前記第2導電型SiCベース領域の表層において前記第2導電型SiCベース領域に囲まれる様に形成された第1導電型SiCソース領域と、
前記第1導電型SiCソース領域上、前記第2導電型SiCベース領域上および前記第1導電型SiCデプレッション領域上に渡って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備え、
前記第1導電型SiCデプレッション領域は、前記第1導電型SiCドリフト層の第1導電型不純物ドーピング濃度よりも高いドーピング濃度で形成されると共に、その横方向に対しては均一の濃度で形成され且つその上下方向に対しては上層側よりも下層側の方が高濃度に形成され、前記第1導電型SiCデプレッション領域の前記上層側も前記第1導電型SiCドリフト層のドーピング濃度よりも高い第1導電型不純物ドーピング濃度で形成され、前記第1導電型SiCデプレッション領域のうち前記第1導電型SiCドリフト層との境界の近辺の層の第1導電型不純物ドーピング濃度が最高になることを特徴とする半導体装置。 - 前記第1導電型SiCドリフト層と前記第2導電型SiCベース領域との間に、前記第1導電型SiCデプレッション領域の前記高濃度の下層の一部が介在することを特徴とする請求項1に記載の半導体装置。
- SiC半導体基板上に、エピタキシャル成長によって、SiC第1導電型層をその途中の層がその層以外の部分よりもドーピング濃度の高い高濃度層となる様に形成し、前記SiC第1導電型層のうちの前記高濃度層より下の下層部分を第1導電型SiCドリフト層とする第1工程と、
前記SiC第1導電型層のうちの残りの上層部分に選択的に第2導電型SiCベース領域を形成する第2工程と、
前記上層部分のうちの前記第2導電型SiCベース領域以外の部分の上層側が、前記第1導電型SiCドリフト層よりは高い濃度であり、かつ前記高濃度層より低い濃度となるように前記第1導電型不純物を注入して、前記第2導電型SiCベース領域に挟まれ、デプレッション領域長を0.5−1μmに微細化した第1導電型SiCデプレッション領域を成形する第3工程と、
を含み、
前記第3工程では、前記第1導電型SiCデプレッション領域のうち前記第1導電型SiCドリフト層との境界の近辺の層の第1導電型不純物ドーピング濃度を最高にすることを特徴とする半導体装置の製造方法。 - 前記第2工程では、前記第1導電型SiCドリフト層と前記第2導電型SiCベース領域との間に前記高濃度層が介在する様に、前記第2導電型SiCベース領域を形成することを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001970A JP4727426B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006001970A JP4727426B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007184434A JP2007184434A (ja) | 2007-07-19 |
JP4727426B2 true JP4727426B2 (ja) | 2011-07-20 |
Family
ID=38340256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006001970A Active JP4727426B2 (ja) | 2006-01-10 | 2006-01-10 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4727426B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5300658B2 (ja) * | 2009-08-26 | 2013-09-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US8421151B2 (en) | 2009-10-22 | 2013-04-16 | Panasonic Corporation | Semiconductor device and process for production thereof |
JP2012064741A (ja) * | 2010-09-16 | 2012-03-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2012253108A (ja) * | 2011-06-01 | 2012-12-20 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
JP2013179361A (ja) * | 2013-06-13 | 2013-09-09 | Mitsubishi Electric Corp | 半導体装置 |
US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
US10128340B2 (en) | 2015-03-18 | 2018-11-13 | Mitsubishi Electric Corporation | Power semiconductor device |
JP6549972B2 (ja) * | 2015-11-20 | 2019-07-24 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01253966A (ja) * | 1988-04-01 | 1989-10-11 | Nec Corp | 縦型電界効果トランジスタ |
JPH09129874A (ja) * | 1995-11-06 | 1997-05-16 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2001127285A (ja) * | 1999-10-27 | 2001-05-11 | Nec Kansai Ltd | 縦型電界効果トランジスタ |
JP2003008014A (ja) * | 2000-10-31 | 2003-01-10 | Fuji Electric Co Ltd | 半導体装置 |
JP2006511961A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | 縦型jfet制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型jfet制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法 |
-
2006
- 2006-01-10 JP JP2006001970A patent/JP4727426B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01253966A (ja) * | 1988-04-01 | 1989-10-11 | Nec Corp | 縦型電界効果トランジスタ |
JPH09129874A (ja) * | 1995-11-06 | 1997-05-16 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2001127285A (ja) * | 1999-10-27 | 2001-05-11 | Nec Kansai Ltd | 縦型電界効果トランジスタ |
JP2003008014A (ja) * | 2000-10-31 | 2003-01-10 | Fuji Electric Co Ltd | 半導体装置 |
JP2006511961A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | 縦型jfet制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型jfet制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007184434A (ja) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4727426B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101215876B1 (ko) | 강화된 성능을 갖는 반도체 디바이스 및 그의 제조 방법 | |
TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
KR101267293B1 (ko) | 개선된 성능 및 방법을 가진 전력 반도체 디바이스 | |
US8637368B2 (en) | Fabrication of MOS device with varying trench depth | |
US6946705B2 (en) | Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device | |
JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
US7732862B2 (en) | Power semiconductor device having improved performance and method | |
WO2008069309A1 (ja) | 半導体装置及びその製造方法 | |
US9608057B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP5473397B2 (ja) | 半導体装置およびその製造方法 | |
JP2009105374A (ja) | 半導体装置 | |
JP2010135800A (ja) | 半導体素子及びその製造方法 | |
JPH1126758A (ja) | トレンチ型mos半導体装置およびその製造方法 | |
JP2011228643A (ja) | 半導体装置及びその製造方法 | |
JP5473398B2 (ja) | 半導体装置およびその製造方法 | |
JP6338134B2 (ja) | 炭化ケイ素縦型mosfet及びその製造方法 | |
JP2005252157A (ja) | 半導体装置及びその製造方法 | |
JP2006140250A (ja) | 半導体装置及びその製造方法 | |
JP4676708B2 (ja) | 半導体装置の製造方法 | |
JP2008124362A (ja) | 半導体装置とその製造方法 | |
JP4620564B2 (ja) | 半導体装置 | |
JP2019165166A (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN216054715U (zh) | 平面型vdmos器件 | |
JP2006332231A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4727426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |