CN1263357A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1263357A CN1263357A CN99127474A CN99127474A CN1263357A CN 1263357 A CN1263357 A CN 1263357A CN 99127474 A CN99127474 A CN 99127474A CN 99127474 A CN99127474 A CN 99127474A CN 1263357 A CN1263357 A CN 1263357A
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- mask
- grid
- anti oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000001465 metallisation Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 24
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 20
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000003064 anti-oxidating effect Effects 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 239000012212 insulator Substances 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000000873 masking effect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
形成场效应晶体管的方法包括:形成具有栅极绝缘层和设置在栅极绝缘层上的栅极金属化层的半导体基片,栅极金属化层包括可氧化材料。在栅极金属化层上设置具有孔并掩蔽栅极金属化层的一个区域的掩模。对掩模进行等离子体蚀刻,选择性地去除孔所暴露的栅极金属化层部分,同时留下栅极金属化层的被掩蔽的不被蚀刻的部分,以形成晶体管的栅极。在已形成的栅极上形成抗氧化层;加热具有抗氧化层的半导体基片;利用栅极作掩模,形成晶体管的源区和漏区。
Description
本发明一般地涉及半导体器件及其制造方法，更具体地说，涉及场效应晶体管半导体器件及其制造方法。
正如先有技术已知的，半导体器件有着广泛的用途。一种这样的半导体器件是场效应晶体管(FET)器件。在金属氧化物半导体(MOS)FET中，栅极一般是在栅极金属叠层，例如多晶硅层、硅化钨层和氮化硅层上设置掩模而刻划出来的。栅极金属叠层一般都处在，例如，厚约20埃的栅极二氧化硅层的薄膜上。用这样的掩模掩蔽准备形成栅极的栅极金属叠层部分，把掩蔽后的结构的表面放入等离子体蚀刻室中。等离子体蚀刻栅极金属叠层的暴露部分。掩模掩蔽部分的长度保留作为所得到的栅极的长度。由于等离子体蚀刻对掩模暴露部分下面的硅基片部分造成的破坏，该结构放入炉中在高温下(例如，约1050℃)进行快速热氧化(RTO)，以修复被破坏的硅基片。在快速热氧化过程中在栅极二氧化硅层的薄的暴露部分上和栅极叠层中的硅材料上，亦即在多晶硅和硅化钨的暴露侧壁上生长二氧化硅层。还应指出，在快速热氧化过程中，在硅化钨中出现结块，从而使图1A中所示的这种材料聚缩，该图中硅基片标示为10，在RTO过程中生长的二氧化硅层标示为12，掺杂的多晶硅或无定形硅标示为14，烧结的硅化钨标示为16，而氮化硅标示为18。还应指出，在快速热氧化过程中，在多晶硅14上面生长的二氧化硅12消耗多晶硅14的表面部分，从而如图1A所示把栅极沟道缩小为长度L’。另外，如图1A所指出的，在多晶硅层14的底部边沿产生不希望有的鸟嘴(bird’sbeak)21。图1A所示的栅极形成之后，用离子注入法形成轻度掺杂的区域(LDD)。在轻度掺杂区域之后，在晶片上淀积氮化硅层22并进行处理以便如图1B所示形成氮化硅隔离层。如图中所示，在形成氮化硅隔离层之后暴露该结构的表面，以便进行源区S和漏区D的离子注入。
按照本发明，提供一种形成场效应晶体管的方法。所述方法包括形成所述晶体管的栅极，所述栅极包括可氧化材料。在所形成的栅极上形成抗氧化层。令带有抗氧化层的栅极经历氧化环境。
用这种方法，抗氧化层防止栅极中的可氧化材料的氧化。另外，用这种方法，在用于修复基片的快速热氧化步骤之前栅极被包裹在抗氧化材料中。这保持了掩模所划定的栅极长度L，并防止鸟嘴形成。
在一个实施例中，在形成晶体管的源区和漏区时用栅极作掩模。
按照另一个实施例，提供一种形成场效应晶体管的方法。该方法包括提供半导体基片，后者具有：栅极绝缘层；和设置在栅极绝缘层上的栅极金属化层，所述栅极金属化层包括可氧化材料。在栅极金属化层上设置掩模，所述掩模中有孔，并掩蔽栅极金属化层的一个区域。对该掩模进行等离子体蚀刻，以便选择性地去除该孔所暴露的栅极金属化层部分，而同时留下栅极金属化层的被掩蔽部分不被蚀刻，以形成晶体管的栅极。在已形成的栅极上形成抗氧化层。半导体基片连同抗氧化层一起被加热。利用栅极作为掩模，形成晶体管的源区和漏区。
按照另一个实施例，所述加热包括加热至约1050℃的温度。
按照另一个实施例，所述加热包括对所述基片进行退火。
按照另一个实施例，提供一种形成场效应晶体管的方法。该方法包括提供半导体基片，后者具有：栅极绝缘层；和设置在栅极绝缘层上的栅极金属化层。所述栅极金属化层包括可氧化材料。在栅极金属化层上设置掩模。所述掩模中有孔，并掩蔽栅极金属化层的一个区域。对所述掩模进行等离子体蚀刻，以便选择性地去除所述孔所暴露的栅极金属化层部分，同时留下栅极金属化层的被掩蔽部分不被蚀刻，以便形成晶体管的栅极。在已形成的栅极上形成抗氧化层。半导体基片连同绝缘层和抗氧化层一起经历氧化环境。利用栅极作为掩模，形成晶体管的源区和漏区。
按照另一个实施例，提供一种场效应晶体管。该晶体管包括硅基片；设置在硅基片上的栅极二氧化硅层；设置在栅极绝缘层上的栅极，所述栅极具有可氧化材料；以及设置在栅极可氧化材料的侧壁上的抗氧化层。
在一个实施例中，可氧化材料包括导电材料。
在一个实施例中，可氧化材料包括硅。
在一个实施例中，可氧化材料包括掺杂硅层和在掺杂硅层上的硅化物层。
与附图一起阅读以下的详细描述之后，将更容易明白本发明的这些和其它特征以及本发明本身。附图中：
图1A和1B是按照先有技术的各个制造阶段上场效应晶体管的示意的剖面图；
图2A-2F是按照本发明的各个制造阶段上场效应晶体管的示意的剖面图。
现参见图2A，设置半导体基片，这里是硅基片10，它具有：栅极绝缘层11，这里是热生长的厚约20埃的二氧化硅层；和设置在栅极绝缘层11上的栅极金属化层13。在这里，栅极金属化层13包括：掺杂硅层14和在掺杂硅层14上的硅化物层16。更具体地说，这里栅极金属化层13包括掺杂的多晶硅或无定形硅下层14。在本实施例中，硅化物层16是设置在掺杂多晶硅层14上的硅化钨层，而层18是设置在硅化钨层16上的氮化硅硬质掩模。(应该指出，层18是任选的，并非金属化层的一部分。层18可以是TEOS(四乙基硅酸盐)或可以省略)。这样，层14和16形成栅极金属化层或叠层13。应该指出，栅极金属化叠层13可以是另一种导电材料，诸如铜、铝或钨或这样的材料的组合。
接着，在栅极金属化层13和硬质掩模18上形成掩模30。掩模30中有孔31。掩模30掩蔽栅极金属化层13和层18的将要形成场效应晶体管栅极的区域33。对掩模30进行等离子体蚀刻，以便选择性地去除栅极金属化层13和层18的被孔31暴露的部分，同时留下栅极金属化层13和层18的掩蔽的不被蚀刻的部分，以便形成晶体管的栅极G(图2B)。然后去除掩模30，以便产生图2B所示的结构。
接着，参见图2C，在所形成的栅极G上和在由栅极金属化层13(图2B)去除部分所暴露的栅极二氧化硅层11的一些部分上形成抗氧化层32。这里，抗氧化层32是用化学汽相淀积法以具有小于15毫微米厚度的敷形淀积层的形式淀积的氮化硅层。或者，抗氧化层32可以是氧氮化硅(SiONx)。去除晶片背面(未示出)的抗氧化层32的任何部分之后，对晶片正面表面进行离子注入，以形成轻度掺杂的区域，如图2C所示。应该指出，抗氧化层32在离子注入过程中起散射媒质和杂质过滤器的作用。
接着，用等离子体蚀刻(亦即，反应性离子蚀刻，RIE)来去除抗氧化层32的暴露表面部分32T，从而产生图2E所示的结构。这样，RIE选择性地从栅极G的顶部并在由栅极金属化层13去除部分所暴露的栅极二氧化硅层11的部分上去除抗氧化层32的部分32T(图2A)，同时留下栅极G的侧壁上的抗氧化层32部分。
接着，图2E所示的结构经历快速热氧化过程(RTO)。这里，RTO是在约1050℃的温度下进行的。RTO使带有栅极二氧化硅层11的硅基片退火。所述氧化过程使氧化硅层11增大至图2F所示层11’的厚度。栅极G的侧壁上的抗氧化层32抑制多晶硅层14的氧化，并防止这样的退火过程中硅化钨层16的氧化和烧结。
接着，利用带有栅极G侧壁上的抗氧化层32的栅极G作为掩模，形成晶体管的源区和漏区S，D。
其它实施例均在后附权利要求书的精神和范围内。
Claims (20)
1.一种形成场效应晶体管的方法，其特征在于包括：
形成所述晶体管的栅极，所述栅极包括可氧化材料；在所形成的栅极上形成抗氧化层；令带有所述抗氧化层的所述栅极经历氧化环境；以及形成所述晶体管的源区和漏区。
2.权利要求1的方法，其特征在于：所述源区和漏区的形成过程包括在所述晶体管源区和漏区的形成过程中用所述栅极作掩模。
3.一种形成场效应晶体管的方法，其特征在于包括：形成具有栅极绝缘层和设置在栅极绝缘层上的栅极金属化层的半导体基片，所述栅极金属化层包括可氧化材料；在所述栅极金属化层上设置掩模，所述掩模中有孔，并且所述掩模掩蔽所述栅极金属化层的一个区域；对所述掩模进行等离子体蚀刻，以便选择性地去除所述孔所暴露的所述栅极金属化层部分，同时留下所述栅极金属化层的被掩蔽的不被蚀刻的部分，以形成晶体管的栅极；在所述已形成的栅极上形成抗氧化层；加热带有所述抗氧化层的所述半导体基片；以及形成晶体管的源区和漏区。
4.权利要求3的方法，其特征在于：所述源区和漏区的形成过程包括在晶体管源区和漏区的形成过程中用所述栅极作掩模。
5.权利要求4的方法，其特征在于：所述加热包括加热至约1050℃的温度。
6.权利要求4的方法，其特征在于：所述加热包括对所述基片进行退火。
7.一种形成场效应晶体管的方法，其特征在于包括：形成具有栅极绝缘层和设置在栅极绝缘层上的栅极金属化层的半导体基片，所述栅极金属化层包括可氧化材料；在所述栅极金属化层上设置掩模，所述掩模中有孔，所述掩模掩蔽所述栅极金属化层的一个区域；对所述掩模进行等离子体蚀刻，以便选择性地去除所述孔所暴露的所述栅极金属化层部分，同时留下所述栅极金属化层的被掩蔽的不被蚀刻的部分，以形成晶体管的栅极；在所述已形成的栅极上形成抗氧化层；使具有所述绝缘层和抗氧化层的所述半导体基片经历氧化环境；以及形成晶体管的源区和漏区。
8.权利要求7的方法，其特征在于：所述源区和漏区的形成过程包括在所述晶体管源区和漏区的形成过程中用所述栅极作掩模。
9.一种形成场效应晶体管的方法，其特征在于包括：形成具有栅极绝缘层和设置在所述栅极绝缘层上的栅极金属化层的半导体基片，所述栅极金属化层包括可氧化材料；在所述栅极金属化层上设置掩模，所述掩模中有孔，所述掩模掩蔽所述栅极金属化层的一个区域；对所述掩模进行等离子体蚀刻，以便选择性地去除所述孔所暴露的所述栅极金属化层部分，同时留下所述栅极金属化层的被掩蔽的不被蚀刻的部分，以形成晶体管的栅极；在所述已形成的栅极上并且在由所述栅极金属化层去除部分暴露出来的所述绝缘层部分上形成抗氧化层；从所述栅极顶部并且在由所述栅极金属化层所述被去除部分暴露的所述栅极绝缘层部分上选择性地去除所述抗氧化层部分，同时保留所述栅极侧壁上的所述抗氧化层部分；使具有所述绝缘层和所述栅极侧壁上的所述抗氧化层的半导体基片经历氧化环境；以及形成晶体管的源区和漏区。
10.权利要求9的方法，其特征在于：所述源区和漏区的形成过程包括在所述晶体管所述源区和漏区的形成过程中用在其侧壁上带有所述抗氧化层的所述栅极作掩模。
11.一种形成场效应晶体管的方法，其特征在于包括：提供硅形成具有栅极二氧化硅层和设置在所述栅极绝缘层上的栅极金属化层的硅基片，所述栅极金属化层包括：掺杂硅层和在所述掺杂硅层上的硅化物层；在所述栅极金属化层上设置掩模，所述掩模中有孔，所述掩模掩蔽所述栅极金属化层的一个区域；对所述掩模进行等离子体蚀刻，以便选择性地去除所述孔所暴露的所述栅极金属化层部分，同时留下所述抗氧化层被掩蔽的不被蚀刻的部分，以形成所述晶体管的栅极；在所述已形成的栅极上并且在由所述栅极金属化层被去除部分所暴露的所述栅极二氧化硅层上形成抗氧化层；从所述栅极顶部并且在由所述栅极金属化层被去除部分所暴露的所述栅极二氧化硅层上选择性地去除所述抗氧化层部分，同时保留所述栅极侧壁的所述抗氧化层部分；将具有所述栅极二氧化硅层和所述栅极所述侧壁上的抗氧化层的硅基片在氧化环境中加热至约1050℃的温度，在所述加热过程中，所述抗氧化层抑制所述掺杂硅层和所述栅极硅化物材料的氧化；以及形成所述晶体管的源区和漏区。
12.权利要求11的方法，其特征在于：所述加热包括加热至约1050℃的温度。
13.权利要求12的方法，其特征在于：所述加热包括对所述基片进行退火。
14.一种形成场效应晶体管的方法，其特征在于包括：形成具有栅极二氧化硅层和设置在所述栅极绝缘层上的栅极金属化层的硅基片，所述栅极金属化层包括：掺杂硅层和在所述掺杂硅层上的硅化物层；在栅极金属化层上设置掩模，所述掩模中有孔，所述掩模掩蔽所述栅极金属化层的一个区域；对所述掩模进行等离子体蚀刻，以便选择性地去除所述孔所暴露的所述栅极金属化层部分，同时留下所述栅极侧壁上的所述抗氧化层被掩蔽的不被蚀刻的部分，以便形成所述晶体管的栅极；在所述已形成的栅极上并且在由所述栅极金属化层的所述去除部分所暴露的所述栅极二氧化硅层部分上形成抗氧化层；从所述栅极顶部并且在由所述栅极金属化层被去除部分所暴露的所述栅极二氧化硅层部分上选择性地去除所述抗氧化层，同时保留所述栅极侧壁的所述抗氧化层部分；对具有所述栅极二氧化硅层和所述栅极所述侧壁上的抗氧化层的硅基片进行退火；所述抗氧化层抑制所述退火过程中所述掺杂硅层和所述栅极硅化物材料的氧化；以及形成所述晶体管的源区和漏区。
15.权利要求14的方法，其特征在于：所述退火包括把所述基片加热至约1050℃的温度。
16.一种场效应晶体管，其特征在于包括：
硅基片；
设置在所述基片上的栅极二氧化硅层；
设置在所述栅极绝缘层上的栅极，所述栅极具有可氧化材料；以及
设置在所述栅极可氧化材料的侧壁上的抗氧化层。
17.权利要求16的场效应晶体管，其特征在于：所述可氧化材料包括导电材料。
18.权利要求17的场效应晶体管，其特征在于：所述可氧化材料包括硅。
19.权利要求18的场效应晶体管，其特征在于：所述可氧化材料包括掺杂硅层和在所述掺杂硅层上的硅化物层。
20.权利要求19的场效应晶体管，其特征在于：所述栅极包括铝、铜、钨或它们的组合或类似导电材料的组合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US22140798A | 1998-12-28 | 1998-12-28 | |
| US09/221407 | 1998-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1263357A true CN1263357A (zh) | 2000-08-16 |
Family
ID=22827703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99127474A Pending CN1263357A (zh) | 1998-12-28 | 1999-12-28 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1020922A3 (zh) |
| JP (1) | JP2000196088A (zh) |
| KR (1) | KR20000048363A (zh) |
| CN (1) | CN1263357A (zh) |
| TW (1) | TW480719B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306996B2 (en) | 2002-09-19 | 2007-12-11 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device having a metal gate pattern |
| CN100483687C (zh) * | 2005-01-26 | 2009-04-29 | 飞思卡尔半导体公司 | 用于cmos工艺的金属栅极晶体管及其制造方法 |
| CN103730344A (zh) * | 2012-10-12 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 形成金属硅化钨栅极的氧化硅侧墙的方法 |
| CN104538308A (zh) * | 2014-12-25 | 2015-04-22 | 上海芯亮电子科技有限公司 | 降低功率晶体管导通电阻的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142484A (ja) * | 2003-11-10 | 2005-06-02 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
| CN101027758A (zh) * | 2004-09-21 | 2007-08-29 | 飞思卡尔半导体公司 | 半导体器件及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420663A (en) * | 1987-07-15 | 1989-01-24 | Nec Corp | Manufacture of semiconductor device |
| JPH0330432A (ja) * | 1989-06-28 | 1991-02-08 | Hitachi Ltd | 半導体装置の製造方法 |
| US5132757A (en) * | 1990-11-16 | 1992-07-21 | Unisys Corporation | LDD field effect transistor having a large reproducible saturation current |
| JPH04245442A (ja) * | 1991-01-30 | 1992-09-02 | Sanyo Electric Co Ltd | Ｌｄｄトランジスタの製造方法 |
| JPH07115194A (ja) * | 1993-10-15 | 1995-05-02 | Kawasaki Steel Corp | 半導体集積回路装置の製造方法 |
| JP3380086B2 (ja) * | 1995-05-26 | 2003-02-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-12-21 EP EP99310309A patent/EP1020922A3/en not_active Withdrawn
- 1999-12-23 KR KR1019990060865A patent/KR20000048363A/ko not_active Application Discontinuation
- 1999-12-27 JP JP11370637A patent/JP2000196088A/ja not_active Withdrawn
- 1999-12-28 CN CN99127474A patent/CN1263357A/zh active Pending
-
2000
- 2000-03-01 TW TW088123005A patent/TW480719B/zh not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306996B2 (en) | 2002-09-19 | 2007-12-11 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device having a metal gate pattern |
| CN100452301C (zh) * | 2002-09-19 | 2009-01-14 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US7544996B2 (en) | 2002-09-19 | 2009-06-09 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device having a metal gate pattern |
| US7772643B2 (en) | 2002-09-19 | 2010-08-10 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor device having a metal gate pattern |
| CN100483687C (zh) * | 2005-01-26 | 2009-04-29 | 飞思卡尔半导体公司 | 用于cmos工艺的金属栅极晶体管及其制造方法 |
| CN103730344A (zh) * | 2012-10-12 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 形成金属硅化钨栅极的氧化硅侧墙的方法 |
| CN103730344B (zh) * | 2012-10-12 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 形成金属硅化钨栅极的氧化硅侧墙的方法 |
| CN104538308A (zh) * | 2014-12-25 | 2015-04-22 | 上海芯亮电子科技有限公司 | 降低功率晶体管导通电阻的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000048363A (ko) | 2000-07-25 |
| TW480719B (en) | 2002-03-21 |
| EP1020922A3 (en) | 2001-08-08 |
| EP1020922A2 (en) | 2000-07-19 |
| JP2000196088A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959337A (en) | Air gap spacer formation for high performance MOSFETs | |
| US5633522A (en) | CMOS transistor with two-layer inverse-T tungsten gate | |
| US5998844A (en) | Semiconductor constructions comprising electrically conductive plugs having monocrystalline and polycrystalline silicon | |
| JPH07335885A (ja) | 低抵抗ゲート電極を有する半導体素子の製造方法 | |
| KR20070007900A (ko) | 상승된 소스/드레인 프로세싱으로 배치 가능한 스페이서를결합시키는 반도체 제조의 방법 | |
| US20020000623A1 (en) | Semiconductor device and method for fabricating the same using damascene process | |
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| US6437377B1 (en) | Low dielectric constant sidewall spacer using notch gate process | |
| US6218251B1 (en) | Asymmetrical IGFET devices with spacers formed by HDP techniques | |
| CN1263357A (zh) | 半导体器件及其制造方法 | |
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| US6136675A (en) | Method for forming gate terminal | |
| US6211054B1 (en) | Method of forming a conductive line and method of forming a local interconnect | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| US6358798B1 (en) | Method for forming gate electrode by damascene process | |
| US6569784B1 (en) | Material of photoresist protect oxide | |
| US7226838B2 (en) | Methods for fabricating a semiconductor device | |
| KR930011472B1 (ko) | Mos트랜지스터의 제조방법 | |
| US5956589A (en) | Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method | |
| US7329910B2 (en) | Semiconductor substrates and field effect transistor constructions | |
| CN1058808C (zh) | 半导体器件隔离膜的制造方法 | |
| US20050142798A1 (en) | Methods of fabricating semiconductor devices | |
| TWI255553B (en) | Silicon on partial insulator MOSFET and method for manufacturing the same | |
| KR100564552B1 (ko) | 저저항 게이트 전극을 갖는 모스 트랜지스터 제조방법 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1030097 Country of ref document: HK |