TW480719B - Semiconductor device and manufacturing method - Google Patents
Semiconductor device and manufacturing method Download PDFInfo
- Publication number
- TW480719B TW480719B TW088123005A TW88123005A TW480719B TW 480719 B TW480719 B TW 480719B TW 088123005 A TW088123005 A TW 088123005A TW 88123005 A TW88123005 A TW 88123005A TW 480719 B TW480719 B TW 480719B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- layer
- silicon
- source
- pole
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title description 5
- 230000003647 oxidation Effects 0.000 claims abstract description 41
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000005669 field effect Effects 0.000 claims abstract description 17
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract description 3
- 230000000873 masking effect Effects 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 239000007800 oxidant agent Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 11
- 239000010931 gold Substances 0.000 claims 11
- 229910052737 gold Inorganic materials 0.000 claims 11
- 239000001301 oxygen Substances 0.000 claims 11
- 229910052760 oxygen Inorganic materials 0.000 claims 11
- 239000013078 crystal Substances 0.000 claims 9
- 230000005611 electricity Effects 0.000 claims 5
- 239000005441 aurora Substances 0.000 claims 2
- 230000004888 barrier function Effects 0.000 claims 2
- 239000002019 doping agent Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 claims 2
- 230000002401 inhibitory effect Effects 0.000 claims 2
- 230000010287 polarization Effects 0.000 claims 2
- 239000002002 slurry Substances 0.000 claims 2
- 241000233855 Orchidaceae Species 0.000 claims 1
- 238000005253 cladding Methods 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000006392 deoxygenation reaction Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- -1 of the law Chemical compound 0.000 claims 1
- 239000004576 sand Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000007493 shaping process Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 239000002966 varnish Substances 0.000 claims 1
- 238000001465 metallisation Methods 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
經濟部智慧財產局員工消費合作社印製 480719 A7 B7_ 五、發明說明(1 ) 發明背晷 本發明傺有關半導體裝置及製造方法,而更特別的是 場效應電晶體半導體裝置及製造方法。 在此領域中,如眾所周知,半導體裝置為一具有廣泛應 用之裝置。其中一種該類裝置為場效應電晶體 (FET) 裝置。在金屬氧化半導體 (MOS)FET内,經由提供光罩 於例如一層多晶矽、一層鎢-金屬矽化物及一層氮化 矽之閘極金屬堆疊層上以勾勒出閘極輪廓。該閘極金屬 堆疊層通常厚於薄膜,例如約2 0又厚之閘極二氧化矽層 。在光罩罩住閘極金屬堆疊層部份時,罩住結構表面置 入電漿蝕刻室後,闊極即成形。電漿蝕刻閘極金屬堆疊 層之曝露部分。光罩罩住部分之長度保持為最終所形成 閘極之長度。因為光罩曝露部分之下方處的矽基材因電 漿蝕刻而受到損傷部分,此結構置入爐中,以快速熱氧 化在高溫下(例如:約1 D 5 G °C )修復損壞矽基材。在快速 熱氧化過程中,二氧化矽層長成於閘極曝露部分之二氧 化矽層及閘極堆疊層内矽材料之上方,例如,在多晶矽 及鎢金屬矽化物曝露出之側壁上方。其亦需注意到,於 快速熱氧化過程中,鎢金屬矽化物中發生團塊 (agglomeration),濃縮如第 1A圖所示材料,其中矽 基材以編號1 〇表示,於R T 0過程中長成之二氧化矽層以 編號1 2表示,摻雜多晶矽或非晶形矽則以編號1 4表示, 産生團塊之鎢金屬矽化物以編號1 6表示,氮化矽以编號 1 8表示。在快速熱氧化過程中亦需注意到,二氧化矽1 2 -3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 480719 A7 B7_ 五、發明說明(2 ) 成長於多晶矽1 4上方,其消耗多晶矽1 4表面部分,因而 使得閘極通道L縮減,如第1 A圖所示。此外,一不被需 要之鳥喙(b i r d ' s b e a k )部位亦産生於多晶矽層1 4底端 部位,如第1A圖所示。在如第1 A圖所示之閘極形成後, 一輕微摻雜區(lightly doped region LDD)經由離子 佈植法而形成。在輕微摻雜區之後,鍍上一層氮化矽2 2 於晶圓上,提供作為氮化矽間隔裝置,如第1 B圖所示。 在形成氮化矽間隔裝置後,結構表面曝露在源極S及汲 , 極D區之離子佈植下,如圖示。 發明槪沭 根據本發明,傺提供形成一場效應電晶體之方法。此 方法包括形成電晶體閘極,該閘極由一種氧化性物質所 組成。一氧化阻抗層則形成於形成之閘極之上方,具有 氧化阻抗層之閘極將置於氧化性環境下。 該方法之氧化阻抗層可防止閘極内之氣化性材料氧化 。此外,該方法像將閘極於用以復原基材之快速熱氧化 步驟前封入一氧化電阻材料。如此可保持光罩勾勒閘極 長度L ,以及防止鳥曝形成。 在一實施例中,在形成作為電晶體之源極及汲極區時 ,閘極被用作光罩。 依據另一實施例,傺提供一形成場效應電晶體之方法。 此方法包括提供一半導體基材,其具有:,一閘極絶緣層 ;及一配置於閘極絶緣層上之閘極金屬層,該閘極金屬 層由一氧化性物質組成。一光罩被提供至閘極金屬化層 一 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1.1 .mk·— ϋ· tmt Βϋ B^i i-i I ϋ·· Hi ^^1 0 an Hi i in —Bi in t r ϋ· I— >1 ϋ I ·ϋ 1 I - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480719 A7 _B7_ 五、發明說明(3 ) 上方,該光罩具有一口徑於其内,並罩住閘極金屬化層 某一區域。光罩受到電漿蝕刻以選擇性除去由口徑所曝 露之閘極金屬層部分,但留下閘極金屬層罩住未蝕刻部 分以形成電晶體之閘極。氧化阻抗層則成形於已形成之 閘極之上。將具有氧化阻抗層半導體基材加熱。利用閘 極作為光罩,可形成用於電晶體之源極及汲極。 依據另一實施例,加熱像由加熱至1 0 5 0 °C範圍所組成。 依據另一實施例,加熱像包含該基材之退火。 依據另一實施例,偽提供一形成場效應電晶體之方法 。此方法包括提供一半導體基材,其具有一閘極絶緣層 ;配置於閘極絶緣層上之閘極金屬層,該閘極金屬層由 一氧化性物質組成。一光罩被提供至閘極金屬化層上方 ,該光罩具有一口徑於其内,罩住閘極金屬層某一區域 。光罩受到電漿蝕刻以選擇性除去由口徑所曝露之閘極 金屬層部分,留下閘極金屬層罩住未蝕刻部分以形成電 晶體之閘極。氧化電阻層則成形於已形成之閘極之上。 將具有絶緣層、氧化電阻層之半導體基材加熱。利用閘 極作為光罩,可形成用於電晶體之源極及汲極。 依據另一實施例,係提供一場效應電晶體。此場效應 電晶體包括一矽基材;一配置於基材上之閘極二氧化矽 層;一配置在閘極絶緣層上之閘極,該閘極具有一氧化 性物質;及一配置在閘極氧化性物質側壁上之氧化阻抗 層。 在一實施例中,此氧化性材料包含一電導性之導電材 -5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I,---^-I ^---------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 480719 A7 B7 五、發明說明() 料。 在一實施例中,此氧化性材料包含矽。 (請先閱讀背面之注意事項再填寫本頁) 位在摻雜矽上的金屬矽化物。 圖忒夕簡塱說明 本發明這些及其他之特徵,及發明本身,當配合附圖 閲讀時,透過下列詳細之描述將會更為清楚,其中: 第1 A圖及1B圔偽透過前期技術,於製作電晶體之不同 階段的場效應電晶體圖形剖面草圖。 第2 A至2 F圖傺根據本發明,於製作電晶體之不同階段 的場效應電晶體圖形剖面示意圖。 悬佳窨敝例夕擋沭 經濟部智慧財產局員工消費合作社印製 請參見第2A圖,一半導體基材10,在此為矽,其具有 :一閘極絶緣層1 1,在此熱成長厚約2 0又之二氧化矽層 ,·及一配置於閘極絶緣層1 1上之閘極金屬層1 3。在此, 閘極金屬層13包含:一層摻雜矽14及一層於摻雜矽14上 的金屬矽化物。更特別的是,在此之閘極金屬層1 3包含 一下層之摻雜多晶矽1 4或非晶形矽。在此例中,金屬矽 化物層16在此為鎢金屬矽化物,其配置於摻雜多晶矽14 上,而氮化矽層1 8則為硬式光罩 (h a r d m a s k ),配置於 金屬矽化物層16上。(應需註明者該層18為選擇性,並 不屬金屬層部分,該層18可為TEOS或亦可省略)。因此 ,該層1 4及1 6提供一閘極金屬層或堆疊層1 3。需注意到 閘極金屬化層13可為另一電性導電材料,諸如銅、鋁或 鎢,或該等材料之混合物。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 480719 A7 _B7__ 五、發明說明(5 ) 接下來,一光罩30成形於閘極金屬層13及硬式光罩18 之上。此光罩30具有一口徑31於其内。此光罩30罩住閘 極金屬層13及硬式光罩18之某一區域32,此處將形成場 效應電晶體閘極。將此光罩3 0置於電漿蝕刻中,選擇性 地除去被孔徑所曝露出的閘極金屬層13及層18之部分, 然各留下閘極金屬層1 3及層1 8光罩罩住之未蝕刻部分而 形成用於電晶體之閘極G (第2 B圖)。然後將光罩3D除去 ,遂産生如第2 B圖所示結構。 其次,參見第2 C圖,一氧化阻抗層3 2形成於已成形之 閘極G之上,其亦形成於經由除去閘極金屬層1 3所曝露 出之閘極二氧化矽層部分之上(第2 B圖)。在此,氧化阻 抗層3 2傺為一經由化學氣相鍍箸法作同形之鍍著,其厚 度小於1 5奈米。另一方面,氧化阻抗層3 2亦可用氮氧化 矽(S i 0 N X )代替。除去所有晶圓背側上所有氧化電阻層 3 2,未示,晶圓前方表面受到離子佈植以形成徹量摻雜 區,如第2 C圖所示。需注意到,氧化阻抗層3 2像作為離 子佈植製程中之散射媒介及不純物過濾器。 接箸,電漿蝕刻(例如;反應性離子蝕刻法 R I E )使用 於除去氧化阻抗層3 2之曝露表面處3 2 T,因而産生如第 2 E圔所示部分。因此,R I E可選擇性地從閘極G之頂部 處除去氧化阻抗層3 2之3 2 T部分,以及經由去掉閘極金 屬層1 3所曝露之閜極二氧化矽層1 1之上方部分(第2 A圖) ,其中閘極G側壁處保留氣化阻抗層3 2。 接著,如第2 E圖所示結構傺置於快速熱氧化(R T 0 )。 -7 - 本紙張&度適用中國國家標準(CNS)A4規格(210 X 297公釐) J--;------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 480719 A7 _B7_ 五、發明說明(6 ) 在此,RT0係處於1050 °C數量級。RT0退火具有閘極二氧 化矽層11之矽基材10。氧化會增加二氣化矽層11至如第 2 E圖所示層1 P之厚度。閘極G側壁上方之氧化抑制層 3 2抑制多晶矽層14之氧化,及防止鎢矽化物層16於該退 火過程中産生氧化圍塊。 其次,利用位於側壁上之具氧化抑制層3 2之閘極G作 為光罩,形成用於電晶體之源極及汲極區S,D。 其他具體化呈現皆在後附申請專利之精神及領域之内。 參考符號說明 10 .....矽基材 11 .....閘極絶緣層 13 .....閘極金屬層 14 .....摻雜多晶矽 16.....團塊矽化鎢 18.....氮化矽層硬式光罩 30.....光罩 3 1.....口徑 32.....氧化阻抗層 32T.....表面曝露區 S.....源極 D.....汲極 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 經濟部智慧財產局員工消費合作社印製
Claims (1)
- 經濟部智慧財產局員工消費合作社印製 480719 A8 B8 C8 D8 六、申請專利範圍 1· 一種形成場效應電晶體之方法,其包括:形成一用於 電晶體之閘極,該閘極包括一氧化性物質;在已成形 閘極上方形成一氧化阻抗層,·使具氧化阻抗層之閘極 置於一氧化性環境;及形成用於電晶體之源極及汲極 區。 2 ·如申請專利範圍第1項之方法,其中源極及汲極區組 成包含使用閘極作為光罩以形成用作電晶體之源極及 汲極區。 3 · —種形成場效應電晶體之方法,其包含:提供一半導 體基材,其具有一閘極絶緣層,一配置於闊極絶緣層 上之閘極金屬層,該閘極金屬層含有一氧化性物質; 提供一光罩至閘極金屬層上方,該光罩具有一 口徑於 其内;使光罩置於電漿蝕刻以選擇性除去由口徑所曝 露之閘極金屬層部分,留下閜極金屬層罩住區未蝕刻 部分以形成電晶體之閘極;形成氧化阻抗層於已成形 之閘極上,加熱具有氧化阻抗層之半導體基材;及形 成電晶體之源極及汲極。 4 ·如申請專利範圍第3項之方法,其中源極及汲極區組 成包含使用閘極作為光罩以形成用作電晶體之源極及 汲極區。 5 ·如申請專利範圍第4項之方法,其中加熱偽為加熱至 1 0 5 0 °C溫度範圍。 6.如申請專利範圍第4項之方法,其中加熱包含退火該 基材。 -9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----Ί ΙΓ--------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 480719 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 導綠質徑所刻之置 組極 導緣質徑電分極層部保絶於 半絶物口徑蝕形材 區源 半絶物口.於部閘屬頂仍有置 一極性一口 未成基 極之 一極性一置層之金極壁具層 供閘化有由住已體。汲體 供閘化有罩屬體極蘭側使抗 提於氧具去罩於導極及晶 提於氧具光金晶閘從極.,阻 :置一罩除層層半汲極電 .·置一罩使極電及地閘分化 含配有光性屬抗之及源為 含配有光.,閘成以性.但部氧 包一含該擇金阻層極中作 包一含該分之形上擇層層之 其;層,選極化抗源其成 其.,層,部露以極選緣抗方 ,層屬方以閘氧阻之,形 ,層屬方層曝處閘 ·,絶阻上 法緣金上刻下成化體法以 法緣金上屬所刻之處出化壁 方絶極層蝕留形氧晶方, 方絶極層金徑蝕形層露氧側 之極閘屬漿.,;及電之罩 之極閘屬極口 未成緣.曝去極 體閘該金電分極層成項光 體閘該金蘭由住已絶層除閘 晶一 ,極於部閛緣形 7 為 晶一 ,極住去罩於之屬分及 電:層閘置層之絶及第作 電:層閘罩除層層出金部材 應有屬至罩屬體有;圍極 應有屬至罩性屬抗露極之基 效具金罩光金晶具境範閘 效具金罩光擇金阻曝閘層體 場其極光使極電使環利用。場其極光該選極化所去抗導 成 ,閘一 ;閘成·,化專利區成 ,閘一 ,以閘氧分除阻半 形材之供内之形上氧請含極形材之供内刻下成部由化之 種基上提其露以極一申包汲種基上提其蝕留形去藉氧層 一 體層 ·,於曝處閘於如成及一體層·,於漿 ,;除及有緣 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480719 A8 B8 C8 D8 六、申請專利範圍 中 境 環 9 第 圍 範 請 利 專 匕申Μ ^ 氧· 及 極 汲 及 極 源 之 體 晶 電 成 法 方 之 組 區 極 汲 及 極 源 中 其 極 源 之 體 晶 言一 Ι{ΏΓ 為 作 成 形 以 罩 光 為 作 極 0 用 〇 利區 含極 包汲 成及 法 方 之 體 晶 電 應 效 場 成 形 -*1 種 供 提 含 包 其 半 閘 於 置 配1 及 層 矽 化 氧 二 極 閘1 有 具 其 材 基 體 導 矽極屬 雜閘金 摻於極 一 罩閘 含光住 包一罩 屬供 , 金提徑 極;口 閘層一 該物有 ,化具 層矽内 屬的其 金上罩 極層光 閘矽該 之雜, 上摻方 層層上 緣一層 絶及屬 極層金 所住 徑罩 口層 去屬 除金 性極 擇閘 選刻 以蝕 中未 刻下 蝕留 漿,, 電分 於部 置層 罩屬 光金 使極 ;閘 分之 部露 層曝 闊上 之層 形矽 成化 已氧 於二 層極 抗閘 阻之 化露 氧曝 成所 形處 ;去 極除 閘層 體屬 晶金 電極 成鬧 形及 以以 區極 露除 曝分 層部 屬之 金層 極抗 闊阻 去化 除氧 由有 藉保 及仍 部壁 頂側 極極 閘閘 從但 地方 性上 擇層 選緣 ·,絶 方出 基级 矽量 之數 層 P 矽50 化10 氧於 二層 極抗 閘阻 有化 具氣 熱之 加方 ; 上 分壁 部側 層極 抗閘 阻於 化位 氧汲 去材 之物及 化極 矽源 極之 閘體 及晶 矽電 雜成 摻形 制而 抑及 層 ·, 抗化 阻氧 化中 氧程 該過 ,熱 内加 境該 璟於 化料 氧材 極 汲 熱 加 由 係 熱 加 中 其 法 方 之 項 1 1 第 圍 範 利 專 請 Ψ 如 -»hl ^1- i__il tmam a^i _1 II ^^1 ^^1 IBM— · I I mm M^· aaka 霸 I η·· I I 兮口 矣 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 成 組 所 圍 範 °c ο 5 ο 1X 至 如 退 含 包 俗 熱 加 中 其 法 方 之 項 2 IX 第 圍 範 利 專 材 基 該 火 半 一 供 提 含 包 其 法 方 之 體 晶 應 效 場 成 極層 闊矽 於雜 置摻 配一 一 含 及包 層屬 矽金 化極 氣閘 二該 極, 閘層 一 屬 有金 具極 其閘 ,之 材上 基層 體緣 導絶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 480719 A8 B8 C8 D8 六、申請專利範圍 及一層摻雜矽層上的矽化物層;提供一光罩於閘極金 屬層上方,該光罩具有一 口徑於其内,該光罩罩住閘 極金屬層區域;使光罩置於電漿進行蝕刻以選擇性除 去口徑所曝露出閘極金屬層部分,留下未蝕刻之蘭極 金屬層罩住區以形成電晶體閛極;形成氧化阻抗層於 已成形之閘極以及閘極金屬層除去部分所曝露出之閘 極二氧化矽層上方;選擇性地從閘極頂部及藉由除去 閘極金屬層曝露出絶緣層上方但閘極側壁仍保有氧化 阻抗層之選擇性除去氧化抑制部分;退火具有閘極二 氧化矽層之矽基材及位於閘極側壁上方之氧化阻抗層 ,該氧化阻抗層抑制摻雜矽及閘極矽化物材料於該加 熱過程中氧化;及形成電晶體之源極及汲極。 1 5 .如申請專利範圍第1 4項之方法,其中退火包含加熱 基材至1 Q 5 (TC數量級溫度範圍。 1 6 . —場效應電晶體,其包含: 一砂晶材; 一配置在基材上之閘極二氧化矽層; 一配置在閘極絶緣層上之閘極,該閘極具有一氧化 性物質;以及 一配置在閘極氧化性物質側壁上之氧化阻抗層。 1 7 ·如申請專利範圍第1 6項之場效應電晶體,其中該氧 化性物質包含電性上之導電材料。 1 8 .如申請專利範圍第1 7之場效應電晶體,其中該氧化 性物質包含矽。 -1 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----111·—.-------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 480719 A8 B8 C8 D8 六、申請專利範圍 氧 該 中 其 體 晶 電 應 效 場 之 項 8 1—I 第 圍 範 利 專 請 * 如 物 化 矽 之 上 層 矽 雜 摻 及 層 矽 雜 摻 含 包 質 物 性 化 範 利 專 請 Φ 如 閘 該 中 其 體 晶 電 應 效 場 之 項 9 1 第 導 為 上 性 電 之 似 類 或 合 組 之 等 該 或 鎢 。 、 合 0 紹 、之 錯料 含材 包性 極電 丨丨:----% (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22140798A | 1998-12-28 | 1998-12-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW480719B true TW480719B (en) | 2002-03-21 |
Family
ID=22827703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088123005A TW480719B (en) | 1998-12-28 | 2000-03-01 | Semiconductor device and manufacturing method |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1020922A3 (zh) |
JP (1) | JP2000196088A (zh) |
KR (1) | KR20000048363A (zh) |
CN (1) | CN1263357A (zh) |
TW (1) | TW480719B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100459725B1 (ko) * | 2002-09-19 | 2004-12-03 | 삼성전자주식회사 | 금속 게이트 패턴을 갖는 반도체소자의 제조방법 |
JP2005142484A (ja) * | 2003-11-10 | 2005-06-02 | Hitachi Ltd | 半導体装置および半導体装置の製造方法 |
JP2008514019A (ja) * | 2004-09-21 | 2008-05-01 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス及び同デバイスを形成する方法 |
US7109079B2 (en) * | 2005-01-26 | 2006-09-19 | Freescale Semiconductor, Inc. | Metal gate transistor CMOS process and method for making |
CN103730344B (zh) * | 2012-10-12 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 形成金属硅化钨栅极的氧化硅侧墙的方法 |
CN104538308A (zh) * | 2014-12-25 | 2015-04-22 | 上海芯亮电子科技有限公司 | 降低功率晶体管导通电阻的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6420663A (en) * | 1987-07-15 | 1989-01-24 | Nec Corp | Manufacture of semiconductor device |
JPH0330432A (ja) * | 1989-06-28 | 1991-02-08 | Hitachi Ltd | 半導体装置の製造方法 |
US5132757A (en) * | 1990-11-16 | 1992-07-21 | Unisys Corporation | LDD field effect transistor having a large reproducible saturation current |
JPH04245442A (ja) * | 1991-01-30 | 1992-09-02 | Sanyo Electric Co Ltd | Lddトランジスタの製造方法 |
JPH07115194A (ja) * | 1993-10-15 | 1995-05-02 | Kawasaki Steel Corp | 半導体集積回路装置の製造方法 |
JP3380086B2 (ja) * | 1995-05-26 | 2003-02-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-12-21 EP EP99310309A patent/EP1020922A3/en not_active Withdrawn
- 1999-12-23 KR KR1019990060865A patent/KR20000048363A/ko not_active Application Discontinuation
- 1999-12-27 JP JP11370637A patent/JP2000196088A/ja not_active Withdrawn
- 1999-12-28 CN CN99127474A patent/CN1263357A/zh active Pending
-
2000
- 2000-03-01 TW TW088123005A patent/TW480719B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2000196088A (ja) | 2000-07-14 |
EP1020922A2 (en) | 2000-07-19 |
CN1263357A (zh) | 2000-08-16 |
EP1020922A3 (en) | 2001-08-08 |
KR20000048363A (ko) | 2000-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW518679B (en) | Method of manufacturing semiconductor device | |
TWI396238B (zh) | 形成奈米叢集電荷儲存裝置之方法 | |
US7544576B2 (en) | Diffusion barrier for nickel silicides in a semiconductor fabrication process | |
TW389947B (en) | Directionally deposited silicide on transistor electrodes and method for same | |
TWI343120B (en) | Semiconductor device having a compressed device isolation structure | |
TW200300295A (en) | Trench MOSFET having low gate charge | |
TW557538B (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
TW494542B (en) | Fabrication method of split-gate flash memory | |
TW200832528A (en) | Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication | |
KR100654002B1 (ko) | 텅스텐-폴리사이드 게이트 및 리세스채널을 갖는반도체소자의 제조방법 | |
TW480719B (en) | Semiconductor device and manufacturing method | |
JP2010177690A (ja) | 電気的にプログラムされたソース/ドレイン直列抵抗を有するmosトランジスタ | |
US6465312B1 (en) | CMOS transistor with amorphous silicon elevated source-drain structure and method of fabrication | |
JP2004502295A (ja) | 自己整合接点形成用エッチングに用いるためのシリサイドゲート積層体の形成方法 | |
TW200522263A (en) | Method for forming conductive line of semiconductor device | |
TW200539458A (en) | Microelectronic device having floating gate protective layer and method of manufacture therefor | |
TWI555066B (zh) | 半導體元件的製作方法 | |
JP2003031659A (ja) | ボーダレスコンタクト構造を有する半導体装置およびその製造方法 | |
JP2002289554A (ja) | 半導体装置及びその製造方法 | |
TW466692B (en) | A method of manufacturing a semiconductor device | |
US7135407B2 (en) | Method of manufacturing a semiconductor device | |
TW466607B (en) | Manufacturing method for metal gate | |
KR100990145B1 (ko) | 리프레쉬 타임을 향상시킨 반도체 소자 제조방법 | |
JP2005093816A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2003258203A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |