CN112216608A - 生成物层的处理方法 - Google Patents

生成物层的处理方法 Download PDF

Info

Publication number
CN112216608A
CN112216608A CN201910619393.7A CN201910619393A CN112216608A CN 112216608 A CN112216608 A CN 112216608A CN 201910619393 A CN201910619393 A CN 201910619393A CN 112216608 A CN112216608 A CN 112216608A
Authority
CN
China
Prior art keywords
solution
layer
dielectric layer
product layer
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910619393.7A
Other languages
English (en)
Inventor
渠汇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910619393.7A priority Critical patent/CN112216608A/zh
Priority to US16/924,976 priority patent/US11309179B2/en
Publication of CN112216608A publication Critical patent/CN112216608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

一种生成物层的处理方法，包括：提供基底，所述基底上具有介质层；刻蚀去除部分厚度所述介质层，在所述介质层顶部形成生成物层；提供溶解液，利用所述溶解液淋洗或浸泡所述生成物层，所述生成物层溶解于所述溶解液，以去除所述生成物层。本发明有助于提高去除所述生成物层的效率。

Description

生成物层的处理方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种生成物层的处理方法。
背景技术
在半导体制造工艺中，氧化硅起着极其重要的作用。由于硼、磷、砷或锑等杂质元素在氧化硅内的扩散速度远小于在硅中的扩散速度，因此氧化硅经常作为选择扩散的掩膜。此外，在硅表面生长的氧化硅不但与硅表面具有良好的附着性，而且氧化硅还具有良好的电绝缘性及化学稳定性。因此，氧化硅被大量应用于半导体器件生产中。
在半导体器件制造过程中，为使氧化硅的厚度符合工艺要求，需要对氧化硅进行刻蚀。在刻蚀工艺中，通常利用气体分子与氧化硅发生化学反应，以将氧化硅去除掉。化学反应生成物吸附于剩余氧化硅表面。在刻蚀工艺结束后，需要清理生成物，以使得氧化硅表面符合清洁要求，从而保证后续工艺的顺利进行。
但是，现有生成物层的处理方法仍有待改进。
发明内容
本发明解决的问题是提供一种生成物层的处理方法，能够高效的去除生成物层。
为解决上述问题，本发明提供一种生成物层的处理方法，包括：提供基底，所述基底上具有介质层；刻蚀去除部分厚度所述介质层，在所述介质层顶部形成生成物层；提供溶解液，利用所述溶解液淋洗或浸泡所述生成物层，所述生成物层溶解于所述溶解液，以去除所述生成物层。
可选的，所述溶解液为氨水与双氧水的混合液。
可选的，所述溶解液中的NH3、H2O2及H2O的摩尔数比例为1:2:100。
可选的，所述溶解液为氨水。
可选的，所述溶解液中的NH3与H2O的摩尔数比例为1:100。
可选的，所述溶解液为碳酸溶液。
可选的，所述碳酸溶液的浓度为0.033mol/L。
可选的，利用所述溶解液淋洗或浸泡所述生成物层的时间为60s～120s。
可选的，所述介质层的材料为氧化硅。
可选的，采用干法刻蚀工艺刻蚀去除部分厚度所述介质层。
可选的，所述干法刻蚀工艺的工艺气体包括氟化氢及氨气。
可选的，所述工艺气体还包括氮气或氩气。
可选的，当所述工艺气体包括氮气时，所述氮气的流量为400sccm～1500sccm。
可选的，所述干法刻蚀工艺的腔室压强为20mTorr～2000mTorr。
可选的，去除所述生成物层后，还包括：提供清洗液，利用所述清洗液淋洗或浸泡所述介质层。
可选的，所述清洗液为异丙醇或丙酮。
可选的，利用所述清洗液淋洗或浸泡所述介质层的时间为15s～40s。
与现有技术相比，本发明的技术方案具有以下优点：
提供溶解液，利用所述溶解液淋洗或浸泡所述生成物层，所述生成物层、所述基底及所述介质层在所述溶解液中的溶解度具有差异。所述生成物层溶解于所述溶解液中，而所述基底不溶或难溶于所述溶解液，所述介质层不溶或难溶于所述溶解液，从而可将所述介质层顶部的生成物层去除掉。通过将所述生成物层溶解于所述溶解液以去除所述生成物层，去除效率高，不必重复进行去除部分厚度所述介质层及去除所述生成物层的步骤，能够缩短工艺时间。
附图说明
图1至图4是本发明生成物层的处理方法一实施例中各步骤对应的结构示意图。
具体实施方式
现结合一种生成物层的处理方法进行分析，包括：提供基底，所述基底上具有介质层；刻蚀去除部分厚度所述介质层，在所述介质层顶部形成生成物层；通过使所述生成物层升华去除所述生成物层；重复多次执行刻蚀去除部分厚度所述介质层以及使生成物层升华的工艺步骤，直至所述介质层厚度达到预定值。
一方面，在通过使所述生成物层升华去除所述生成物层的工艺(以下称为PHT工序)中，需通过温度调节器将腔室温度维持在80℃～120℃。另一方面，在刻蚀去除部分厚度所述介质层，形成少量所述生成物层时，即进行PHT工序，因此需要重复多次执行刻蚀去除部分厚度所述介质层以及PHT工序。综合上述两方面，所述处理方法的工艺步骤繁复，使得去除所述生成物层的效率低。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图4为本发明一实施例提供的生成物层的处理过程的结构示意图。
参考图1，提供基底100，所述基底100上具有介质层300。
所述基底100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述基底100为硅基底。
本实施例中，所述介质层300的材料为氧化硅。
本实施例中，所述基底100上还具有凸出于所述基底100的鳍部200，所述介质层300覆盖所述鳍部200侧壁。在其他实施例中，所述基底上还可以仅具有所述介质层。
本实施例中，所述鳍部200的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述鳍部200的数量为多个。本实施例中，所述鳍部200等间隔排布于所述基底100上。在其他实施例中，相邻所述鳍部的间隔还可以不相等。
本实施例中，形成所述基底100及鳍部200的工艺步骤包括：提供初始基底(图中未示出)；在所述初始基底表面形成图形化的鳍部掩介质层(图中未示出)；以所述鳍部掩介质层为掩膜，刻蚀所述初始基底，刻蚀后的初始基底作为所述基底100，位于所述基底100表面的凸起作为鳍部200。
本实施例中，所述鳍部200顶部覆盖有硬掩膜层220，所述介质层300顶部与所述硬掩膜层220的顶部齐平。
所述硬掩膜层220能够对所述鳍部200顶部起到保护作用。后续刻蚀去除部分厚度所述介质层300，所述硬掩膜层220可防止所述鳍部200顶部表面受到损伤。
所述硬掩膜层220的材料为氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅。本实施例中，所述硬掩膜层220的材料为氮化硅。
本实施例中，所述鳍部200顶部与所述硬掩膜层220之间还具有绝缘层210。所述绝缘层210覆盖所述鳍部200顶部表面，所述硬掩膜层220覆盖所述绝缘层210顶部表面。在其他实施例中，所述硬掩膜层还可以直接覆盖所述鳍部顶部表面。
所述绝缘层210能够防止所述硬掩膜层220与所述鳍部200顶部表面间发生原子错位，有助于提高所述硬掩膜层220与所述鳍部200的结合强度。
本实施例中，所述绝缘层210的材料为氧化硅。在其他实施例中，所述绝缘层的材料还可以为氧化锗。
本实施例中，所述绝缘层210、所述硬掩膜层220及所述介质层300的形成工艺包括：在所述基底100上形成第一绝缘膜(图中未示出)，所述第一绝缘膜覆盖所述鳍部200顶部；刻蚀所述第一绝缘膜，在所述第一绝缘膜内形成第一通孔(图中未示出)，所述第一通孔底部露出所述鳍部200顶部表面；形成填充满所述第一通孔的所述绝缘层210；在所述第一绝缘膜顶部及所述绝缘层210顶部形成第二绝缘膜(图中未示出)；刻蚀所述第二绝缘膜，在所述第二绝缘膜内形成第二通孔(图中未示出)，所述第二通孔底部露出所述绝缘层210顶部表面；形成填充满所述第二通孔的所述硬掩膜层220。所述第一绝缘膜及所述第二绝缘膜作为所述绝缘层210。
参考图2，刻蚀去除部分厚度所述介质层300，在所述介质层300顶部形成生成物层400。
本实施例中，采用干法刻蚀工艺刻蚀去除部分厚度所述介质层300。在其他实施例中，还可以采用湿法刻蚀工艺刻蚀去除部分厚度所述介质层。
本实施例中，所述干法刻蚀工艺的工艺气体包括氟化氢及氨气。氟化氢、氨气与所述介质层300发生化学反应，生成氟硅酸铵((NH4)2SiF6)及水，反应式为：
SiO2+6HF+2NH3→(NH4)2SiF6+2H2O↑。
其中，氟硅酸铵沉积于剩余所述介质层300表面，作为所述生成物层400。化学反应的另一生成物水则气化。
在所述干法刻蚀工艺进行过程中，若腔室压强过高，一方面，腔室内的氧气容易与硅基底100反应形成氧化硅，使得所述基底100厚度减小；另一方面，生成物水的气化温度与腔室压强有关。若腔室压强过高，导致水的气化温度升高，因而需将腔室温度维持在高温状态下，容易促进硅基底100发生氧化反应。若腔室压强过低，造成腔室内热传导慢，影响所述介质层300的刻蚀速率。本实施例中，腔室压强为20mTorr～2000mTorr。
具体的，本实施例中，所述腔室压强为1800mTorr。
若所述干法刻蚀工艺的工艺温度过高，硅基底100容易发生氧化反应，影响硅基底100的形成质量。若所述干法刻蚀工艺的工艺温度过低，氟化氢、氨气与所述介质层300的反应速率慢，甚至难以触发反应进行。本实施例中，所述干法刻蚀工艺的工艺温度为70℃～75℃。
具体的，本实施例中，所述干法刻蚀工艺的工艺温度为75℃。
所述干法刻蚀工艺的工艺气体还包括氮气或氩气。本实施例中，在所述干法刻蚀工艺进行过程中，向腔室内持续通入氮气。
本实施例中，通过向腔室内持续通入氮气，以在腔室内形成氮气的流动。流动的氮气能够起到冲洗作用，将部分所述生成物层400吹离所述介质层300表面。被吹离所述介质层300表面的所述生成物层400随氮气流动排出腔室外，从而减少吸附于所述介质层300的所述生成物层400的含量。
若所述氮气的流量过低，使得腔室内氮气流动缓慢，造成氮气的冲洗效果差，难以将部分所述生成物层400吹离所述介质层300表面。若所述氮气的流量过高，导致腔室压强瞬时升高并瞬时降低，影响生成物水的气化。本实施例中，所述氮气的流量为400sccm～1500sccm。
所述氮气的压强为0.1mTorr～1mTorr。本实施例中，所述氮气的压强为0.2mTorr。
本实施例中，直至剩余所述介质层300的厚度达到预定值，结束所述干法刻蚀工艺。
参考图3及图4，提供溶解液500，利用所述溶解液500淋洗或浸泡所述生成物层400，所述生成物层400溶解于所述溶解液500，以去除所述生成物层400。
所述生成物层400在所述溶解液500内的溶解度远大于所述基底100及所述介质层300在所述溶解液500内的溶解度。所述生成物层400可溶于所述溶解液500。所述基底100难溶或不溶于所述溶解液500。所述介质层300难溶或不溶于所述溶解液500。利用溶解度的差异，可借助所述溶解液500去除所述介质层300表面的所述生成物层400。
借助所述溶解液500去除所述介质层300表面的所述生成物层400，一方面，能够一次性去除所述介质层300表面的全部所述生成物层400，不必反复进行刻蚀去除部分厚度所述介质层300及将所述生成物层400溶解于所述溶解液500的步骤。另一方面，可以在较低温度下进行溶解所述生成物层400的步骤，甚至可以在常温下进行。综合上述两方面，所述处理方法的工艺步骤简单，有助于提高去除所述生成物层400的效率。
本实施例中，利用所述溶解液500浸泡所述生成物层400。
本实施例中，浸泡于所述溶解液500内的还包括：所述鳍部200、所述绝缘层210及所述硬掩膜层220。所述鳍部200、所述绝缘层210及所述硬掩膜层220均难溶或不溶于所述溶解液500。
本实施例中，浸泡所述基底100、所述介质层300及所述生成物层400的工艺与所述干法刻蚀工艺在不同腔室内进行。在其他实施例中，还可以在所述干法刻蚀工艺结束后，在同一腔室内进行浸泡所述基底、所述介质层及所述生成物层，以去除所述生成物层的工艺。
在其他实施例中，还可以利用所述溶解液淋洗所述生成物层。采用淋洗方式能够高效率的去除所述生成物层，且所述介质层表面更为干净。
本实施例中，所述溶解液500为氨水与双氧水的混合液。若所述溶解液500中的溶质浓度过低，导致所述生成物层400的溶解速率过慢，影响所述生成物层400的处理效率。本实施例中，所述溶解液500中的NH3、H2O2及H2O的摩尔数比例为1:2:100。
在其他实施例中，所述溶解液为氨水。所述溶解液500中的NH3与H2O的摩尔数比例为1:100。
在另一实施例中，所述溶解液为碳酸溶液，所述碳酸溶液的浓度为0.033mol/L。
若淋洗或浸泡时间过短，所述生成物层400难以充分溶解于所述溶解液500内，导致所述介质层300表面具有残余的所述生成物层400。若全部所述生成物层400已溶解于所述溶解液500内，仍对所述基底100及所述介质层300进行淋洗或浸泡，则会不必要的延长工艺时间。本实施例中，利用所述溶解液淋500淋洗或浸泡所述生成物层400的时间为60s～120s。
具体的，本实施例中，利用所述溶解液淋500浸泡所述生成物层400的时间为60s。
所述生成物层400的溶解速率与所述溶解液500的温度有关。若所述溶解液500的温度过低，导致所述生成物层400的溶解速率过慢，会造成处理工艺时间过长。若所述溶解液500的温度过高，所述基底100容易发生氧化反应，导致在所述基底100表面形成氧化硅膜层，影响所述基底100的形成质量。本实施例中，所述溶解液500的温度为20℃～25℃。
本实施例中，去除所述生成物层400后，还包括：提供清洗液(图中未示出)，利用所述清洗液淋洗或浸泡所述介质层300。
所述清洗液能够去除所述介质层300及所述基底100表面残留的所述溶解液500。
所述清洗液为易挥发溶液。本实施例中，所述清洗液为异丙醇。在其他实施例中，所述清洗液为丙酮。
利用所述清洗液淋洗或浸泡所述介质层300的时间为15s～40s。本实施例中，利用所述异丙醇淋洗或浸泡所述介质层300的时间为15s。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种生成物层的处理方法，其特征在于，包括：
提供基底，所述基底上具有介质层；
刻蚀去除部分厚度所述介质层，在所述介质层顶部形成生成物层；
提供溶解液，利用所述溶解液淋洗或浸泡所述生成物层，所述生成物层溶解于所述溶解液，以去除所述生成物层。
2.如权利要求1所述的处理方法，其特征在于，所述溶解液为氨水与双氧水的混合液。
3.如权利要求2所述的处理方法，其特征在于，所述溶解液中的NH3、H2O2及H2O的摩尔数比例为1:2:100。
4.如权利要求1所述的处理方法，其特征在于，所述溶解液为氨水。
5.如权利要求4所述的处理方法，其特征在于，所述溶解液中的NH3与H2O的摩尔数比例为1:100。
6.如权利要求1所述的处理方法，其特征在于，所述溶解液为碳酸溶液。
7.如权利要求6所述的处理方法，其特征在于，所述碳酸溶液的浓度为0.033mol/L。
8.如权利要求1至7任一项所述的处理方法，其特征在于，利用所述溶解液淋洗或浸泡所述生成物层的时间为60s～120s。
9.如权利要求1所述的处理方法，其特征在于，所述介质层的材料为氧化硅。
10.如权利要求1所述的处理方法，其特征在于，采用干法刻蚀工艺刻蚀去除部分厚度所述介质层。
11.如权利要求10所述的处理方法，其特征在于，所述干法刻蚀工艺的工艺气体包括氟化氢及氨气。
12.如权利要求11所述的处理方法，其特征在于，所述工艺气体还包括氮气或氩气。
13.如权利要求12所述的处理方法，其特征在于，当所述工艺气体包括氮气时，所述氮气的流量为400sccm～1500sccm。
14.如权利要求10所述的处理方法，其特征在于，所述干法刻蚀工艺的腔室压强为20mTorr～2000mTorr。
15.如权利要求1所述的处理方法，其特征在于，去除所述生成物层后，还包括：提供清洗液，利用所述清洗液淋洗或浸泡所述介质层。
16.如权利要求15所述的处理方法，其特征在于，所述清洗液为异丙醇或丙酮。
17.如权利要求15或16所述的处理方法，其特征在于，利用所述清洗液淋洗或浸泡所述介质层的时间为15s～40s。
CN201910619393.7A 2019-07-10 2019-07-10 生成物层的处理方法 Pending CN112216608A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910619393.7A CN112216608A (zh) 2019-07-10 2019-07-10 生成物层的处理方法
US16/924,976 US11309179B2 (en) 2019-07-10 2020-07-09 Method for processing product layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910619393.7A CN112216608A (zh) 2019-07-10 2019-07-10 生成物层的处理方法

Publications (1)

Publication Number Publication Date
CN112216608A true CN112216608A (zh) 2021-01-12

Family

ID=74047395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910619393.7A Pending CN112216608A (zh) 2019-07-10 2019-07-10 生成物层的处理方法

Country Status (2)

Country Link
US (1) US11309179B2 (zh)
CN (1) CN112216608A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927176B2 (en) * 2000-06-26 2005-08-09 Applied Materials, Inc. Cleaning method and solution for cleaning a wafer in a single wafer process
KR100468110B1 (ko) * 2002-07-12 2005-01-26 삼성전자주식회사 웨이퍼 처리 장치
US10242882B2 (en) * 2017-06-12 2019-03-26 International Business Machines Corporation Cyclic etch process to remove dummy gate oxide layer for fin field effect transistor fabrication
US11296077B2 (en) * 2018-11-19 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with recessed silicon cap and method forming same

Also Published As

Publication number Publication date
US11309179B2 (en) 2022-04-19
US20210013030A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
US9117759B2 (en) Methods of forming bulb-shaped trenches in silicon
JP3590636B2 (ja) パターン内に間隔層を製造する方法
JP4968861B2 (ja) 基板のエッチング方法及びシステム
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
JPH11345805A (ja) 半導体またはマイクロエレクトロニック複合構造体のＡｌ／Ｃｕ金属線からの後反応イオンエッチングによる側面ポリマ―レ―ルの除去方法
KR100441328B1 (ko) 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치
US7199059B2 (en) Method for removing polymer as etching residue
KR100444811B1 (ko) 실리콘 함유 기판 상에 전도성 규화물층 형성방법 및전도성 규화물 접촉부 형성방법
US20040235282A1 (en) Method of manufacturing semiconductor device
JP3037915B2 (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
CN112216608A (zh) 生成物层的处理方法
US6849153B2 (en) Removal of post-rie polymer on A1/CU metal line
US20040115926A1 (en) Method of wet etching an inorganic antireflection layer
CN110931432A (zh) 半导体器件及其制备方法
KR101078723B1 (ko) 반도체 소자의 제조방법
JP3199945B2 (ja) 半導体装置の製造方法およびその製造装置
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
KR100275942B1 (ko) 반도체의건식각공정에서발생하는폴리머제거방법
KR0139388B1 (ko) 반도체 소자의 콘택홀 세정방법
KR100312985B1 (ko) 반도체소자제조방법
TW202247278A (zh) 用於選擇性蝕刻膜之系統及方法
KR20060020977A (ko) 반도체 소자의 금속 부식 형성 방지 방법
KR20070024005A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination