KR100441328B1 - 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치 - Google Patents

반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치 Download PDF

Info

Publication number
KR100441328B1
KR100441328B1 KR10-2001-0051728A KR20010051728A KR100441328B1 KR 100441328 B1 KR100441328 B1 KR 100441328B1 KR 20010051728 A KR20010051728 A KR 20010051728A KR 100441328 B1 KR100441328 B1 KR 100441328B1
Authority
KR
South Korea
Prior art keywords
etching
time
container
hydrofluoric acid
reaction product
Prior art date
Application number
KR10-2001-0051728A
Other languages
English (en)
Other versions
KR20020018022A (ko
Inventor
신타니겐지
츠다무츠미
다키마사카즈
오오테라히로키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020018022A publication Critical patent/KR20020018022A/ko
Application granted granted Critical
Publication of KR100441328B1 publication Critical patent/KR100441328B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F11/00—Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent
    • C23F11/04—Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent in markedly acid liquids
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

웨이퍼 처리 장치에 있어서, 웨이퍼(2)를 수용하여 소정의 처리를 실시하기 위한 용기(1)에 불화수소산 가스 공급관(5)과 진공 배기관(4)이 접속되어 있다. 불화수소산 가스의 공급을 제어하는 제어부(11)가 마련되어 있다. 제어부(11)를 통해서, 용기(1) 내부에 불화수소산 가스를 공급하는 시간은, 반응 생성물의 에칭이 시작되기까지의 시간보다도 길고, 게이트 절연막의 에칭이 시작되기까지의 시간보다도 짧게 설정된다. 이것에 의해서, 게이트 절연막을 에칭하지 않고 반응 생성물만을 실질적으로 에칭할 수 있다.

Description

반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리 장치{METHOD OF FABRICATING SEMICONDUCTOR DEVICE AND WAFER TREATMENT APPARATUS EMPLOYED THEREFOR AS WELL AS SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리 장치 및 반도체 장치, 그리고 게이트 전극 형성후의 세정 방법에 관한 것이며, 높은 에칭 선택성이 얻어지는 반도체 장치의 제조 방법 및 게이트 전극 형성후의 세정 방법과, 그 제조 방법 또는 세정 방법에 이용되는 웨이퍼 처리 장치와, 그와 같은 제조 방법에 의해서 얻어지는 반도체 장치에 관하는 것이다.
반도체 디바이스 중, 특히 논리 회로나 시스템 LSI에 이용되고 있는 트랜지스터에는 고성능화가 요구되고 있다. 이러한 요구에 부합하기 위하여 트랜지스터에서의 게이트 절연막의 막두께는 3nm 이하로 설정되어 있다. 또한, 최근에는, 게이트 절연막의 막두께를 2nm보다도 얇게 하기 위한 개발이 진행되고 있다.
트랜지스터의 게이트 전극을 형성할 때의 에칭에 있어서는, 게이트 절연막에 대하여 높은 선택성을 갖는 조건에 의해 실질적으로 게이트 전극으로 되는 도전층이 에칭되도록 하여, 얇은 게이트 절연막이 에칭되는 것을 방지하고 있다.
그런데, 이 게이트 전극을 형성할 때의 에칭에 있어서는, 에칭시에 발생하는반응 생성물이, 게이트 전극의 측벽부의 표면이나 게이트 전극을 패터닝하기 위한 마스크 재료의 표면에 부착된다. SEM(scanning electron microscope) 관찰에 따르면, 이러한 반응 생성물은 표면에 거의 정합적으로(conformally) 부착되어 있는 것을 확인하였다. 반도체 장치의 신뢰성을 확보하기 위해서는, 게이트 전극의 표면에 부착된 이러한 반응 생성물을 제거해야 한다.
이러한 반응 생성물을 제거하기 위해서, 종래에는 약액(chemical solution)을 이용한 습식 세정이 행하여지고 있었다. 이하, 이러한 습식 세정을 포함하는 반도체 장치의 제조 방법의 일례에 대하여 설명한다.
우선, 반도체 기판 상에 게이트 절연막이 되는 절연막을 형성한다. 그 절연막 상에, 게이트 전극이 되는 폴리 실리콘막을 형성한다. 그 폴리 실리콘막 상에 게이트 전극을 형성할 때의 마스크 재료로 되는 실리콘 산화막을 형성한다. 그 실리콘 막에 소정의 에칭을 실시함으로써 마스크 재료를 형성한다.
그 마스크 재료를 마스크로 하여, 예를 들면, Cl2및 O2를 포함하는 혼합 가스 또는 HBr, Cl2및 O2를 포함하는 혼합 가스를 플라즈마화시킨 분위기내에서, 폴리 실리콘막에 에칭을 실시함으로써 게이트 전극의 패터닝을 실행한다. 이 패터닝시에, 게이트 전극의 측벽 표면이나 마스크 재료의 표면에 반응 생성물이 부착된다. 게이트 전극을 형성한 후, 게이트 전극에 부착된 반응 생성물을 습식 세정에 의해 제거한다.
특히, Cl2및 O2를 포함하는 혼합 가스 또는 HBr, Cl2및 O2를 포함하는 혼합 가스를 플라즈마화시켜 에칭을 행한 경우, 반응 생성물은 SiOxCly혹은 SiOxBry등 이며, 주된 성분은 실리콘 산화물인 것이 알려져 있다.
이것에 의해서, 반응 생성물은, 예를 들면 희석 불화수소산(DHF:Dilute Hydrofluoric acid)이나 암모니아 과수(NH4OH+H2O2+H2O: APM) 등의 세정액에 반도체 기판을 침적함으로써 제거된다. 이렇게 하여 반응 생성물이 제거된다.
또한, 반응 생성물의 제거후, 예를 들면 콘택트 홀에 매립된 텅스텐 등을 거쳐서 배선과 게이트 전극을 전기적으로 접속하기 위해서, 게이트 전극 상에 남아 있는 마스크 재료를 제거해야 한다.
이 마스크 재료는 TEOS 산화막 등의 실리콘 산화막이다. 따라서, 예를 들면 희석 불화수소산에 의해서 이 실리콘 산화막으로 이루어지는 마스크 재료가 제거된다. 이렇게 하여, 마스크 재료로서의 실리콘 산화막이 제거되어 게이트 전극이 형성된다.
그러나, 종래의 반도체 장치의 제조 방법에서는, 후술하는 바와 같은 문제점이 있다.
전술한 바와 같이, 게이트 전극을 형성할 때에 게이트 전극의 측벽의 표면 등에 부착되는 반응 생성물은, SiOxCly혹은 SiOxBry등의 실리콘 산화물을 주 성분으로 하는 것이다. 한편, 게이트 절연막도 실리콘 기판을 산화함으로써 얻어지는 실리콘 산화물로 이루어진다.
이 때문에, 희불화수소산(DHF)이나 암모니아 과수(APM) 등의 세정액을 이용하여 반응 생성물을 제거하려고 하면, 게이트 절연막에도 에칭이 실시되게 된다.
그 때문에, 예를 들면, 도 27의 테두리(105)로 나타내는 바와 같이 실리콘 기판(101)과 게이트 전극(103)의 사이에 위치하는 게이트 절연막(102)의 부분이 에칭되어, 게이트 전극(103)의 각 부분이 노출되는 경우가 있었다.
이 때문에, 노출된 게이트 전극(103)의 각 부분으로부터 전류가 누설되어 트랜지스터의 전기적 특성이 열화되어, 반도체 장치의 신뢰성이 저하된다고 하는 문제가 있었다.
또한, 예를 들면 도 28에 도시하는 바와 같이, 게이트 전극이 폴리 실리콘막(103a) 및 텅스텐 실리사이드 막(103b)으로 이루어지는 폴리사이드 구조의 게이트 전극(103)인 경우에는, 암모니아 과수(APM)를 이용하여 반응 생성물을 제거하고자 하면, 게이트 절연막(102)(테두리(105) 부분)에 부가하여, 텅스텐 실리사이드 막(103b)의 측벽 부분도 에칭(사이드 에칭)되는 경우가 있었다.
이 경우에는, 게이트 전극(103)을 층간 절연막으로 피복할 때에 에칭된 부분이 매립되지 않아 보이드(void)로 될 우려가 높고, 반도체 장치의 신뢰성을 저하시키는 하나의 요인으로 되어 있었다.
또한, 전술한 바와 같이, 마스크 재료로서의 실리콘 산화막은 희석 불화수소산에 의해서 제거된다. 그러나, 게이트 절연막도 실리콘 산화막으로 형성되어 있기 때문에, 마스크 재료를 제거할 때에 동시에 게이트 절연막에도 에칭을 실시하게된다.
그 때문에, 도 29에 도시하는 바와 같이, 실리콘 기판(101)과 게이트 전극(103) 사이에 위치하는 게이트 절연막(102)의 일부가 에칭되게 되어, 게이트 전극(103) 하부의 각 부분(105)이 노출되는 경우가 있었다.
그 결과, 반응 생성물을 제거하는 경우와 마찬가지로, 노출된 게이트 전극 하부의 각 부분(105)으로부터 전류가 누설되어 트랜지스터의 전기 특성이 열화된다고 하는 문제가 있었다.
본 발명은 상기 문제점을 해결하기 위해서 이루어진 것으로, 일 목적은, 에칭에 있어서 높은 선택성이 얻어지는 반도체 장치의 제조 방법을 제공하는 것에 있다. 다른 목적은, 그와 같은 반도체 장치의 제조 방법에 이용되는 웨이퍼 처리 장치를 제공하는 것에 있다. 또 다른 목적은, 그와 같은 반도체 장치의 제조 방법에 의해서 얻어지는 반도체 장치를 제공하는 것에 있다.
도 1은 본 발명의 실시예 1에 따른 웨이퍼 처리 장치의 단면도,
도 2는 실시예 1에 따른 반도체 장치의 제조 방법의 일 공정을 나타내는 단면도,
도 3은 실시예 1에 있어서, 도 2에 도시하는 공정 이후에 행하여지는 공정을 나타내는 단면도,
도 4는 실시예 1에 있어서, 도 3에 도시하는 공정 이후에 행하여지는 공정을 나타내는 단면도,
도 5는 실시예 1에 있어서, 도 4에 도시하는 공정 이후에 행하여지는 공정을 나타내는 단면도,
도 6은 실시예 1에 있어서, 도 5에 도시하는 공정 이후에 행하여지는 공정을 나타내는 단면도,
도 7은 실시예 7에 있어서, 불화수소산 가스를 용기 내부에 도입한 이후의 경과 시간에 대한 반응 생성물과 게이트 절연막 각각의 절삭량을 나타내는 그래프,
도 8은 본 발명의 실시예 2에 따른 반도체 장치의 제조 방법(세정 방법)을 설명하기 위한 도면,
도 9는 본 발명의 실시예 3에 따른 웨이퍼 처리 장치의 단면도,
도 10은 실시예 3에 따른 반도체 장치의 제조 방법의 일 공정을 나타내는 단면도,
도 11은 실시예 3에 있어서, 처리 방법을 설명하기 위한 도면,
도 12는 본 발명의 실시예 4에 따른 웨이퍼 처리 장치의 단면도,
도 13은 실시예 4에 있어서, 처리 방법을 설명하기 위한 도면,
도 14는 실시예 4에 있어서, 반응 생성물이 에칭되는 모양을 나타내는 제 1 단면도,
도 15는 실시예 4에 있어서, 반응 생성물이 에칭되는 모양을 나타내는 제 2 단면도,
도 16은 실시예 4에 있어서, 반응 생성물이 에칭되는 모양을 나타내는 제 3 단면도,
도 17은 실시예 4에 있어서, 사전에 수증기를 도입한 경우에서의 불화수소산 가스를 용기 내로 도입한 이후의 시간에 대한 반응 생성물과 게이트 절연막 각각의 절삭량을 나타내는 그래프,
도 18은 본 발명의 실시예 5에 따른 웨이퍼 처리 장치의 단면도,
도 19는 실시예 5에 있어서, 처리 방법을 설명하기 위한 도면,
도 20은 본 발명의 실시예 6에 따른 웨이퍼 처리 장치의 단면도,
도 21은 실시예 6에 있어서, 처리 방법을 설명하기 위한 도면,
도 22는 실시예 6에 있어서, 반응 생성물이 에칭되는 모양을 나타내는 제 1 단면도,
도 23은 실시예 6에 있어서, 반응 생성물이 에칭되는 모양을 나타내는 제 2 단면도,
도 24는 실시예 6에 있어서, 반응 생성물이 에칭되는 모양을 나타내는 제 3 단면도,
도 25는 실시예 6에 따른 반도체 장치의 제조 방법의 일 공정을 나타내는 단면도,
도 26은 본 발명의 실시예 7에 따른 반도체 장치의 제조 방법의 일 공정을 나타내는 단면도,
도 27은 종래의 반도체 장치의 제조 방법의 일 공정을 나타내는 단면도,
도 28은 종래의 반도체 장치의 제조 방법의 일 공정을 나타내는 다른 단면도,
도 29는 종래의 반도체 장치의 제조 방법의 일 공정을 나타내는 또 다른 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 용기 2 : 웨이퍼
3 : 스테이지 4 : 진공 배기관
5 : 불화수소산 가스 공급관 11 : 제어부
22, 24 : 실리콘 산화막 23 : 폴리 실리콘막
24a : 산화막 마스크 25 : 레지스트 패턴
본 발명의 일 특징에 따른 반도체 장치의 제조 방법은, 반도체 기판 상에 형성된, 소정의 에칭 특성을 갖는 제 1 부분 및 소정의 에칭 특성과는 다른 에칭 특성을 갖는 제 2 부분에 대하여, 에칭용 가스를 이용하여 용기 내부에서 소정의 처리를 실시하는 웨이퍼 처리 공정을 포함하는 반도체 장치의 제조 방법이다. 웨이퍼 처리 공정은 용기 내부에 에칭용 가스를 도입하는 에칭 가스 공급 공정을 구비하고 있다. 용기 내부에 에칭용 가스를 도입하고 나서 제 1 부분의 에칭이 시작되기까지의 시간을 제 1 개시 시간으로 하고, 용기 내부에 에칭용 가스를 도입하고 나서 제 2 부분의 에칭이 개시되기까지의 시간을 제 1 개시 시간보다도 긴 제 2 개시 시간이라고 하면, 에칭 가스 공급 공정이 행하여지는 시간은, 제 1 개시 시간보다도 길고 제 2 개시 시간보다도 짧다.
본 제조 방법에 따르면, 에칭 가스 공급 공정이 행하여지는 시간이 제 1 개시 시간보다도 길고 제 2 개시 시간보다도 짧은 것으로, 제 2 부분의 에칭이 시작되기 전에 제 1 부분만이 에칭된다. 그 결과, 제 2 부분을 실질적으로 에칭하지 않고 제 1 부분을 선택적으로 에칭할 수 있다.
보다 구체적으로, 제 1 개시 시간과 제 2 개시 시간의 시간 차이는 약 5초 이하인 것이 바람직하다.
이 경우에는, 후술하는 바와 같이, 예를 들면 게이트 절연막을 에칭하지 않고 반응 생성물만을 선택적으로 효율 좋게 제거할 수 있다.
바람직하게는, 반도체 기판 상에 절연막을 형성하는 공정과, 절연막 상에 도전 영역을 형성하는 공정을 구비하며, 절연막을 형성하는 공정은 게이트 절연막을 형성하는 공정을 포함하고, 도전 영역을 형성하는 공정은 게이트 절연막 상에 게이트 전극부를 형성하는 공정을 포함하며, 제 1 부분은 게이트 전극부를 형성할 때에 생성되고, 게이트 절연막의 표면 및 게이트 전극부의 표면을 피복하다 반응 생성물을 포함하며, 제 2 부분은 게이트 절연막을 포함하며, 에칭용 가스는 불화수소산 가스(hydrofluoric acid)를 포함하고 있다.
이 경우에는, 게이트 전극부를 형성할 때에 부착된 반응 생성물을 제거할 때에, 게이트 절연막에 실질적으로 에칭을 실시하지 않고 반응 생성물에 선택적으로 에칭을 실시할 수 있어, 반응 생성물을 선택적으로 제거할 수 있다.
또한 바람직하게는, 웨이퍼 처리 공정은, 에칭 가스 공급 공정 전에, 제 1 개시 시간을 더욱 짧게 하기 위한 반응 촉진 가스를 용기 내로 도입하는 첨가 가스 공급 공정을 구비하고 있다.
이 경우에는, 반응 촉진 가스에 의해 제 1 개시 시간이 단축됨으로써, 제 1 부분에 에칭이 실시되는 시간이 길게 된다. 그 결과, 웨이퍼 처리 공정의 처리 시간을 단축할 수 있다.
또한 바람직하게는, 웨이퍼 처리 공정에서는, 첨가 가스 공급 공정과 에칭 가스 공급 공정은 교대로 실행된다.
이와 같이, 첨가 가스 공급 공정과 에칭 가스 공급 공정이 교대로 실행됨으로써, 제 2 부분을 남기고 제 1 부분을 선택적으로 확실히 제거할 수 있다.
바람직하게는, 웨이퍼 처리 공정에서는, 첨가 가스 공급 공정은 에칭 가스 공급 공정이 시작된 후에도 계속해서 실행된다.
이 경우에는, 에칭 가스 공급 공정에서의 에칭 속도를 향상시킬 수 있어, 웨이퍼 처리 공정의 처리 시간을 단축할 수 있다.
또한 바람직하게는, 웨이퍼 처리 공정은 용기 내부의 배기를 수행하는 배기 공정을 구비하며, 배기 공정은 적어도 에칭 가스 공급 공정이 행해지고 있는 동안에는 실행되지 않는다.
이 경우에는, 배기 공정이 항상 실행되어 있는 경우와 비교하면, 에칭 가스공급 공정에서는 용기 내부의 압력이 보다 높아져, 제 1 부분에 효과적으로 에칭을 실시할 수 있다.
바람직하게는, 반도체 기판 상에 게이트 절연막을 개재(介在)시켜서 도전층을 형성하는 공정과, 도전층 상에 마스크로 되는 층을 형성하는 공정과, 그 마스크로 되는 층을 마스크로 하여 도전층에 에칭을 실시함으로써 게이트 전극을 형성하는 공정과, 게이트 전극이 형성된 후 그 게이트 전극상에 남는 마스크로 되는 층을 제거하는 공정을 구비하며, 웨이퍼 처리 공정은 마스크로 되는 층을 제거하는 공정을 포함하고, 제 1 부분은 마스크로 되는 층을 포함하며, 제 2 부분은 상기 게이트 절연막을 포함하고, 에칭 가스 공급 공정에서는 에칭 가스로서 불화수소산 가스가 공급된다.
이 경우에는, 게이트 전극을 패터닝할 때에 이용한 마스크로 되는 층을 제거할 때에, 게이트 절연막을 실질적으로 에칭을 실시하지 않고 마스크로 되는 층에 선택적으로 에칭을 실시할 수 있어, 마스크로 되는 층을 선택적으로 제거할 수 있다.
또한 바람직하게는, 웨이퍼 처리 공정에서는 에칭 가스 공급 공정이 반복하여 실시된다.
이것에 의해, 한 번의 에칭에 의해 마스크로 되는 층을 제거할 수 없는 경우에서도, 에칭 가스 공급 공정을 반복함으로써 게이트 절연막에 에칭을 실시하지 않고 마스크로 되는 층을 확실히 제거할 수 있다.
또한 바람직하게는, 웨이퍼 처리 공정은 용기 내부의 배기를 수행하는 배기공정을 구비하며, 에칭 가스 공급 공정과 배기 공정이 교대로 행하여진다.
이것에 의해, 에칭 가스 공급 공정에서는 용기 내부의 압력이 높아져, 마스크로 되는 층에 효과적으로 에칭을 실시할 수 있다.
본 발명의 다른 특징에 따른 반도체 장치는, 청구항 1∼10 중의 어느 한 항에 기재된 반도체 장치의 제조 방법에 의해서 제조된 반도체 장치이다.
본 반도체 장치에 따르면, 제 1 부분이 제 2 부분에 대하여 선택적으로 에칭됨으로써, 예를 들면, 게이트 전극을 형성할 때에 부착된 반응 생성물을 게이트 절연막을 실질적으로 에칭하지 않고 제거할 수 있다. 또한, 게이트 전극을 형성할 때의 마스크로 되는 층을, 게이트 절연막을 실질적으로 에칭하지 않고 제거할 수 있다. 그 결과, 반도체 장치의 전기적 특성의 열화를 방지할 수 있다.
본 발명의 또 다른 특징에 따른 웨이퍼 처리 장치는, 웨이퍼상에 형성된, 소정의 에칭 특성을 갖는 제 1 부분 및 그 소정의 에칭 특성과는 다른 에칭 특성을 갖는 제 2 부분에 대하여, 에칭용 가스를 이용하여 소정의 처리를 실시하기 위한 웨이퍼 처리 장치에 있어서, 용기, 에칭 가스 공급부 및 제어부를 구비하고 있다. 용기는 웨이퍼를 수용한다. 에칭 가스 공급부는 용기 내부에 에칭용 가스를 공급한다. 제어부는 에칭 가스 공급부로부터 용기로의 에칭용 가스의 공급을 제어한다. 제어부는, 용기 내부에 에칭용 가스를 도입하고 나서 제 1 부분의 에칭이 시작되기까지의 시간을 제 1 개시 시간으로 하고, 용기 내부에 에칭용 가스를 도입하고 나서 제 2 부분의 에칭이 시작되기까지의 시간을 제 1 개시 시간보다도 긴 제 2 개시 시간이라고 하면, 제 1 개시 시간보다도 길고 제 2 개시 시간보다도 짧은 시간만큼 에칭 가스 공급부로부터 용기로의 에칭용 가스의 공급을 실행하는 기능을 구비하고 있다.
본 웨이퍼 처리 장치에 따르면, 제 2 부분의 에칭이 시작되기 전에 제 1 부분만이 에칭되어, 제 2 부분에 실질적으로 에칭을 실시하지 않고 제 1 부분에 선택적으로 에칭을 실시할 수 있다. 이것에 의해, 예를 들면 반도체 장치의 게이트 전극을 형성할 때에 부착된 반응 생성물을 에칭으로 제거할 때에, 게이트 절연막은 실질적으로 에칭되지 않고 반응 생성물만을 선택적으로 제거할 수 있어, 반도체 장치의 전기적 특성의 열화를 방지할 수 있다.
특히, 본 웨이퍼 처리 장치에서는 제 1 개시 시간과 제 2 개시 시간의 시간 차이가 약 5초 이하인 경우에, 제 1 부분에 선택적으로 확실히 에칭을 실시할 수 있다.
바람직하게는, 제 1 개시 시간을 짧게 하기 위한 반응 촉진 가스를 용기 내부에 공급하는 첨가 가스 공급부를 구비하며, 제어부는 에칭용 가스를 공급하기 전에, 첨가 가스 공급부로부터 용기 내로 반응 촉진 가스의 공급을 실행하는 기능을 포함하고 있다.
이 경우에는, 반응 촉진 가스에 의해 제 1 개시 시간이 단축됨으로써 제 1 부분에 에칭이 실시되는 시간이 더욱 길게 된다. 그 결과, 처리를 위한 시간이 단축되어 웨이퍼 처리 장치의 생산성(throughout)을 향상시킬 수 있다.
또한 바람직하게는, 제어부는 에칭용 가스의 공급과 반응 촉진 가스의 공급을 교대로 실행하는 기능을 포함하고 있다.
이 경우에는, 에칭용 가스의 공급과 반응 촉진 가스의 공급이 교대로 실행됨으로써 제 1 부분에 에칭이 반복적으로 실시되어 제 2 부분을 남기고 제 1 부분을 선택적으로 확실히 제거할 수 있다.
또한 바람직하게는, 제어부는 에칭용 가스의 공급을 실행하고 있는 동안에도 반응 촉진 가스의 공급을 실행하는 기능을 포함하고 있다.
이 경우에는, 에칭용 가스가 공급되어 있는 동안에 반응 촉진 가스가 공급됨으로써 제 1 부분에 에칭을 실시할 때의 에칭 속도를 향상시킬 수 있다. 이것에 의해, 처리 시간이 단축되어 웨이퍼 처리 장치의 생산성을 향상시킬 수 있다.
바람직하게는, 용기 내부를 배기하는 배기부를 구비하며, 제어부는 적어도 에칭 가스의 공급이 실행되어 있는 동안은 배기부를 동작시키지 않는 기능을 포함하고 있다.
이 경우에는, 배기가 항상 실행되고 있는 경우와 비교하면, 에칭 가스의 공급이 실행되어 있는 동안의 용기 내부의 압력이 더욱 높아져, 제 1 부분에 효과적으로 에칭을 실시할 수 있다.
본 발명의 또 다른 특징에 따른 게이트 전극 형성후의 세정 방법은, 반도체 기판 상에 게이트 절연막을 경유하고, 또한, 마스크를 이용하여 에칭하여 패터닝된 게이트 전극을 형성한 이후에, 에칭에 의해 생성된 반응 생성물을 불화수소산 가스로 제거하는 것을 특징으로 한다.
본 발명의 게이트 전극 형성후의 세정 방법에 따르면, 게이트 절연막을 절삭(scraping)하지 않고 반응 생성물을 제거할 수 있다.
바람직하게는, 게이트 전극은 적어도 실리콘을 포함하는 막으로 이루어진다.
이 경우에는, 실리콘을 포함하는 막으로 이루어지는 게이트 전극을 형성할 때에 발생하는 반응 생성물의 주 성분은 실리콘 산화물로 되어, 불화수소산 가스로 반응 생성물을 제거할 때에 게이트 절연막을 제거하지 않고 확실히 반응 생성물을 제거할 수 있다.
또한 바람직하게는, 불화수소산 가스로 반응 생성물을 제거하는 시간을, 불화수소산 가스에 의해서 반응 생성물에 절삭이 발생하는 시각과, 게이트 절연막에 절삭이 발생하는 시각의 반응 시간차 이내에서 실행하는 것을 특징으로 한다.
이 경우에는, 게이트 절연막에 절삭이 발생하지 않고 반응 생성물만을 제거할 수 있다.
또한 바람직하게는, 반응 시간 차이를 반복하여 설정함으로써, 반응 생성물을 불화수소산 가스로 제거하는 것을 특징으로 한다.
이 경우에는, 반응 생성물만을 확실하게 제거할 수 있고, 구체적으로는, 게이트 전극 형성후의 반도체 기판을 용기 내부에 탑재하고, 반응 시간 차이의 반복은, 용기 내부를 진공으로 하는 공정과 불화수소산 가스를 충전하는 공정을 반복함으로써 행하여진다.
바람직하게는, 불화수소산 가스를 이용하여 반응 생성물을 제거할 때의 설정온도를 40℃보다도 낮은 온도로 설정하는 것을 특징으로 한다.
이 경우에는, 반응 시간 차이가 짧게 되는 것을 억제하여, 반응 생성물만을 비교적 용이하게 제거할 수 있다. 또한, 설정 온도의 하한선은 실온 정도로 하는것이 바람직하다.
(실시예 1)
본 발명의 실시예 1에 따른 웨이퍼 처리 장치와 그것을 이용한 반도체 장치의 제조 방법에 대하여 설명한다. 도 1에 도시하는 바와 같이, 웨이퍼 처리 장치는 웨이퍼(2)를 수용하고 웨이퍼(2)에 소정의 처리를 실시하기 위한 용기(1)를 갖고 있다. 용기(1) 내부에는 웨이퍼(2)를 유지하기 위한 스테이지(3)가 마련되어 있다. 또한, 용기(1)에는, 불화수소산 가스 공급관(5)과 진공 배기관(4)이 접속되어 있다. 불화수소산 가스 공급관(5)에 의해서 불화수소산 가스가 용기(1) 내부에 공급된다. 진공 배기관(4)에 의해서 용기(1)의 내부는 배기된다. 또한, 웨이퍼 처리 장치는 불화수소산 가스의 공급을 제어하는 제어부(11)를 갖고 있다.
다음에, 상술한 웨이퍼 처리 장치를 이용한 반도체 장치의 제조 방법의 일례에 대하여 설명한다. 우선, 도 2에 도시하는 바와 같이, 예를 들면 열산화법에 의해 실리콘 기판(21) 상에 게이트 절연막(∼2㎚)으로 되는 실리콘 산화막(22)을 형성한다. 실리콘 산화막(22) 상에는, 예를 들면 CVD 법에 의해 게이트 전극(∼200㎚)으로 되는 폴리 실리콘막(23)을 형성한다. 폴리 실리콘막(23) 상에는, 예를 들면 CVD 법에 의해 마스크 재료(∼50㎚)로 되는 실리콘 산화막(24)을 형성한다.
다음에, 도 3에 도시하는 바와 같이, 실리콘 산화막(24) 상에 마스크 재료를 형성하기 위한 레지스트 패턴(25)을 형성한다. 다음에, 도 4에 도시하는 바와 같이, 레지스트 패턴(25)을 마스크로서 이용하여 실리콘 산화막(24)에 에칭을 실시함으로써, 게이트 전극을 패터닝하기 위한 산화막 마스크(24a)를 형성한다. 그 후, 레지스트 패턴(25)을 제거한다.
다음에, 도 5에 도시하는 바와 같이, 산화막 마스크(24a)를 마스크로서 이용하여, 예를 들면 Cl2및 O2를 포함하는 혼합 가스 또는 HBr, Cl2및 O2를 포함하는 혼합 가스를 플라즈마화시킨 분위기내에서 폴리 실리콘막(23)에 에칭을 실시함으로써, 게이트 전극(23a)를 형성한다. 이러한 에칭시에, 게이트 전극(23a)의 측벽 표면이나 산화막 마스크(24a)의 표면 등에는 반응 생성물(26)이 부착된다.
다음에, 부착된 반응 생성물(26)을 웨이퍼 처리 장치를 이용하여 제거한다. 우선, 도 1에 도시하는 바와 같이, 웨이퍼(2)로서 실리콘 기판(21)을 스테이지(3)에 탑재한다. 다음에, 진공 배기관(4)을 이용하여 용기(1) 내부를 배기시켜 소정의 진공 상태를 형성한다. 그 후, 제어부(11)에 의해 불화수소산 가스를 불화수소산 가스 공급관(5)으로부터 용기(1) 내부로 공급시켜, 불화수소산 가스를 웨이퍼(2)에 접촉시킨다.
후술하는 바와 같이, 불화수소산 가스가 웨이퍼(2)에 접촉함으로써 불화수소산 가스와 반응 생성물(26)이 서로 반응하게 되어 반응 생성물(26)이 에칭되고, 그 결과 반응 생성물(26)이 게이트 전극(23a)의 측벽 표면 등으로부터 제거된다. 이렇게 하여, 도 6에 도시하는 바와 같이, 반응 생성물(26)이 제거된 게이트 전극(23a)이 형성된다.
상술한 반도체 장치의 제조 방법에서는, 게이트 전극(23a) 등의 표면에 부착된 반응 생성물(26)은 웨이퍼 처리 장치에 의해서 제거(세정)된다. 이하, 이 제거 과정에 대하여 상세히 설명한다. 우선, 도 7에 도시하는 바와 같이, 용기(1) 내부에 불화수소산 가스를 공급하고 나서 반응 생성물(26)의 에칭(그래프 A)이 시작되기까지의 시간 t1과, 게이트 절연막이 되는 실리콘 산화막(22)의 에칭(그래프 B)이 시작되기까지의 시간 t2는 시간 차이 T(t2-t1)가 생긴다. 즉, 반응 생성물(26)에서 보다 빨리 에칭이 시작된다.
이러한 시간 차이 T가 발생하는 원인으로서 이하와 같은 것이 고려된다. 전술한 바와 같이, Cl2및 O2를 포함하는 혼합 가스 또는 HBr, Cl2및 O2를 포함하는 혼합 가스를 플라즈마화시켜 게이트 전극(23a)을 형성하기 위한 에칭을 실시한 경우, 반응 생성물(26)은 SiOxCly혹은 SiOxBry등으로서, 실리콘 산화물이 주된 성분인 것이 알려져 있다.
실리콘 산화물로 이루어지는 반응 생성물(26)과 불화수소산 가스가 반응하면 물(H20)이 생성된다. 이러한 반응이 진행되어 발생하는 물의 양이 임의의 양을 초과하면, 에칭(절삭)의 속도가 급격히 증가한다. 반응 생성물(26)과 실리콘 산화막(22)에 있어서는, 반응 생성물(26)쪽이 실리콘 산화막(22)보다도 반응이 빠르게 진행한다.
그 때문에, 불화수소산 가스와 반응 생성물(26)의 반응에 의해 발생하는 물의 양이 임의의 양에 도달하는 시간 t1의 경우가, 불화수소산 가스와 실리콘 산화막(22)의 반응에 의해 발생하는 수량이 임의 양에 도달하기까지의 시간 t2보다도 짧게 된다. 그 결과, 반응 생성물(26)의 경우가 실리콘 산화막(22)보다도 에칭이 빨리 시작된다고 생각된다.
따라서, 도 7에 도시하는 바와 같이, 용기(1) 내부에 불화수소산 가스를 공급하는 시간 t를, 반응 생성물(26)의 에칭이 시작되기까지의 시간 t1보다도 길고, 게이트 절연막이 되는 실리콘 산화막(22)의 에칭이 시작되기까지의 시간 t2 보다도 짧게 설정함으로써, 실리콘 산화막(22)을 실질적으로 에칭하지 않고, 반응 생성물(26)만을 선택적으로 에칭할 수 있다.
이것에 의해, 반응 생성물(26)에는 실질적으로 시간 t와 시간 t1의 차이에 상당하는 시간만큼 에칭이 실시되게 된다. 그리고, 불화수소산 가스를 공급하는 시간 t를 시간 t2에까지 연장시킴으로써, 반응 생성물(26)에는 시간 t1과 시간 t2의 최대 시간 차이 T에 상당하는 시간만큼 에칭이 실시되게 된다.
이 때, 실리콘 산화막(22)에는 에칭은 실시되지 않기 때문에, 실리콘 기판(21)에 손상이 미치지 않는다. 또한, 시간 t1 및 시간 t2는 사전에 실험에 의해서 구하여 놓는 것이 바람직하다.
또한, 불화수소산 가스와 반응 생성물 등의 반응은 온도의 의존한다는 것을 알았고, 용기(1) 내부의 온도를 40℃ 이상으로 설정한 상태로 실행하면, 시간 차이 T가 짧게 되는 것이 밝혀져 실용적이지 않다는 것을 알았다.
따라서, 실리콘 산화막(22)에 대하여 충분한 선택성을 갖고 반응 생성물(26)을 에칭하기 위해서는, 용기(1) 내부의 온도를 실온 이상이고 40℃ 미만으로 설정하는 것이 바람직한 것을 판명하였다.
또한, 상술한 반도체 장치의 제조 방법에서는, 게이트 전극으로서 폴리 실리콘막으로 이루어지는 게이트 전극을 예로 들어 설명하였다. 이밖에도, 게이트 전극으로서, 예를 들면 폴리 실리콘막과 금속 실리사이드막등으로 이루어지는 폴리사이드 구조의 게이트 전극의 경우에 있어서도, 반응 생성물을 제거할 때에 불화수소산 가스와 금속 실리사이드막 등과의 반응은 거의 진행되지 않고, 게이트 전극의 측면이 에칭(사이드 에칭)되지도 않는다는 것을 알았다.
이것에 의해, 게이트 전극을 층간 절연막으로 피복할 때에 보이드(void)가 발생할 우려도 없게 되어, 반도체 장치의 신뢰성이 향상된다.
(실시예 2)
본 발명의 실시예 2에 따른 반도체 장치의 제조 방법에 대하여 설명한다. 실시예 1에서 설명한 시간 차이 T에 상당하는 시간만큼의 반응 생성물의 에칭에 따라서는, 반응 생성물(26)을 완전하게 제거하는 것이 곤란한 경우가 있다. 그와 같은 경우, 도 8에 도시하는 바와 같이, 불화수소산 가스의 도입과 배기를 반복함으로써 반응 생성물(26)을 거의 완전하게 제거할 수 있다. 이에 대하여 설명한다.
실시예 1에서 설명한 도 5에 도시하는 공정에 있어서, 우선, 도 8에 도시하는 바와 같이, 반응 생성물(26)의 에칭이 시작되기까지의 시간보다도 길고, 실리콘 산화막(22)의 에칭이 시작되기까지의 시간보다도 짧은 시간 t만큼 용기(1) 내부에 불화수소산 가스를 도입한다(1회째). 불화수소산 가스의 도입에 의해, 용기(1) 내부에서의 불화수소산 가스의 압력이 상승한다. 이것에 의해, 실리콘 산화막(22)을 실질적으로 에칭하지 않고, 반응 생성물(26)만이 선택적으로 에칭된다. 그 후, 불화수소산 가스의 공급을 중단한다.
다음에, 도 8에 도시하는 바와 같이, 진공 배기관(4)을 통해서 용기(1) 내부를 배기시키고, 용기(1) 내부 및 웨이퍼(2)의 표면을 깨끗하게 한다. 용기 내부를 배기시킴으로써 불화수소산 가스의 압력은 내려 간다. 또한, 불화수소산 가스와 반응 생성물이 반응함으로써 발생한 물이 제거된다. 다음에, 불화수소산 가스를 상기 소정 시간 t만큼 용기(1) 내부에 다시 도입한다(2회째). 이것에 의해, 1회째의 불화수소산 가스에 의한 에칭의 경우와 마찬가지로, 잔존하는 반응 생성물(26)이 선택적으로 제거된다.
이하, 이 조작(단계)을 적당한 회수만큼 반복함으로써, 실리콘 산화막(22)을 실질적으로 에칭하지 않고 게이트 전극(23a)의 표면에 부착된 반응 생성물(26)을 거의 완전하게 제거할 수 있다.
또한, 본 실시예에서는, 불화수소산 가스를 도입하는 시간의 상한을 실리콘 산화막(22)의 에칭이 시작되기까지의 시간 t2로 하였다. 그러나, 실리콘 산화막이 다소 에칭된 상태이어도, 게이트 전극 하단의 모서리 부분이 노출되지 않아 누설 전류가 줄어드는 경우, 또는 게이트 전극의 측면이 에칭되지 않는 경우에는, 그와 같은 시간을 상한으로 할 수 있어, 반응 생성물(26)을 보다 효율적으로 에칭할 수 있게 된다.
(실시예 3)
실시예 1에서 설명한 바와 같이, 웨이퍼 처리 장치에서는, 불화수소산 가스를 공급하는 시간으로서, 반응 생성물(26)의 에칭이 시작되기까지의 시간 t1보다도 길고, 실리콘 산화막(22)의 에칭이 시작되기까지의 시간 t2보다도 짧은 시간 t로 하였다.
그러나, 반응 생성물과 게이트 절연막의 조합 조건 여하에 따라서는, 시간 차이 T(t2-t1)가 약 5초 이하밖에 되지 않는 경우가 있다. 그 때문에, 불화수소산 가스의 도입의 온·오프 동작이나 배기의 온·오프 동작을 보다 고속으로 실행할 필요가 있다.
실시예 3에서는, 그와 같은 반응 시간 차이 T가 비교적 짧은 약 5초 이하인 경우에, 불화수소산 가스의 공급과 배기의 반복 동작을 보다 정확하게 실행하여 선택적으로 확실하게 에칭을 실시할 수 있는 웨이퍼 처리 장치와, 그것을 이용한 반도체 장치의 제조 방법에 대하여 설명한다.
도 9에 도시하는 바와 같이, 본 웨이퍼 처리 장치에서는, HF 공급관(5)에 펄스 밸브(6)가 마련되어 있다. 그리고, 특히, 제어부(11)는 펄스 밸브(6)의 개폐를 제어한다. 또한, 이외의 구성에 대해서는, 실시예 1에서 설명한 도 1에 도시하는 웨이퍼 처리 장치와 동일하므로, 동일 부재에는 동일 부호를 부여하여 그에 대한 설명은 생략한다.
펄스 밸브(6)와 제어부(11)에 의해서, 불화수소산 가스를 수백 마이크로초에서 수백 미리초 정도의 매우 짧은 시간만큼 용기(1) 내부에 공급할 수 있다.
다음에, 본 웨이퍼 처리 장치를 이용한 반도체 장치의 제조 방법에 대하여 설명한다. 도 10에 도시하는 공정에서는, 실시예 1에서 설명한 도 2∼도 5에 도시하는 공정과 동일하다. 그 후, 반응 생성물(26)이 부착된 웨이퍼를 웨이퍼 처리 장치의 스테이지에 탑재한다.
다음에, 진공 배기관(4)을 개방하여 용기(1) 내부를 배기시켜서, 소정의 진공 상태로 한다. 그 후, 도 11에 도시하는 바와 같이, 반응 생성물(26)의 에칭이 시작되기까지의 시간 t1보다도 길고, 실리콘 산화막(22)의 에칭이 시작되기까지의 시간 t2보다도 짧은 시간 t만큼 펄스 밸브(6)를 개방하여 용기(1) 내부에 불화수소산 가스를 공급한다(1회째). 불화수소산 가스의 공급에 의해, 용기(1) 내부에서의 불화수소산 가스의 압력은 상승한다.
소정 시간 동안의 불화수소산 가스의 공급에 의해, 실리콘 산화막(22)을 실질적으로 에칭하지 않고 반응 생성물(26)만이 선택적으로 에칭된다. 불화수소산 가스와 반응 생성물이 반응함으로써 발생한 물은 진공 배기관(4)을 통해서 용기(1) 밖으로 배기된다.
다음에, 펄스 밸브(6)를 소정 시간 t만큼 다시 개방하여 용기(1) 내부에 불화수소산 가스를 공급한다(2회째). 이것에 의해, 1회째의 불화수소산 가스에 의한 에칭와 경우와 마찬가지로, 잔존하는 반응 생성물(26)이 선택적으로 제거된다.
이하, 제어부(11)에 의해 펄스 밸브(6)의 개폐를 제어하고, 이 조작(단계)을 적당한 회수만큼 반복함으로써 실리콘 산화막(22)을 실질적으로 에칭하지 않고 게이트 전극(23a)의 표면에 부착된 반응 생성물(26)이 거의 완전하게 제거된다.
제어부(11)에 의한 펄스 밸브(6)의 개폐에 의해, 불화수소산 가스의 공급이 비교적 짧은 시간이어도 용기(1) 내부에 정확하게 공급할 수 있게 된다. 예를 들면, 이러한 펄스 밸브(6)를 마련하고 있지 않은 웨이퍼 처리 장치를 이용하여, 불화수소산 가스를 공급하는 시간을 5초 정도, 불화수소산 가스의 공급을 중지하고 있는 시간을 60초 정도로 하여 처리한 경우, 게이트 절연막으로 되는 실리콘 산화막(22)이 1nm 정도 에칭되어 있던 것에 대하여, 본 웨이퍼 처리 장치를 이용하여 불화수소산 가스를 공급하는 시간을 100미리초 정도, 불화수소산 가스의 공급을 중지하고 있는 시간을 900미리초 정도로 하여 처리한 경우, 게이트 절연막이 되는 실리콘 산화막(22)은 거의 에칭되어 있지 않은 것을 실험을 통해서 확인되었다.
또한, 이 경우의 시료로서는, 반응 생성물과 게이트 절연막이 되는 실리콘 산화막의 시간 차이 T(t2-t1)가 1초 정도인 것을 이용하였는데, 본 웨이퍼 처리 장치는 반응 시간 차이 T가 약 5초 이하인 경우에 특히 효과(에칭 선택성)를 발휘하는 것을 알았다.
또한, 본 웨이퍼 처리 장치에서는, 불화수소산 가스의 공급의 온·오프를 펄스 밸브(6)를 이용하여 실행하는 경우에 대하여 설명하였는데, 불화수소산 가스 공급관(5) 내의 콘덕턴스(conductance)를 고속으로 변화시킬 수 있는 유량 조정기 등을 이용하여도 무방하다. 이 경우에는, 유량 조정기의 개방 상태에서 흐르는 불화수소산 가스의 유량을 실리콘 산화막이 에칭되지 않을 정도까지 내림으로써, 반응 생성물(26)을 선택적으로 에칭 제거할 수 있다.
(실시예 4)
실시예 4에서는, 불화수소산 가스와 반응 생성물의 반응을 촉진시키기 위한 가스를 용기 내부에 공급하기 위한 첨가 가스 공급관을 구비한 웨이퍼 처리 장치와, 그것을 이용한 반도체 장치의 제조 방법에 대하여 설명한다.
도 12에 도시하는 바와 같이, 본 웨이퍼 처리 장치에서는, 용기(1)에 첨가 가스 공급관(7)이 접속되고, 첨가 가스 공급관(7)에는 펄스 밸브(8)가 마련되어 있다. 그리고, 제어부(11)는 펄스 밸브(6)에 부가하여 펄스 밸브(8)의 개폐를 제어한다. 또한, 그 밖의 구성에 대해서는, 실시예 3에서 설명한 도 9에 도시하는 웨이퍼 처리 장치와 동일하므로, 동일 부재에는 동일 부호를 부여하고 그에 대한 설명은 생략한다.
펄스 밸브(8)의 개폐에 의해서, 첨가 가스를 수백 마이크로초에서 수백 미리초 정도의 매우 짧은 시간만큼 용기(1) 내부에 공급할 수 있다.
다음에, 본 웨이퍼 처리 장치를 이용한 반도체 장치의 제조 방법에 대하여 설명한다. 실시예 1에서 설명한 도 2∼도 5에 도시하는 공정 이후에, 반응 생성물(26)이 부착된 웨이퍼를 웨이퍼 처리 장치의 스테이지(3)에 탑재한다. 본 웨이퍼 처리 장치에서는, 용기(1)에 불화수소산 가스를 공급하기 전에 예를 들면 수증기 등의 첨가 가스를 도입한다.
우선, 진공 배기관(4)을 개방하여 용기(1) 내부를 배기시켜 소정의 진공 상태로 한다. 그 후, 도 13에 도시하는 바와 같이, 첨가 가스 공급관(7)에 마련된 펄스 밸브(8)를 개방하여, 수증기(H2O)를 용기(1) 내부에 소정의 시간만큼 공급한다. 용기(1) 내부에 공급된 수증기는 도 14에 도시하는 바와 같이 반응 생성물(26)의 표면에 흡착된다.
다음에, 도 13에 도시하는 바와 같이, 반응 생성물(26)의 에칭이 시작되기까지의 시간 t1보다도 길고, 실리콘 산화막(22)의 에칭이 시작되기까지의 시간 t2보다도 짧은 시간 t만큼 펄스 밸브(6)를 개방하여, 용기(1) 내부에 불화수소산 가스를 공급한다(1회째). 수증기의 도입 및 불화수소산 가스의 도입에 의해서, 용기(1) 내부에서의 가스의 압력은 상승한다.
도 15에 도시하는 바와 같이, 공급된 불화수소산 가스와 반응 생성물이 반응함으로써 SiF4나 H2O가 발생하여, 반응 생성물(26)이 선택적으로 에칭되게 된다. 도 16에 도시하는 바와 같이, 발생한 SiF4, H2O 및 흡착된 물은 배기관을 통해서 용기(1)의 밖으로 배기된다.
다음에, 펄스 밸브(8)를 다시 개방하여 용기(1) 내부에 수증기를 공급하고(2회째), 수증기를 반응 생성물(26)의 표면에 흡착시킨다. 다음에, 펄스 밸브(6)를 다시 개방하여 용기(1) 내부에 불화수소산 가스를 공급한다(2회째). 이것에 의해, 1회째의 불화수소산 가스에 의한 에칭의 경우와 마찬가지로, 잔존하는 반응 생성물(26)이 선택적으로 제거된다.
이하, 제어부(11)를 통해서 펄스 밸브(6, 8)의 개폐를 제어하고, 이러한 조작(단계)을 적당한 회수만큼 반복함으로써 실리콘 산화막(22)을 실질적으로 에칭하지 않고 게이트 전극(23a)의 표면에 부착된 반응 생성물(26)을 거의 완전하게 제거할 수 있다.
본 웨이퍼 처리 장치에 따르면, 불화수소산 가스를 공급하기 전에 수증기를 공급함으로써 반응 생성물(26)의 표면에는 물이 흡착된다. 반응 생성물(26)은 불화수소산(HF)의 이온에 의해 실질적으로 에칭되게 된다. 용기(1) 내부에 공급된 불화수소산 가스는 반응 생성물(26)의 표면에 흡착된 물(H2O)에 의해 이온화가 촉진되게 된다. 이것에 의해, 물이 흡착되어 있지 않은 경우와 비교하여, 반응 생성물(26)의 에칭이 시작되기까지의 시간 t1이 짧게 된다.
한편, 실리콘 산화막(22)은 반응 생성물(26)에 의해서 거의 정합적으로 피복되어 있기 때문에, 실리콘 산화막에 물이 흡착되는 것은 거의 없다. 이 때문에, 불화수소산 가스에 의해서 실리콘 산화막의 에칭이 시작되기까지의 시간 t2은 거의 영향을 받지 않는다.
즉, 도 17에 도시하는 바와 같이, 반응 생성물의 에칭이 시작되기까지의 시간 t1이 시간 t3으로 짧게 되는 한편, 실리콘 산화막의 에칭이 시작되기까지의 시간 t2는 거의 변화되지 않는다. 이것에 의해, 1회의 불화수소산 가스를 공급하는 시간이 동일 시간(예를 들면, t2)이어도, 반응 생성물(26)이 실질적으로 에칭되는 시간이 시간 T에서 시간 T1로 연장됨으로써, 보다 적은 조작 반복 회수로 반응 생성물을 선택적으로 완전하게 제거할 수 있다.
또한, 본 웨이퍼 처리 장치에서는, 첨가 가스의 공급의 온·오프를 펄스 밸브(8)를 이용하여 실행하는 경우에 대하여 설명했지만, 첨가 가스 공급관(7) 내의콘덕턴스를 고속으로 변화시킬 수 있는 유량 조정기 등을 이용하여도, 수증기를 반응 생성물에 흡착시킬 수 있으므로 상술한 효과를 얻을 수 있다.
(실시예 5)
실시예 5에서는, 특히 용기 내부가 간헐적으로 배기되는 웨이퍼 처리 장치와, 그것을 이용한 반도체 장치의 제조 방법에 대하여 설명한다.
도 18에 도시하는 바와 같이, 본 웨이퍼 처리 장치에서는, 진공 배기관(4)에 배기용 펄스 밸브(9)가 마련되어 있다. 제어부(11)는 펄스 밸브(6)에 부가하여 배기용 펄스 밸브(9)의 개폐도 제어한다. 또한, 그 밖의 구성에 대해서는, 실시예 3에서 설명한 도 9에 도시하는 웨이퍼 처리 장치와 동일하므로, 동일 부재에는 동일 부호를 부여하여 그에 대한 설명은 생략한다.
제어부(11)에 의해서, 펄스 밸브(6)와 배기용 펄스 밸브(9)의 개폐가 제어되어, 불화수소산 가스의 공급과 배기가 교대로 행하여진다. 즉, 도 19에 도시하는 바와 같이, 불화수소산 가스가 용기에 공급되어 있는 동안은 배기가 실행되지 않고, 용기 내부의 배기가 실행되는 동안에는 불화수소산 가스가 공급되지 않는다.
이와 같이, 불화수소산 가스가 공급되고 있는 동안에는 배기는 실행되지 않기 때문에, 용기 내부를 항상 배기시키는 경우와 비교하여, 불화수소산 가스가 공급되고 있는 동안의 용기 내부의 압력은 보다 높아진다. 이것에 의해, 에칭이 촉진되어 반응 생성물을 효율적으로 제거할 수 있다.
다음에, 본 웨이퍼 처리 장치를 이용한 반도체 장치의 제조 방법에 대하여설명한다. 실시예 1에서 설명한 도 2∼도 5에 도시하는 공정 이후에, 반응 생성물(26)이 부착된 웨이퍼를 웨이퍼 처리 장치의 스테이지(3)에 탑재한다.
다음에, 도 19에 도시하는 바와 같이, 진공 배기관(4)을 개방하여 용기(1) 내부를 배기시켜 소정의 진공 상태로 한 이후에 배기를 정지한다. 다음에, 불화수소산 가스용 펄스 밸브(6)를 개방하여 불화수소산 가스(HF)를 용기(1) 내부에 공급한다.
이 때, 반응 생성물(26)의 에칭이 시작되기까지의 시간 t1보다도 길고, 실리콘 산화막(22)의 에칭이 시작되기까지의 시간 t2보다도 짧은 시간 t만큼 불화수소산 가스용 펄스 밸브(6)를 개방하여 용기(1) 내부에 불화수소산 가스를 공급한다(1회째).
도 19에 도시하는 바와 같이, 불화수소산 가스가 용기 내부에 공급되고 있는 동안은 용기 내부의 배기는 실행되지 않는다. 용기 내부에 불화수소산 가스가 공급됨으로써 용기(1) 내부의 가스의 압력이 상승한다.
불화수소산 가스의 공급에 의해, 반응 생성물과 불화수소산 가스가 서로 반응하여 SiF4나 H2O가 발생함으로써, 반응 생성물(26)이 선택적으로 에칭되게 된다. 소정의 시간만큼 불화수소산 가스를 공급한 이후에, 불화수소산 가스용 펄스 밸브(6)를 폐쇄한다. 다음에, 배기용 펄스 밸브(9)를 개방하여 적당한 시간만큼 용기 내부를 배기시킨다. 이 때, 용기 내부에 발생한 SiF4나 H2O 및 흡착된 물이 용기(1) 밖으로 배기된다. 적당한 시간만큼 용기 내부를 배기시킨 후, 배기용 펄스 밸브(9)를 폐쇄한다.
다음에, 불화수소산 가스용 펄스 밸브(6)를 개방하여 용기(1) 내부에 불화수소산 가스를 공급한다(2회째). 이것에 의해, 1회째의 불화수소산 가스에 의한 에칭의 경우와 마찬가지로, 잔존하는 반응 생성물(26)이 선택적으로 제거된다.
이하, 제어부(11)에 의해서 불화수소산 가스용 펄스 밸브(6) 및 배기용 펄스 밸브(9)의 개폐를 제어하고, 상술한 조작(단계)을 적당한 회수만큼 반복함으로써 실리콘 산화막(22)을 실질적으로 에칭하지 않고 게이트 전극(23a)의 표면에 부착된 반응 생성물(26)을 거의 완전하게 제거할 수 있다.
특히, 도 19에 도시하는 바와 같이, 이 경우에는 불화수소산 가스가 공급되고 있는 동안에 배기는 실행되지 않기 때문에, 용기 내부를 항상 배기시키는 경우와 비교하여, 불화수소산 가스가 공급되고 있는 동안의 용기 내부의 압력은 더욱 높아진다. 이것에 의해, 불화수소산 가스를 1회 공급하는 동안에서의 반응 생성물의 에칭이 촉진되어 반응 생성물을 효율적으로 제거할 수 있어, 보다 적은 조작 반복 회수로 반응 생성물을 선택적으로 거의 완전하게 제거할 수 있다.
또한, 본 웨이퍼 처리 장치에서는, 진공 배기관(4)에 배기용 펄스 밸브(9)를 마련한 경우에 대하여 설명했지만, 배기용 펄스 밸브(9) 이외에, 고속으로 진공 배기관(4) 내의 콘덕턴스를 변화시킬 수 있는 콘덕턴스 밸브 등을 이용하여도 무방하다.
(실시예 6)
실시예 6에서는, 불화수소산 가스 및 첨가 가스가 간헐적으로 공급됨과 동시에 용기 내부가 간헐적으로 배기되는 웨이퍼 처리 장치와, 그것을 이용한 반도체 장치의 제조 방법에 대하여 설명한다.
도 20에 도시하는 바와 같이, 본 웨이퍼 처리 장치에서는, 불화수소산 가스 공급관(5)에 불화수소산 가스용 펄스 밸브(6)가 마련되어 있다. 또한, 첨가 가스 공급관(7)에 첨가 가스용 펄스 밸브(8)가 마련되어 있다. 또한, 진공 배기관(4)에 배기용 펄스 밸브(9)가 마련되어 있다.
제어부(11)를 통해서, 불화수소산 가스용 펄스 밸브(6), 첨가 가스용 펄스 밸브(8) 및 배기용 펄스 밸브(9)의 개폐가 제어되어, 불화수소산 가스의 공급, 첨가 가스의 공급 및 용기 내부의 배기가 규칙적으로 수행된다.
즉, 도 21에 도시하는 바와 같이, 불화수소산 가스 또는 첨가 가스가 용기에 공급되고 있는 동안은 배기는 실행되지 않고, 그리고, 용기 내부에 첨가 가스가 공급되고 있는 동안은 불화수소산 가스는 공급되지 않는다.
다음에, 본 웨이퍼 처리 장치를 이용한 반도체 장치의 제조 방법에 대하여 설명한다. 실시예 1에서 설명한 도 2∼도 5에 도시하는 공정 이후에, 반응 생성물(26)이 부착된 웨이퍼를 웨이퍼 처리 장치의 스테이지에 탑재한다.
다음에, 도 21에 도시하는 바와 같이, 진공 배기관(4)을 통해서 용기(1) 내부를 배기하여 소정의 진공 상태로 한 후에 배기를 정지한다. 다음에, 첨가 가스용 펄스 밸브(8)를 개방하여 수증기를 용기 내부에 공급한다(1회째).
불화수소산 가스용 펄스 밸브(6)를 개방하여 불화수소산 가스(HF)를 용기(1) 내부에 소정의 시간만큼 공급한다. 용기 내부에 공급된 수증기는 도 22에 도시하는 바와 같이 반응 생성물(26)의 표면에 흡착된다.
다음에, 불화수소산 가스용 펄스 밸브(6)를 개방하여 반응 생성물(26)의 에칭이 시작되기까지의 시간 t1보다도 길고, 실리콘 산화막(22)의 에칭이 시작되기까지의 시간 t2보다도 짧은 시간 t만큼 용기(1) 내부에 불화수소산 가스를 공급한다(1회째). 도 21에 도시하는 바와 같이, 수증기의 공급 및 불화수소산 가스의 공급에 의해, 용기 내부의 압력은 상승한다.
도 23에 도시하는 바와 같이, 공급된 불화수소산 가스와 반응 생성물이 서로 반응함으로써 SiF4나 H2O가 발생하여, 반응 생성물(26)이 선택적으로 에칭되게 된다.
도 21에 도시하는 바와 같이, 수증기 및 불화수소산 가스가 용기 내부에 공급되고 있는 동안은 용기 내부의 배기는 실행되지 않는다. 또한, 용기 내부에 수증기 및 불화수소산 가스가 공급됨으로써 용기 내부의 압력이 상승한다.
소정의 시간만큼 불화수소산 가스를 공급한 후, 불화수소산 가스용 펄스 밸브를 폐쇄한다. 다음에, 배기용 펄스 밸브(9)를 개방하여 적당한 시간만큼 용기 내부를 배기한다. 이 때, 도 24에 도시하는 바와 같이, 용기 내부에 발생한 SiF4, H2O 및 흡착된 물이 용기(1)의 밖으로 배기된다. 적당한 시간만큼 용기 내부를 배기한 후, 배기용 펄스 밸브(9)를 폐쇄한다.
다음에, 도 21에 도시하는 바와 같이, 첨가 가스용 펄스 밸브(8)를 개방하여 소정 시간만큼 수증기를 공급한다(2회째). 그 후, 첨가 가스용 펄스 밸브를 폐쇄한다. 다음에, 불화수소산 가스용 펄스 밸브(6)를 개방하여 불화수소산 가스(HF)를 용기(1) 내부에 소정의 시간 만큼 공급한다(2회째). 이것에 의해, 1회째의 불화수소산 가스에 의한 에칭의 경우와 마찬가지로, 잔존하는 반응 생성물(26)이 선택적으로 제거된다.
이하, 제어부(11)를 통해서 첨가 가스용 펄스 밸브, 불화수소산 가스용 펄스 밸브(6) 및 배기용 펄스 밸브(9)의 개폐를 각각 제어하여, 첨가 가스의 공급, 불화수소산 가스의 공급 및 배기의 일련의 조작(단계)을 적당한 회수만큼 반복함으로써, 도 25에 도시하는 바와 같이 실리콘 산화막(22)을 실질적으로 에칭하지 않고, 게이트 전극(23a)의 표면에 부착된 반응 생성물(26)을 거의 완전하게 제거할 수 있다.
특히, 이 방법에서는 불화수소산 가스를 용기 내부에 공급하기 이전에 수증기를 공급함으로써, 실시예 4에서 설명한 바와 같이, 반응 생성물의 에칭이 시작되기까지의 시간이 짧게 되는 한편, 실리콘 산화막의 에칭이 시작되기까지의 시간은 거의 변하지 않기 때문에, 1회의 불화수소산 가스를 공급하는 시간이 동일 시간(예를 들면, t2)이어도, 반응 생성물(26)이 실질적으로 에칭되는 시간 T1이 더욱 길게 된다.
또한, 실시예 5에서 설명한 바와 같이, 불화수소산 가스 및 수증기가 공급되고 있는 동안에는 배기가 실행되지 않기 때문에, 용기 내부를 항상 배기하는 경우와 비교하여, 첨가 가스 및 불화수소산 가스가 공급되고 있는 동안의 용기 내부의 압력은 더욱 높아진다. 이것에 의해, 불화수소산 가스를 1회 공급하는 동안에서의 반응 생성물의 에칭이 촉진되어 에칭 속도가 빠르게 된다.
이와 같이, 불화수소산 가스를 1회 공급하는 경우에 있어서, 실질적으로 반응 생성물이 에칭되는 시간이 더욱 길어짐과 동시에, 에칭 속도도 상승함으로써, 보다 적은 조작 반복 회수로 반응 생성물을 선택적으로 거의 완전하게 제거할 수 있다.
또한, 반응 생성물을 제거한 후, 도 25에 도시된 마스크 재료로서의 실리콘 산화막(24a)을 제거해야 한다. 이 때, 우선 용기 내부에 수증기를 공급하고, 그 후 불화수소산 가스를 공급하게 되는데, 불화수소산 가스를 공급한 이후에도 계속해서 수증기를 공급함으로써 실리콘 산화막(24a)의 에칭 속도를 향상시킬 수 있다.
(실시예 7)
전술한 실시예에 있어서는, 게이트 전극에 부착된 반응 생성물을 제거하는 방법을 중심으로 설명하였다. 여기서는, 게이트 전극을 패터닝할 때의 마스크 재료를 제거하는 방법에 대하여 설명한다.
우선, 실시예 1에서 설명한 도 2 내지 도 6에 도시하는 공정을 거친 후, 게이트 전극(23a)의 상면에 마스크 재료로서의 실리콘 산화막(24a)이 남는 웨이퍼(2)를, 예를 들면 도 1에 도시하는 웨이퍼 처리 장치의 용기(1) 내부에 수용한다.
다음에, 용기(1) 내부에 불화수소산 가스를 공급한다. 도 26에 도시하는 바와 같이, 불화수소산 가스가 웨이퍼(2)에 접촉함으로써, 불화수소산 가스와 실리콘 산화막(24a)이 서로 반응하여 실리콘 산화막(24a)이 에칭되게 된다.
이 에칭에 대하여 상세하게 설명한다. 도 7에 도시하는 바와 같이, 용기(1) 내부에 불화수소산 가스를 공급하고 나서 실리콘 산화막(24a)의 에칭(그래프 A)이 시작되기까지의 시간 t1과, 게이트 절연막(22)의 에칭(그래프 B)이 시작되기까지의 시간 t2 사이에는 시간 차이 T(t2-t1)가 존재한다. 즉, 실리콘 산화막(24a) 쪽이 게이트 절연막(22)보다도 빨리 에칭되기 시작한다.
이러한 시간 차이 T가 발생하는 원인으로서 이하와 같은 것이 고려된다. 마스크 재료로서의 실리콘 산화막(24a)으로서는, 예를 들면 CVD법에 의해 형성되는 TE0S(Tetra-Ethyl-Ortho-Silicate-glass) 산화막이 일반적이다. 한편, 게이트 절연막(22)은 실리콘 기판(21)을 열산화함으로써 형성되는 실리콘 산화막이다.
TEOS 산화막은 실리콘 기판을 열산화함으로써 형성되는 실리콘 산화막과 비교하면, 예를 들면 OH 기(based) 등의 불순물이나 수분(H2O)의 함유량이 많은 것이 알려져 있다.
전술한 바와 같이, 실리콘 산화막과 불화수소산 가스가 서로 반응하면 물(H2O)이 발생한다. 이러한 반응이 진행되어 발생하는 수량이 임의의 레벨을 초과하면, 에칭의 속도가 급격히 증가한다. 마스크 재료로서의 실리콘 산화막(24a)과 게이트 절연막(22)의 경우에, 실리콘 산화막(24a)이 불순물 등을 보다 많이 함유하기 때문에, 실리콘 산화막(24a) 쪽이 게이트 절연막(22)보다도 반응이 일찌기 진행된다.
따라서, 도 7에 도시하는 바와 같이, 용기(1) 내부에 불화수소산 가스를 공급하는 시간 t를, 실리콘 산화막(24a)의 에칭이 시작되기까지의 시간 t1보다도 길고, 게이트 절연막(22)의 에칭이 시작되기까지의 시간 t2보다도 짧게 설정함으로써, 게이트 절연막(22)을 실질적으로 에칭하지 않고 실리콘 산화막(24a)만을 선택적으로 제거할 수 있다.
이 때, 게이트 절연막(22)에는 에칭이 실시되지 않으므로, 게이트 전극(23a)의 하부의 각 부분도 노출되지 않는다. 또한, 이 경우의 시간 t1 및 시간 t2도, 사전에 실험을 통해서 구하여 놓는 것이 바람직하다.
또한, 1회의 처리만으로는 실리콘 산화막(24a)의 제거가 곤란한 경우에는, 예를 들면 실시예 2에서 설명한 바와 같이, 처리 시간 t의 처리를 적당한 회수만큼 반복하여 실행함으로써 게이트 절연막(22)을 실질적으로 에칭하지 않고 실리콘 산화막(24a)을 완전하게 제거할 수 있다.
또한, 불화수소산 가스를 도입하는 시간의 상한 t2로서, 게이트 절연막의 에칭이 시작되기까지의 시간을 설정했다. 그러나, 게이트 절연막이 다소 에칭되어도 게이트 전극의 하부의 각 부분이 노출되지 않아 누설 전류가 발생하지 않도록 한 경우에는, 그와 같은 시간을 상한으로 할 수 있다.
또한, 여기서는 게이트 절연막(22)에 대하여 마스크 재료로서의 실리콘 산화막(24a)을 선택적으로 제거하는 경우에 대하여 설명하였는데, 게이트 전극(23a)을 패터닝할 때에 발생하는 반응 생성물(26)의 반응 개시 시간 t1이 실리콘산화막(24a)을 제거할 때의 처리 시간 t보다도 짧은 경우에는, 반응 생성물(26)의 제거와 실리콘 산화막(24a)의 제거를 동시에 실행할 수 있다. 이것에 의해, 게이트 전극 형성후의 세정 공정과 마스크 재료로서의 실리콘 산화막의 제거 공정을 하나의 공정에서 실행할 수 있다.
또한, 상기 각 실시예에서는 반응을 촉진하기 위한 가스로서 수증기를 예로 들었는데, 수증기 이외에, 산소(O2), 오존(O3), 질소(N2), 헬륨(He)이나 네온(Ne) 등의 불활성 가스 또는 CH3OH 등의 알콜의 가스 등을 적용하여도 무방하다.
또한, 상기 각 실시예에서는, 게이트 전극을 형성할 때에 발생한 반응 생성물을 제거하는 경우를 예로 들어 설명하였는데, 이 외에도, 예를 들면 열 산화막에 대하여 TEOS막에 선택적으로 에칭을 실시하는 경우, TEOS막에 대하여 BPTEOS(Boro-Phospho-Tetra-Ethyl-Ortho-Silicate-glass)막에 선택적으로 에칭을 실시하는 경우, 또는, PSG(Phospho-Silicate-Glass)막에 대하여 BPSG(Boro-Phospho-Silicate-Glass)막을 선택적으로 에칭하는 경우 등에도 상술한 웨이퍼 처리 장치를 적용할 수 있다.
예를 들면, BPSG막과 PSG막의 반응 개시 시간의 차이는 1초 정도로서, 불화수소산 가스를 공급하는 시간을 약 1초 이하로 설정함으로써, PSG막에 대하여 BPSG막을 선택적으로 에칭할 수 있는 것을 확인하였다.
이번에 개시된 실시예는 모든 점에서 예시적으로 것으로, 이에 한정되는 것이 아님에 주목하길 바란다. 본 발명은 상기 설명이 아니라 특허 청구의 범위에의해서 표시되고, 특허 청구의 범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것에 주의하길 바란다.
본 발명에 따르면, 반도체 장치의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 반도체 기판(21) 상에 형성된, 소정의 에칭 특성을 갖는 제 1 부분(26)과, 상기 제 1 부분(26)의 아래에 위치하는 상기 소정의 에칭 특성과는 다른 에칭 특성을 갖는 제 2 부분(22)에 대해서, 에칭용 가스를 이용하여 용기(1) 내에서 소정의 처리를 실시하는 웨이퍼 처리 공정을 포함하는 반도체 장치의 제조 방법에 있어서,
    상기 웨이퍼 처리 공정은, 상기 용기(1) 내부에 상기 에칭용 가스를 도입하는 에칭 가스 공급 공정을 포함하며,
    상기 용기(1) 내부에 상기 에칭용 가스를 도입하고 나서 상기 제 1 부분(26)의 에칭이 개시될 때까지의 시간을 제 1 개시 시간(t1)으로 하고, 상기 용기(1) 내부에 상기 에칭용 가스를 도입하고 나서 상기 제 2 부분(22)의 에칭이 개시될 때까지의 시간을 상기 제 1 개시 시간(t1)보다도 긴 제 2 개시 시간(t2)이라고 하면,
    상기 에칭 가스 공급 공정이 수행되는 시간(t)은 상기 제 1 개시 시간(t1)보다도 길고 상기 제 2 개시 시간(t2)보다도 짧은
    반도체 장치의 제조 방법.
  2. 웨이퍼(2) 상에 형성된, 소정의 에칭 특성을 갖는 제 1 부분(26)과, 상기 제 1 부분(26)의 아래에 위치하는 상기 소정의 에칭 특성과는 다른 에칭 특성을 갖는 제 2 부분(22)에 대해서, 에칭용 가스를 이용하여 소정의 처리를 실시하기 위한 웨이퍼 처리 장치에 있어서,
    상기 웨이퍼(2)를 수용하는 용기(1)와,
    상기 용기(1) 내부에 상기 에칭용 가스를 공급하는 에칭 가스 공급부(5, 6)와,
    상기 에칭 가스 공급부(5, 6)로부터 상기 용기(1)로의 상기 에칭용 가스의 공급을 제어하는 제어부(11)
    를 구비하되,
    상기 제어부(11)는,
    상기 용기(1) 내부에 상기 에칭용 가스를 도입하고 나서 상기 제 1 부분(26)의 에칭이 개시될 때까지의 시간을 제 1 개시 시간(t1)으로 하고, 상기 용기(1) 내부에 상기 에칭용 가스를 도입하고 나서 상기 제 2 부분(22)의 에칭이 개시될 때까지의 시간을 상기 제 1 개시 시간(t1)보다도 긴 제 2 개시 시간(t2)이라고 하면, 상기 제 1 개시 시간(t1)보다도 길고 상기 제 2 개시 시간(t2)보다도 짧은 시간만큼 상기 에칭 가스 공급부(5, 6)로부터 상기 용기(1)로 상기 에칭용 가스의 공급을 실행하는 기능을 구비한
    웨이퍼 처리 장치.
  3. 제 2 항에 있어서,
    상기 제 1 개시 시간(t1)과 상기 제 2 개시 시간(t2)의 시간 차이(T)는 약 5초 이하인 웨이퍼 처리 장치.
KR10-2001-0051728A 2000-08-28 2001-08-27 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치 KR100441328B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00256772 2000-08-28
JP2000256772 2000-08-28
JP2001077664 2001-03-19
JPJP-P-2001-00077664 2001-03-19
JPJP-P-2001-00242352 2001-08-09
JP2001242352A JP2002353205A (ja) 2000-08-28 2001-08-09 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置

Publications (2)

Publication Number Publication Date
KR20020018022A KR20020018022A (ko) 2002-03-07
KR100441328B1 true KR100441328B1 (ko) 2004-07-23

Family

ID=27344436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0051728A KR100441328B1 (ko) 2000-08-28 2001-08-27 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치

Country Status (3)

Country Link
US (1) US6756312B2 (ko)
JP (1) JP2002353205A (ko)
KR (1) KR100441328B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613656B2 (en) * 2001-02-13 2003-09-02 Micron Technology, Inc. Sequential pulse deposition
JP2006167849A (ja) * 2004-12-15 2006-06-29 Denso Corp マイクロ構造体の製造方法
JP4652282B2 (ja) * 2006-05-30 2011-03-16 三菱電機株式会社 シリコン基板の表面処理方法および太陽電池セルの製造方法
JP4776575B2 (ja) 2007-03-28 2011-09-21 株式会社東芝 表面処理方法、エッチング処理方法および電子デバイスの製造方法
EP2593580B1 (en) * 2010-07-14 2020-05-06 SPTS Technologies Limited Process chamber pressure control system and method
JP5823160B2 (ja) * 2011-05-11 2015-11-25 東京エレクトロン株式会社 堆積物除去方法
JP5859262B2 (ja) * 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
JP5898549B2 (ja) 2012-03-29 2016-04-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
JP6017170B2 (ja) * 2012-04-18 2016-10-26 東京エレクトロン株式会社 堆積物除去方法及びガス処理装置
US10571631B2 (en) * 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
JPWO2019035258A1 (ja) * 2017-08-14 2020-03-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11011383B2 (en) * 2018-01-22 2021-05-18 Tokyo Electron Limited Etching method
JP2021527839A (ja) 2018-04-04 2021-10-14 ザ リサーチ ファンデーション フォー ザ ステート ユニバーシティ オブ ニューヨーク 集積フォトニクスプラットフォーム上の異質構造体
US11550099B2 (en) 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system
US11029466B2 (en) 2018-11-21 2021-06-08 The Research Foundation For The State University Of New York Photonics structure with integrated laser
CN113539818B (zh) * 2021-07-16 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法及半导体器件蚀刻设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267249A (ja) * 1992-03-18 1993-10-15 Hitachi Ltd ドライエッチング方法及びドライエッチング装置
JPH06314674A (ja) * 1993-04-30 1994-11-08 Sony Corp 半導体装置の製造方法
JPH07201834A (ja) * 1993-12-29 1995-08-04 Sony Corp ドライエッチング方法
JPH11135473A (ja) * 1997-10-29 1999-05-21 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1010583A (ja) * 1996-04-22 1998-01-16 Sharp Corp アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
US6144087A (en) * 1997-03-07 2000-11-07 Citizen Watch Co., Ltd. Semiconductor nonvolatile storage and method of fabricating the same
JP4108228B2 (ja) * 1999-07-15 2008-06-25 富士通株式会社 半導体装置の製造方法
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267249A (ja) * 1992-03-18 1993-10-15 Hitachi Ltd ドライエッチング方法及びドライエッチング装置
JPH06314674A (ja) * 1993-04-30 1994-11-08 Sony Corp 半導体装置の製造方法
JPH07201834A (ja) * 1993-12-29 1995-08-04 Sony Corp ドライエッチング方法
JPH11135473A (ja) * 1997-10-29 1999-05-21 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
KR20020018022A (ko) 2002-03-07
US6756312B2 (en) 2004-06-29
JP2002353205A (ja) 2002-12-06
US20020052120A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR100441328B1 (ko) 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치
US6638855B1 (en) Method of filling contact hole of semiconductor device
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
US7402527B2 (en) Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
JP3590636B2 (ja) パターン内に間隔層を製造する方法
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
CN100541718C (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
WO2002019409A2 (en) Method for selective etching of oxides
JP5859262B2 (ja) 堆積物除去方法
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
KR100838502B1 (ko) 반도체 장치의 제조 방법
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
KR100518228B1 (ko) 반도체 소자의 제조방법
KR100876170B1 (ko) 반도체 장치 제조 방법
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP2010056574A (ja) 半導体装置の製造方法
JP2006165189A (ja) 半導体装置の製造方法
JP4343379B2 (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
KR100266278B1 (ko) 반도체 장치의 콘택홀 세정 방법
JP2005136097A (ja) 半導体装置の製造方法
JPH0766168A (ja) 半導体製造方法および半導体製造装置
KR0139388B1 (ko) 반도체 소자의 콘택홀 세정방법
JPH11204500A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee