JPH11204500A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11204500A
JPH11204500A JP209798A JP209798A JPH11204500A JP H11204500 A JPH11204500 A JP H11204500A JP 209798 A JP209798 A JP 209798A JP 209798 A JP209798 A JP 209798A JP H11204500 A JPH11204500 A JP H11204500A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP209798A
Other languages
English (en)
Other versions
JP3628863B2 (ja
Inventor
Mineo Yamaguchi
峰生 山口
Hideo Nikawa
秀夫 二河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP00209798A priority Critical patent/JP3628863B2/ja
Publication of JPH11204500A publication Critical patent/JPH11204500A/ja
Application granted granted Critical
Publication of JP3628863B2 publication Critical patent/JP3628863B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 窒化シリコン膜をエッチング停止膜として用
いる際に高い選択比を実現できるようにする共にドライ
エッチング装置内を清浄な状態に保てるようにする。 【解決手段】 ＲＩＥ装置を用いて、層間絶縁膜１６に
おけるゲート電極１３同士の間の領域にエッチング停止
膜となる窒化シリコン膜１５を用いてコンタクトホール
１８を形成する工程において、ＣＨＦ3 の流量を４０ｓ
ｃｃｍ、Ｈｅの流量を１００ｓｃｃｍ、Ｏ2 の流量を２
０ｓｃｃｍに設定してＣＨＦ3 に対するＯ2 の体積比が
３０％以上且つ４０％以下となるようにこれらのガスを
混合し、レジストパターン１７をマスクとして、層間絶
縁膜１６に対してプラズマエッチングを行なう。このと
き、窒化シリコン膜１５におけるレジストパターン１７
の開口部１７ａの下側の領域には、アンモニウム化合物
膜１５ａが生成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置を製造
する際に窒化シリコン膜をエッチング停止膜に用いるド
ライエッチング方法において、被エッチング膜のエッチ
ング停止膜に対する高いエッチング選択比（＝被エッチ
ング膜のエッチング速度／窒化シリコン膜のエッチング
速度）を実現する半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子の微細化を実現するた
めの加工技術として、窒化シリコン膜をエッチング停止
膜に用いた酸化膜ドライエッチング技術が注目されてい
る。この酸化膜エッチング技術の応用例の一つとして、
自己整合コンタクト（ｓｅｌｆａｌｉｇｎｅｄ ｃｏｎ
ｔａｃｔ；ＳＡＣ）技術がある。
【０００３】ＳＡＣ技術は、微細なコンタクトホールを
形成することができると共に、コンタクトホール形成工
程における位置合わせのためのマスクパターンの設計余
裕を不要にできるという利点を有している。
【０００４】以下、従来のＳＡＣ形成方法について図面
を参照しながら説明する。
【０００５】図９（ａ）〜（ｅ）は従来のＳＡＣ形成方
法を用いた半導体装置の製造方法の工程順の断面構成を
示している。まず、図９（ａ）に示すように、例えばシ
リコンからなる半導体基板１０１の上に、ゲート絶縁膜
及び導体膜を順次形成した後、フォトリソグラフィーを
用いて所定のレジストパターンを形成すると共に、該レ
ジストパターンを用いてゲート絶縁膜及び導体膜に対し
てドライエッチングを行なってゲート絶縁膜１０２及び
ゲート電極１０３をそれぞれ形成する。その後、ゲート
電極１０３同士を互いに絶縁する絶縁膜１０４をゲート
電極１０３の上面及び側面を覆うように形成する。
【０００６】次に、図９（ｂ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１０１の上に全面にわたっ
てコンタクトホールを形成する際のエッチング停止膜と
なる窒化シリコン膜１０５を堆積する。
【０００７】次に、図９（ｃ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１０１の上に全面にわたっ
て酸化シリコンからなる層間絶縁膜１０６を堆積した
後、該層間絶縁膜１０６の上にフォトレジストを塗布
し、フォトリソグラフィーを用いて、例えば、半導体基
板１０１におけるゲート電極１０３同士の間の領域に形
成されているソース・ドレイン領域をコンタクト形成領
域とすると、該コンタクト形成領域を含む領域に開口部
１０７ａを有するレジストパターン１０７を形成する。
ここで、開口部１０７ａの開口幅のゲート長方向の寸法
はゲート電極１０３同士の間隔よりも大きくてもよい。
【０００８】次に、図９（ｄ）に示すように、エッチン
グガスにＣ4 Ｆ8 等のフッ化炭素（Ｃx Ｆy ）又はＣＨ
3 Ｆ等のフッ化炭化水素（Ｃx Ｈy Ｆz ）を用い、レジ
ストパターン１０７をマスクとして且つ窒化シリコン膜
１０５をエッチング停止膜として、層間絶縁膜１０６に
対してドライエッチングを行なって、層間絶縁膜１０６
のコンタクト形成領域を開口し、窒化シリコン膜１０５
の上面におけるゲート電極１０３の互いに対向する側の
側端部からなる凹状部１０５ａを露出させる。
【０００９】このとき、酸化シリコンからなる層間絶縁
膜１０６のエッチング速度に対して窒化シリコン膜１０
５のエッチング速度を小さくして、高選択比（選択比＝
層間絶縁膜１０６のエッチング速度／窒化シリコン膜１
０５のエッチング速度）を確保することによって、レジ
ストパターン１０７の開口部１０７ａの幅寸法よりも小
さい底部を有する凹状部１０５ａを形成できる。さら
に、レジストパターン１０７の位置合わせがずれたとし
ても、凹状部１０５ａは、窒化シリコン膜１０５におけ
るゲート電極１０２の互いに対向するゲート長側の端部
に形成された段差部で規定される。このドライエッチン
グでは、エッチングガスとして、前述したフッ化炭素又
はフッ化炭化水素を用いることにより炭素原子が十分に
存在するため、フッ化炭素（ＣＦ）からなる堆積膜が窒
化シリコン膜１０５上に形成され、該堆積膜によって窒
化シリコン膜１０５が保護されることにより選択比が確
保されている。
【００１０】次に、図９（ｅ）に示すように、エッチン
グ停止膜としての窒化シリコン膜１０５の上面の凹状部
１０５ａに露出する部分に対して、フッ化炭素又はフッ
化炭化水素を用いたドライエッチングを行なって半導体
基板１０１の上面を露出させるとコンタクトホール１０
８が完成する。
【００１１】
【発明が解決しようとする課題】しかしながら、前記従
来のＳＡＣ形成方法を用いた半導体装置の製造方法は、
窒化シリコン膜１０５に対する層間絶縁膜１０６のエッ
チング速度の選択比が小さいという問題がある。
【００１２】また、選択比を確保する機構が、エッチン
グ中に窒化シリコン膜１０５の上に堆積するフッ化炭素
からなる堆積膜を用いて保護するという機構であるた
め、ドライエッチング装置内にも多量の堆積膜が形成さ
れ、ダストの原因となるという問題がある。
【００１３】また、エッチング停止膜として用いた窒化
シリコン膜１０５を除去するためのドライエッチング工
程が必要となるため、コストが上昇するという問題があ
る。
【００１４】本発明は、前記従来の問題を解決し、窒化
シリコン膜をエッチング停止膜として用いても高い選択
比を実現できるようにする共に、ドライエッチング装置
内を清浄な状態に保てるようにすることを目的とする。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、エッチング停止膜である窒化シリコン膜
自体にアンモニウム化合物からなる化合物膜を生成する
構成とするものである。
【００１６】本発明に係る第１の半導体装置の製造方法
は、半導体基板上に凹状部を有する窒化シリコン膜を形
成する窒化シリコン膜形成工程と、窒化シリコン膜の上
に酸化シリコン膜を堆積する酸化シリコン膜堆積工程
と、窒化シリコン膜の凹状部の少なくとも表面部にアン
モニウム化合物からなる化合物膜を生成しながら、該化
合物膜をエッチング停止膜として酸化シリコン膜に対し
て選択的にドライエッチングを行なうことにより、酸化
シリコン膜における窒化シリコン膜の凹状部の上に開口
部を形成する開口部形成工程と、窒化シリコン膜におけ
る凹状部の底部を除去する窒化シリコン膜除去工程とを
備えている。
【００１７】第１の半導体装置の製造方法によると、開
口部形成工程において、酸化シリコン膜のエッチング停
止膜に用いる窒化シリコン膜の少なくとも表面部に、ア
ンモニウム化合物からなる化合物膜を生成するため、該
化合物膜に対する酸化シリコン膜のエッチング速度の選
択比が極めて大きくなる。また、アンモニウム化合物を
含む窒化シリコン膜はエッチングされてもフッ化炭素か
らなる堆積膜が形成されにくいため、エッチング装置内
を清浄に保つことができる。
【００１８】第１の半導体装置の製造方法において、開
口部形成工程が、窒化シリコン膜の凹状部に該窒化シリ
コン膜に含まれる窒素を用いて化合物膜を生成するドラ
イエッチングを行なう工程であることが好ましい。
【００１９】第１の半導体装置の製造方法において、開
口部形成工程におけるドライエッチングが、フッ化炭化
水素と該フッ化炭化水素に対して３０体積％以上且つ４
０体積％以下の酸化性ガスとを含む反応性ガス、又はフ
ッ化炭化水素と希ガスとフッ化炭化水素に対して３０体
積％以上且つ４０体積％以下の酸化性ガスとを含む反応
性ガスを用いたプラズマエッチングであることが好まし
い。
【００２０】第１の半導体装置の製造方法において、フ
ッ化炭化水素がＣＨＦ3 であることが好ましい。
【００２１】第１の半導体装置の製造方法において、酸
化性ガスが酸素ガスであることが好ましい。
【００２２】第１の半導体装置の製造方法において、酸
化性ガスがオゾンガスであることが好ましい。
【００２３】第１の半導体装置の製造方法において、酸
化性ガスが、半導体基板上に形成された酸素を含有する
部材から放出される酸素を含むことが好ましい。
【００２４】第１の半導体装置の製造方法において、酸
素を含有する部材がフォトレジストであることが好まし
い。
【００２５】第１の半導体装置の製造方法において、窒
化シリコン膜除去工程が水又は水を含む溶液を用いた洗
浄工程であることが好ましい。
【００２６】本発明に係る第２の半導体装置の製造方法
は、半導体基板上に凹状部を有する窒化シリコン膜を形
成する窒化シリコン膜形成工程と、窒化シリコン膜の凹
状部の少なくとも表面部にアンモニウム化合物からなる
化合物膜を生成する化合物膜生成工程と、窒化シリコン
膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積
工程と、化合物膜をエッチング停止膜として酸化シリコ
ン膜に対して選択的にドライエッチングを行なうことに
より、酸化シリコン膜における窒化シリコン膜の凹状部
の上に開口部を形成する開口部形成工程と、窒化シリコ
ン膜における凹状部の底部を除去する窒化シリコン膜除
去工程とを備えている。
【００２７】第２の半導体装置の製造方法によると、化
合物膜生成工程において、酸化シリコン膜のエッチング
停止膜に用いる窒化シリコン膜の少なくとも表面部に、
アンモニウム化合物からなる化合物膜を生成するため、
該化合物膜に対する酸化シリコン膜のエッチング速度の
選択比が極めて大きくなる。また、アンモニウム化合物
を含む窒化シリコン膜はエッチングされてもフッ化炭素
からなる堆積膜が形成されにくいため、エッチング装置
内を清浄に保つことができる。
【００２８】第２の半導体装置の製造方法において、窒
化シリコン膜形成工程が、水素を含有する窒化シリコン
膜を形成する工程を含み、アンモニウム化合物生成工程
が、水素を含有する窒化シリコン膜を酸素及びフッ素を
含むプラズマに曝す工程を含むことが好ましい。
【００２９】第２の半導体装置の製造方法において、窒
化シリコン膜形成工程が、水素を含有する窒化シリコン
膜を形成する工程を含み、アンモニウム化合物生成工程
が、水素を含有する窒化シリコン膜に対して酸素及びフ
ッ素をイオン注入する工程を含むことが好ましい。
【００３０】第２の半導体装置の製造方法において、窒
化シリコン膜除去工程が水又は水を含む溶液を用いた洗
浄工程であることが好ましい。
【００３１】本発明に係る第３の半導体装置の製造方法
は、半導体基板上に、少なくとも表面部にアンモニウム
化合物からなる化合物膜を生成しながら、凹状部を有す
る窒化シリコン膜を形成する窒化シリコン膜形成工程
と、窒化シリコン膜の上に酸化シリコン膜を堆積する酸
化シリコン膜堆積工程と、化合物膜をエッチング停止膜
として酸化シリコン膜に対して選択的にドライエッチン
グを行なうことにより、酸化シリコン膜における窒化シ
リコン膜の凹状部の上に開口部を形成する開口部形成工
程と、窒化シリコン膜における凹状部の底部を除去する
窒化シリコン膜除去工程とを備えている。
【００３２】第３の半導体装置の製造方法によると、窒
化シリコン膜形成工程において、酸化シリコン膜のエッ
チング停止膜に用いる窒化シリコン膜の少なくとも表面
部に、アンモニウム化合物からなる化合物膜を生成する
ため、該化合物膜に対する酸化シリコン膜のエッチング
速度の選択比が極めて大きくなる。また、アンモニウム
化合物を含む窒化シリコン膜はエッチングされてもフッ
化炭素からなる堆積膜が形成されにくいため、エッチン
グ装置内を清浄に保つことができる。
【００３３】第３の半導体装置の製造方法において、窒
化シリコン膜形成工程が、アンモニアとフッ素と酸素と
を含むガスを原料ガスに添加することにより窒化シリコ
ン膜を形成することが好ましい。
【００３４】第３の半導体装置の製造方法において、窒
化シリコン膜除去工程が水又は水を含む溶液を用いた洗
浄工程であることが好ましい。
【００３５】
【発明の実施の形態】本願発明者らは、ＳＡＣ形成方法
を用いてコンタクトホールを形成する際に、エッチング
停止膜に対する層間絶縁膜のドライエッチングのエッチ
ング速度の選択比を高める手段を種々検討した結果、エ
ッチング停止膜に用いる窒化シリコン膜にアンモニウム
化合物を生成しておくと、該エッチング速度の選択比を
高められるという知見を得ている。この場合には、フッ
化炭素からなる堆積膜が形成されにくく、エッチング装
置内を清浄に保つことができる。
【００３６】（第１の実施形態）以下、本発明の第１の
半導体装置の製造方法としての第１の実施形態について
図面を参照しながら説明する。
【００３７】図１（ａ）〜（ｅ）は本発明の第１の実施
形態に係るＳＡＣ形成方法を用いた半導体装置の製造方
法の工程順の断面構成を示している。まず、図１（ａ）
に示すように、例えばシリコンからなる半導体基板１１
の上に、シリコン酸化膜からなるゲート絶縁膜及びポリ
シリコンからなる導体膜を順次形成した後、フォトリソ
グラフィーを用いて所定のレジストパターンを形成する
と共に、該レジストパターンを用いてゲート絶縁膜及び
導体膜に対してドライエッチングを行なうことにより、
ゲート絶縁膜１２及びゲート電極１３をそれぞれ形成す
る。その後、ゲート電極１３同士を互いに絶縁する絶縁
膜１４をゲート電極１３の上面及び側面を覆うように形
成した後、ゲート電極１３をマスクとして半導体基板１
１の所定領域に不純物イオンを注入してソース・ドレイ
ン領域を形成する。
【００３８】次に、図１（ｂ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
コンタクトホールを形成する際のエッチング停止膜とな
る窒化シリコン膜１５を堆積する。
【００３９】次に、図１（ｃ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
酸化シリコンからなる層間絶縁膜１６を堆積した後、該
層間絶縁膜１６の上にフォトレジストを塗布し、フォト
リソグラフィーを用いて、半導体基板１１のソース・ド
レイン領域をコンタクト形成領域とすると、該コンタク
ト形成領域を含む領域に開口部１７ａを有するレジスト
パターン１７を形成する。ここで、コンタクトホールの
ゲート長方向の幅寸法はゲート電極１３同士の間隔によ
って自己整合的に規定されるため、開口部１７ａの開口
幅のゲート長方向の寸法はゲート電極１３同士の間隔よ
りも大きくてもよい。
【００４０】次に、図１（ｄ）に示すように、ドライエ
ッチング装置に平行平板型リアクティブイオンエッチン
グ（ＲＩＥ）装置を用いて、例えば、圧力を９０Ｐａと
し、高周波電力を６００Ｗとして、ＣＨＦ3 の流量を４
０ｓｃｃｍ、Ｈｅの流量を１００ｓｃｃｍ、Ｏ2 の流量
を２０ｓｃｃｍにそれぞれ設定してＣＨＦ3 に対するＯ
2 の体積比が３０％以上且つ４０％以下となるようにこ
れらのガスを混合し、レジストパターン１７をマスクと
して、層間絶縁膜１６に対してプラズマエッチングを行
なう。このとき、後述するように、窒化シリコン膜１５
におけるレジストパターン１７の開口部１７ａの下側の
領域には、窒化シリコン膜１５の少なくとも表面部にア
ンモニウム化合物膜１５ａが生成される。このように生
成されたアンモニウム化合物膜１５ａをエッチング停止
膜に用いると、窒化シリコン膜１５に対する層間絶縁膜
１６のエッチング速度の選択比が大きく向上するため、
レジストパターン１７の位置がずれたとしても、層間絶
縁膜１６におけるレジストパターン１７の開口部１７ａ
の下側に、ゲート電極１３の互いに対向する側の段差部
で規定された窒化シリコン膜１５からなる凹状部１５ｂ
が浸食されることなく確実に形成される。
【００４１】次に、図１（ｅ）に示すように、ＲＩＥ装
置から取り出し、他のエッチング装置に搬送した後、エ
ッチングガスにＣＨＦ3 又はＣＦ4 を用いて、窒化シリ
コン膜１５の凹状部１５ｂの底部をエッチング除去して
コンタクトホール１８を自己整合的に形成する。その
後、例えば、蒸着法を用いて、コンタクトホール１８に
タングステン等からなるプラグを充填してコンタクトが
完成する。
【００４２】なお、本実施形態においては、ドライエッ
チング装置にＲＩＥ装置を用いたが、これに限らず、他
の方式のエッチング装置、例えば、誘導結合型エッチン
グ装置又はヘリコン波プラズマエッチング装置等であっ
てもよい。
【００４３】また、ドライエッチ用のガスに、フッ化炭
化水素としてＣＨＦ3 、希ガスとしてＨｅを用いている
が、これに限らず、他のフッ化炭化水素や他の希ガスを
用いてもよい。
【００４４】また、本実施形態においては、比較的高圧
下でエッチングを行なうため希ガスを添加したが、必ず
しも希ガスを添加しなくてもよい。
【００４５】また、酸化性ガスとして、酸素（Ｏ2 ）ガ
スを用いているが、オゾン（Ｏ3 ）ガスであってもよ
い。
【００４６】以下、前記のようなＳＡＣ形成方法におけ
る層間絶縁膜にエッチング停止膜に対するエッチング速
度の高選択比が得られる理由について説明する。
【００４７】まず、エッチングガスに含まれる酸素ガス
の濃度依存性について図面を参照しながら説明する。
【００４８】図２は本実施形態に係るＳＡＣ形成方法を
用いた半導体装置の製造方法であって、酸化シリコン膜
のエッチングに用いるエッチングガス中の酸素濃度変化
に対する酸化シリコン膜のエッチング速度、窒化シリコ
ン膜のエッチング速度及び選択比を示している。測定条
件は、フッ化炭化水素としてのＣＨＦ3 と希ガスとして
のＨｅとを混合し、該混合ガスと酸素ガスとをＲＩＥ装
置の反応室内に導入して高周波電力を６００Ｗ、圧力を
９０Ｐａ及びＨｅガスの流量を１００ｓｃｃｍと一定に
してプラズマエッチングを行なっている。図２に示すよ
うに、酸素ガスの導入量が２体積％までは、フッ化炭素
からなる堆積膜が形成されエッチングは進まない。酸素
濃度を増やすにつれて該堆積膜が除去されて窒化シリコ
ン膜のエッチング速度が増加し、選択比は徐々に低下す
る。さらに酸素濃度を増やし、酸素導入量が２０体積％
以上になると、窒化シリコン膜のエッチング速度が急激
に低下し、３０体積％となると窒化シリコン膜のエッチ
ングは停止し、その結果、選択比は急上昇する。さら
に、酸素濃度を増加させて４０体積％を越えると窒化シ
リコン膜のエッチング速度が再度増加し始める。
【００４９】次に、エッチング停止膜である窒化シリコ
ン膜の組成の酸素ガス濃度依存性を図面を参照しながら
説明する。
【００５０】図３（ａ）は本実施形態に係るＳＡＣ形成
方法を用いた半導体装置の製造方法であって、図１
（ｄ）に示す工程の途中における窒化シリコン膜の赤外
線吸収スペクトルを示し、図３（ｂ）は 図３（ａ）に
おける波数が１３００ｃｍ-1から１５００ｃｍ-1までの
部分を拡大して示している。図３（ａ）に示す波数が８
３５ｃｍ-1のピークは窒化シリコン（ＳｉＮ）の吸収で
ある。また、図３（ｂ）に示すように、酸素濃度が３０
体積％の条件下においてのみＮＨ3 +に起因する波数１４
３３ｃｍ-1の吸収がみられる。
【００５１】このことから、酸素濃度が３０体積％の条
件下において、窒化シリコン膜の少なくとも表面部にア
ンモニウム化合物からなる化合物膜が形成されることに
よってエッチングが停止したことが分かる。また、この
吸収ピークは、試料を水洗することにより消失すること
から、このアンモニウム化合物は水溶性であり、水洗す
ることによって容易に除去できることが分かる。
【００５２】以上説明したように、本実施形態による
と、酸化シリコンからなる層間絶縁膜１６に対して開口
部を形成するエッチング中に、エッチング停止膜となる
窒化シリコン膜１５の少なくとも表面部にアンモニウム
化合物からなる化合物膜を生成するため、該化合物膜は
酸化シリコンのエッチング選択比を大きく向上させるの
で、酸化シリコン膜に対するエッチングの制御を極めて
容易にする。従って、酸化シリコンからなる層間絶縁膜
１６に対して所望の形状を容易に形成することができる
ようになる。
【００５３】さらに、アンモニウム化合物膜が生成され
た窒化シリコン膜１５はフッ化炭素からなる堆積膜の生
成が抑制されるため、エッチング装置内を清浄に保つこ
とができる。
【００５４】（第２の実施形態）以下、本発明の第１の
半導体装置の製造方法としての第２の実施形態について
図面を参照しながら説明する。
【００５５】図４（ａ）〜（ｅ）は本発明の第２の実施
形態に係るＳＡＣ形成方法を用いた半導体装置の製造方
法の工程順の断面構成を示している。まず、図４（ａ）
に示すように、例えばシリコンからなる半導体基板１１
の上に、シリコン酸化膜からなるゲート絶縁膜及びポリ
シリコンからなる導体膜を順次形成した後、フォトリソ
グラフィーを用いて所定のレジストパターンを形成する
と共に、該レジストパターンを用いてゲート絶縁膜及び
導体膜に対してドライエッチングを行なうことにより、
ゲート絶縁膜１２及びゲート電極１３をそれぞれ形成す
る。その後、ゲート電極１３同士を互いに絶縁する絶縁
膜１４をゲート電極１３の上面及び側面を覆うように形
成した後、ゲート電極１３をマスクとして半導体基板１
１の所定領域に不純物イオンを注入してソース・ドレイ
ン領域を形成する。
【００５６】次に、図４（ｂ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
コンタクトホールを形成する際のエッチング停止膜とな
る窒化シリコン膜２１を膜厚が１０ｎｍ程度となるよう
に堆積する。
【００５７】次に、図４（ｃ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
酸化シリコンからなる層間絶縁膜１６を堆積した後、該
層間絶縁膜１６の上にフォトレジストを塗布し、フォト
リソグラフィーを用いて、半導体基板１１のソース・ド
レイン領域をコンタクト形成領域とすると、該コンタク
ト形成領域を含む領域に開口部１７ａを有するレジスト
パターン１７を形成する。
【００５８】次に、図４（ｄ）に示すように、ドライエ
ッチング装置にＲＩＥ装置を用いて、例えば、圧力を９
０Ｐａとし、高周波電力を６００Ｗとして、ＣＨＦ3 の
流量を４０ｓｃｃｍ、Ｈｅの流量を１００ｓｃｃｍ、Ｏ
2 の流量を２０ｓｃｃｍにそれぞれ設定してＣＨＦ3 に
対するＯ2 の体積比が３０％以上且つ４０％以下となる
ようにこれらのガスを混合し、レジストパターン１７を
マスクとして、層間絶縁膜１６に対してプラズマエッチ
ングを行なう。このとき、エッチング停止膜としての窒
化シリコン膜２１におけるレジストパターン１７の開口
部の下側の領域がアンモニウム化合物膜２１ａに変化し
ており、アンモニウム化合物膜２１ａに対する層間絶縁
膜１６のエッチング速度の選択比が大きく向上するた
め、レジストパターン１７の位置がずれたとしても、層
間絶縁膜１６におけるレジストパターン１７の開口部１
７ａの下側に、ゲート電極１３の互いに対向する側の段
差部で規定された窒化シリコン膜２１の凹状部２１ｂが
確実に形成される。
【００５９】次に、図４（ｅ）に示すように、洗浄工程
において、水溶性のアンモニウム化合物に変化した窒化
シリコン膜２１の凹状部２１ｂの底部を除去してコンタ
クトホール１８を自己整合的に形成する。その後、例え
ば、蒸着法を用いて、コンタクトホール１８にタングス
テン等からなるプラグを充填してコンタクトが完成す
る。
【００６０】このように本実施形態の特徴として、エッ
チング停止膜としての窒化シリコン膜２１の膜厚を、該
窒化シリコン膜２１における凹状部２１ｂの底部の全体
が水溶性のアンモニウム化合物となるように堆積してい
るため、窒化シリコン膜２１の凹状部２１ｂの底部を除
去するための新たな工程が不要となると共に、半導体基
板１１のソース・ドレイン拡散領域をプラズマに曝さな
くて済むので、該ソース・ドレイン拡散領域に損傷を与
えない。
【００６１】なお、本実施形態においては、ドライエッ
チング装置にＲＩＥ装置を用いたが、これに限らず、他
の方式のエッチング装置、例えば、誘導結合型エッチン
グ装置又はヘリコン波プラズマエッチング装置等であっ
てもよい。
【００６２】また、ドライエッチ用のガスに、フッ化炭
化水素としてＣＨＦ3 、希ガスとしてＨｅを用いている
が、これに限らず、他のフッ化炭化水素や他の希ガスを
用いてもよい。
【００６３】また、本実施形態においては、比較的高圧
下でエッチングを行なうため希ガスを添加したが、必ず
しも希ガスを添加しなくてもよい。
【００６４】また、酸化性ガスとして、酸素（Ｏ2 ）ガ
スを用いているが、オゾン（Ｏ3 ）ガスであってもよ
い。
【００６５】（第３の実施形態）以下、本発明の第１の
半導体装置の製造方法としての第３の実施形態について
図面を参照しながら説明する。
【００６６】図５（ａ）〜（ｅ）は本発明の第３の実施
形態に係るＳＡＣ形成方法を用いた半導体装置の製造方
法の工程順の断面構成を示している。まず、図５（ａ）
に示すように、例えばシリコンからなる半導体基板１１
の上に、シリコン酸化膜からなるゲート絶縁膜及びポリ
シリコンからなる導体膜を順次形成した後、フォトリソ
グラフィーを用いて所定のレジストパターンを形成する
と共に、該レジストパターンを用いてゲート絶縁膜及び
導体膜に対してドライエッチングを行なうことにより、
ゲート絶縁膜１２及びゲート電極１３をそれぞれ形成す
る。その後、ゲート電極１３同士を互いに絶縁する絶縁
膜１４をゲート電極１３の上面及び側面を覆うように形
成した後、ゲート電極１３をマスクとして半導体基板１
１の所定領域に不純物イオンを注入してソース・ドレイ
ン領域を形成する。
【００６７】次に、図５（ｂ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
コンタクトホールを形成する際のエッチング停止膜とな
る窒化シリコン膜１５を堆積する。
【００６８】次に、図５（ｃ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
酸化シリコンからなる層間絶縁膜１６を堆積した後、エ
ッチング処理中に酸素を放出する材料、例えば、ポリビ
ニルフェノールをベースポリマーに用いた化学増幅型レ
ジスト等を用いてコンタクト形成領域を含む領域に開口
部２２ａを有するエッチングマスク２２を形成する。
【００６９】次に、図５（ｄ）に示すように、ＲＩＥ装
置を用いて、例えば、圧力を９０Ｐａとし、高周波電力
を６００Ｗとして、ＣＨＦ3 の流量を４０ｓｃｃｍ、Ｈ
ｅの流量を１００ｓｃｃｍ、Ｏ2 の流量を２０ｓｃｃｍ
にそれぞれ設定してＣＨＦ3に対するＯ2 の体積比が１
５％程度となるようにこれらのガスを混合し、エッチン
グマスク２２を用いて層間絶縁膜１６に対してプラズマ
エッチングを行なう。
【００７０】このとき、ＣＨＦ3 に対して３０体積％以
上の酸素を導入しなくても、エッチングマスク２２の表
面がエッチングされる際にその表面から所定量の酸素、
この場合は１ｃｃ程度の酸素が放出されるため、コンタ
クト形成領域において実質的に窒化シリコン膜のエッチ
ング速度が低下するガス比である、ＣＨＦ3 に対するＯ
2 の体積比が３０％以上且つ４０％以下の酸素濃度が達
成されることによって、窒化シリコン膜１５におけるエ
ッチングマスク２２の開口部２２ａの下側の領域に、窒
化シリコン膜１５の少なくとも表面部にアンモニウム化
合物膜１５ａが生成されるので十分な選択比が確保され
る。
【００７１】次に、図５（ｅ）に示すように、ＲＩＥ装
置から取り出し、他のエッチング装置に搬送した後、エ
ッチングガスにＣＨＦ3 又はＣＦ4 を用いて、窒化シリ
コン膜１５の凹状部１５ｂの底部をエッチング除去して
コンタクトホール１８を自己整合的に形成する。その
後、例えば、蒸着法を用いて、コンタクトホール１８に
タングステン等からなるプラグを充填してコンタクトが
完成する。
【００７２】このように、本実施形態によると、エッチ
ングマスク２２に酸素原子を多量に含むフォトレジスト
を用いるため、エッチングガスに含ませる酸素ガスの濃
度の設定の自由度を向上させることができる。
【００７３】なお、本実施形態においては、ドライエッ
チング装置にＲＩＥ装置を用いたが、これに限らず、他
の方式のエッチング装置、例えば、誘導結合型エッチン
グ装置又はヘリコン波プラズマエッチング装置等であっ
てもよい。
【００７４】また、ドライエッチ用のガスに、フッ化炭
化水素としてＣＨＦ3 、希ガスとしてＨｅを用いている
が、これに限らず、他のフッ化炭化水素や他の希ガスを
用いてもよい。
【００７５】また、本実施形態においては、比較的高圧
下でエッチングを行なうため希ガスを添加したが、必ず
しも希ガスを添加しなくてもよい。
【００７６】また、酸化性ガスとして、酸素（Ｏ2 ）ガ
スを用いているが、オゾン（Ｏ3 ）ガスであってもよ
い。
【００７７】（第４の実施形態）以下、本発明の第２の
半導体装置の製造方法としての第４の実施形態について
図面を参照しながら説明する。
【００７８】図６（ａ）〜（ｅ）は本発明の第４の実施
形態に係るＳＡＣ形成方法を用いた半導体装置の製造方
法の工程順の断面構成を示している。まず、図６（ａ）
に示すように、例えばシリコンからなる半導体基板１１
の上に、シリコン酸化膜からなるゲート絶縁膜及びポリ
シリコンからなる導体膜を順次形成した後、フォトリソ
グラフィーを用いて所定のレジストパターンを形成する
と共に、該レジストパターンを用いてゲート絶縁膜及び
導体膜に対してドライエッチングを行なうことにより、
ゲート絶縁膜１２及びゲート電極１３をそれぞれ形成す
る。その後、ゲート電極１３同士を互いに絶縁する絶縁
膜１４をゲート電極１３の上面及び側面を覆うように形
成した後、ゲート電極１３をマスクとして半導体基板１
１の所定領域に不純物イオンを注入してソース・ドレイ
ン領域を形成する。
【００７９】次に、図６（ｂ）に示すように、例えばプ
ラズマＣＶＤ法を用いて、半導体基板１１の上に全面に
わたってコンタクトホールを形成する際のエッチング停
止膜となる窒化シリコン膜２３を水素を含むように、例
えば原料であるシラン及びアンモニアの混合ガスをプラ
ズマ化して堆積させる。
【００８０】次に、図６（ｃ）に示すように、例えば、
ＴＥＯＳ，ＣＦ4 及び酸素の混合ガスを原料とするＣＶ
Ｄ法を用いて、半導体基板１１の上に全面にわたってフ
ッ素を含む酸化シリコンからなる層間絶縁膜２４を堆積
した後、該層間絶縁膜２４の上にフォトレジストを塗布
し、フォトリソグラフィーを用いて、半導体基板１１の
ソース・ドレイン領域をコンタクト形成領域とすると、
該コンタクト形成領域を含む領域に開口部１７ａを有す
るレジストパターン１７を形成する。
【００８１】これにより、窒化シリコン膜２３が水素を
含むと共に、層間絶縁膜２４がフッ素を含むため、窒化
シリコン膜２３の少なくとも表面部にはアンモニウム化
合物膜２３ａが生成される。
【００８２】次に、図６（ｄ）に示すように、ＣＨ3 Ｆ
やＣＨＦ3 等のフッ化炭化水素等を用いレジストパター
ン１７をマスクとして、層間絶縁膜２４に対してドライ
エッチングを行なう。このとき、エッチング停止膜とし
ての窒化シリコン膜２３にはあらかじめアンモニウム化
合物膜２３ａが生成されているため、該アンモニウム化
合物膜２３ａに対する層間絶縁膜２４のエッチング速度
の選択比が大きく向上する。
【００８３】次に、図６（ｅ）に示すように、エッチン
グガスにＣＨＦ3 又はＣＦ4 を用いて、窒化シリコン膜
２３の凹状部２３ｂの底部をエッチング除去してコンタ
クトホール１８を自己整合的に形成する。その後、例え
ば、蒸着法を用いて、コンタクトホール１８にタングス
テン等からなるプラグを充填してコンタクトが完成す
る。
【００８４】このように、本実施形態によると、層間絶
縁膜２４に対してドライエッチングを行なう前に、エッ
チング停止膜としての窒化シリコン膜２３に、あらかじ
め酸化シリコンに対して高い選択比を持つアンモニウム
化合物膜２３ａを生成しているため、ドライエッチング
を行なう際の各種設定条件の自由度が増す。
【００８５】（第５の実施形態）以下、本発明の第２の
半導体装置の製造方法としての第５の実施形態について
図面を参照しながら説明する。
【００８６】図７（ａ）〜（ｆ）は本発明の第５の実施
形態に係るＳＡＣ形成方法を用いた半導体装置の製造方
法の工程順の断面構成を示している。まず、図７（ａ）
に示すように、例えばシリコンからなる半導体基板１１
の上に、シリコン酸化膜からなるゲート絶縁膜及びポリ
シリコンからなる導体膜を順次形成した後、フォトリソ
グラフィーを用いて所定のレジストパターンを形成する
と共に、該レジストパターンを用いてゲート絶縁膜及び
導体膜に対してドライエッチングを行なうことにより、
ゲート絶縁膜１２及びゲート電極１３をそれぞれ形成す
る。その後、ゲート電極１３同士を互いに絶縁する絶縁
膜１４をゲート電極１３の上面及び側面を覆うように形
成した後、ゲート電極１３をマスクとして半導体基板１
１の所定領域に不純物イオンを注入してソース・ドレイ
ン領域を形成する。
【００８７】次に、図７（ｂ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
コンタクトホールを形成する際のエッチング停止膜とな
る窒化シリコン膜２５Ａをシラン及びアンモニアの混合
ガスを原料として水素を含むように堆積させる。
【００８８】次に、図７（ｃ）に示すように、窒化シリ
コン膜２５Ａの全面に対して酸素とフッ素とを用いたイ
オン注入を行なうことにより、窒化シリコン膜２５Ａの
少なくとも表面部にアンモニウム化合物膜２５ａが生成
された窒化シリコン膜２５Ｂを形成する。
【００８９】次に、図７（ｄ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
酸化シリコンからなる層間絶縁膜１６を堆積した後、該
層間絶縁膜１６の上にフォトレジストを塗布し、フォト
リソグラフィーを用いて、半導体基板１１のソース・ド
レイン領域をコンタクト形成領域とすると、該コンタク
ト形成領域を含む領域に開口部１７ａを有するレジスト
パターン１７を形成する。
【００９０】次に、図７（ｅ）に示すように、ＣＨ3 Ｆ
やＣＨＦ3 等のフッ化炭化水素等を用いレジストパター
ン１７をマスクとして、層間絶縁膜１６に対してドライ
エッチングを行なう。このとき、エッチング停止膜とし
ての窒化シリコン膜２５Ｂにはあらかじめアンモニウム
化合物膜２５ａが生成されているため、該アンモニウム
化合物膜２５ａに対する層間絶縁膜１６のエッチング速
度の選択比が大きく向上する。
【００９１】次に、図７（ｆ）に示すように、エッチン
グガスにＣＨＦ3 又はＣＦ4 を用いて、窒化シリコン膜
２５Ｂの凹状部２５ｂの底部をエッチング除去してコン
タクトホール１８を自己整合的に形成する。その後、例
えば、蒸着法を用いて、コンタクトホール１８にタング
ステン等からなるプラグを充填してコンタクトが完成す
る。
【００９２】このように、本実施形態によると、層間絶
縁膜１６に対してドライエッチングを行なう前に、エッ
チング停止膜としての窒化シリコン膜２５Ｂに、あらか
じめ酸化シリコンに対して高い選択比を持つアンモニウ
ム化合物膜２５ａを生成しているため、ドライエッチン
グを行なう際の各種設定条件の自由度が増す。
【００９３】（第６の実施形態）以下、本発明の第３の
半導体装置の製造方法としての第６の実施形態について
図面を参照しながら説明する。
【００９４】図８（ａ）〜（ｅ）は本発明の第６の実施
形態に係るＳＡＣ形成方法を用いた半導体装置の製造方
法の工程順の断面構成を示している。まず、図８（ａ）
に示すように、例えばシリコンからなる半導体基板１１
の上に、シリコン酸化膜からなるゲート絶縁膜及びポリ
シリコンからなる導体膜を順次形成した後、フォトリソ
グラフィーを用いて所定のレジストパターンを形成する
と共に、該レジストパターンを用いてゲート絶縁膜及び
導体膜に対してドライエッチングを行なうことにより、
ゲート絶縁膜１２及びゲート電極１３をそれぞれ形成す
る。その後、ゲート電極１３同士を互いに絶縁する絶縁
膜１４をゲート電極１３の上面及び側面を覆うように形
成した後、ゲート電極１３をマスクとして半導体基板１
１の所定領域に不純物イオンを注入してソース・ドレイ
ン領域を形成する。
【００９５】次に、図８（ｂ）に示すように、例えばプ
ラズマＣＶＤ法を用いて、半導体基板１１の上に全面に
わたってコンタクトホールを形成する際のエッチング停
止膜となる窒化シリコン膜２６を、通常用いる原料ガス
であるＳｉＨ4 ，ＮＨ3 及びＮ2 にＣＦ4 とＯ2 とを添
加した混合ガスを用いて堆積させる。これにより、窒化
シリコン膜２６は該窒化シリコン膜２６の少なくとも表
面部に、アンモニウム化合物膜２６ａが生成されながら
堆積する。
【００９６】次に、図８（ｃ）に示すように、例えばＣ
ＶＤ法を用いて、半導体基板１１の上に全面にわたって
酸化シリコンからなる層間絶縁膜１６を堆積した後、該
層間絶縁膜１６の上にフォトレジストを塗布し、フォト
リソグラフィーを用いて、半導体基板１１のソース・ド
レイン領域をコンタクト形成領域とすると、該コンタク
ト形成領域を含む領域に開口部１７ａを有するレジスト
パターン１７を形成する。
【００９７】次に、図８（ｄ）に示すように、ＣＨ3 Ｆ
やＣＨＦ3 等のフッ化炭化水素等を用いレジストパター
ン１７をマスクとして、層間絶縁膜１６に対してドライ
エッチングを行なう。このとき、エッチング停止膜とし
ての窒化シリコン膜２６にはあらかじめアンモニウム化
合物膜２６ａが生成されているため、該アンモニウム化
合物膜２６ａに対する層間絶縁膜１６のエッチング速度
の選択比が大きく向上する。
【００９８】次に、図８（ｅ）に示すように、エッチン
グガスにＣＨＦ3 又はＣＦ4 を用いて、窒化シリコン膜
２６の凹状部２６ｂの底部をエッチング除去してコンタ
クトホール１８を自己整合的に形成する。その後、例え
ば、蒸着法を用いて、コンタクトホール１８にタングス
テン等からなるプラグを充填してコンタクトが完成す
る。
【００９９】このように、本実施形態によると、層間絶
縁膜１６に対してドライエッチングを行なう前に、エッ
チング停止膜としての窒化シリコン膜２６に、あらかじ
め酸化シリコンに対して高い選択比を持つアンモニウム
化合物膜２６ａを生成しているため、ドライエッチング
を行なう際の各種設定条件の自由度が増す。
【０１００】
【発明の効果】本発明の第１の半導体装置の製造方法に
よると、開口部形成工程において、エッチング停止膜で
ある窒化シリコン膜の少なくとも表面部に、酸化シリコ
ン膜のエッチング速度の選択比が極めて大きくなるアン
モニウム化合物からなる化合物膜が生成されるため、窒
化シリコン膜が確実にエッチング停止膜となるので、エ
ッチングの制御が容易になり、その結果、酸化シリコン
膜の開口部形成領域に所望の開口部を形成することがで
きる。
【０１０１】また、アンモニウム化合物を含む窒化シリ
コン膜はエッチングされてもフッ化炭素からなる堆積膜
が形成されにくいため、エッチング装置内を清浄に保つ
ことができるので、該装置内を清掃するのに要する工数
を削減できる。
【０１０２】第１の半導体装置の製造方法において、開
口部形成工程が、窒化シリコン膜の凹状部に該窒化シリ
コン膜に含まれる窒素を用いて化合物膜を生成するドラ
イエッチングを行なう工程であると、窒化シリコン膜に
おける凹状部の露出部分にアンモニウム化合物が確実に
生成されると共に、アンモニウム化合物生成工程をわざ
わざ設ける必要がないので、製造コストを削減できる。
【０１０３】第１の半導体装置の製造方法において、開
口部形成工程におけるドライエッチングが、フッ化炭化
水素と該フッ化炭化水素に対して３０体積％以上且つ４
０体積％以下の酸化性ガスとを含む反応性ガス、又はフ
ッ化炭化水素と希ガスとフッ化炭化水素に対して３０体
積％以上且つ４０体積％以下の酸化性ガスとを含む反応
性ガスを用いたプラズマエッチングであると、窒化シリ
コン膜における開口部形成領域の露出部分にアンモニウ
ム化合物からなる化合物膜が確実に生成される。
【０１０４】第１の半導体装置の製造方法において、フ
ッ化炭化水素がＣＨＦ3 であり、酸化性ガスが酸素ガス
又はオゾンガスであると、窒化シリコンにアンモニウム
化合物からなる化合物膜を確実に生成することができ
る。
【０１０５】第１の半導体装置の製造方法において、酸
化性ガスが、半導体基板上に形成された酸素を含有する
部材から放出される酸素を含むと、エッチングガスに対
する酸素ガスの濃度を設定する際に酸素ガス濃度の設定
値の自由度が大きくなるため、製造工程における設計の
余裕度が向上する。
【０１０６】第１の半導体装置の製造方法において、酸
素を含有する部材がフォトレジストであると、開口部形
成工程において該フォトレジストが確実に酸素を放出す
る。
【０１０７】本発明の第２の半導体装置の製造方法によ
ると、化合物膜生成工程において、エッチング停止膜で
ある窒化シリコン膜の少なくとも表面部に、酸化シリコ
ン膜のエッチング速度の選択比が極めて大きくなるアン
モニウム化合物からなる化合物膜が生成されるため、窒
化シリコン膜が確実にエッチング停止膜となるので、エ
ッチングの制御が容易になり、その結果、酸化シリコン
膜の開口部形成領域に所望の開口部を形成することがで
きる。
【０１０８】また、アンモニウム化合物を含む窒化シリ
コン膜はエッチングされてもフッ化炭素からなる堆積膜
が形成されにくいため、エッチング装置内を清浄に保つ
ことができる。
【０１０９】第２の半導体装置の製造方法において、窒
化シリコン膜形成工程が、水素を含有する窒化シリコン
膜を形成する工程を含み、アンモニウム化合物生成工程
が、水素を含有する窒化シリコン膜を酸素及びフッ素を
含むプラズマに曝す工程を含むと、エッチング停止膜と
なる窒化シリコン膜の少なくとも表面部にアンモニウム
化合物からなる化合物膜を確実に生成することができ
る。
【０１１０】第２の半導体装置の製造方法において、窒
化シリコン膜形成工程が、水素を含有する窒化シリコン
膜を形成する工程を含み、アンモニウム化合物生成工程
が、水素を含有する窒化シリコン膜に対して酸素及びフ
ッ素をイオン注入する工程を含むと、エッチング停止膜
となる窒化シリコン膜にアンモニウム化合物を確実に生
成することができる。
【０１１１】本発明の第３の半導体装置の製造方法によ
ると、窒化シリコン膜形成工程において、エッチング停
止膜である窒化シリコン膜の少なくとも表面部に、酸化
シリコン膜のエッチング速度の選択比が極めて大きくな
るアンモニウム化合物からなる化合物膜が生成されるた
め、開口部形成工程において窒化シリコン膜が確実にエ
ッチング停止膜となるので、エッチングの制御が容易に
なり、その結果、酸化シリコン膜の開口部形成領域に所
望の開口部を形成することができる。
【０１１２】また、アンモニウム化合物を含む窒化シリ
コン膜はエッチングされてもフッ化炭素からなる堆積膜
が形成されにくいため、エッチング装置内を清浄に保つ
ことができるので、該装置内を清掃するのに要する工数
を削減できる。
【０１１３】第３の半導体装置の製造方法において、窒
化シリコン膜形成工程が、アンモニアとフッ素と酸素と
を含むガスを原料ガスに添加することにより窒化シリコ
ン膜を形成すると、エッチング停止膜である窒化シリコ
ン膜の少なくとも表面部にアンモニウム化合物からなる
化合物が確実に生成される。
【０１１４】第１〜第３の半導体装置の製造方法におい
て、窒化シリコン膜除去工程が水又は水を含む溶液を用
いた洗浄工程であると、エッチング停止膜となる窒化シ
リコン膜の全体がアンモニウム化合物からなる化合物膜
の場合には、該化合物膜が水溶性であるため、窒化シリ
コン膜を除去する工程をわざわざ設ける必要がなくなる
ので、製造コストを削減できる共に、エッチングを用い
た除去工程を経ないため、半導体基板上のコンタクト領
域に損傷を与えるおそれがない。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は本発明の第１の実施形態に係
るＳＡＣ形成方法を用いた半導体装置の製造方法を示す
工程順断面図である。
【図２】本発明に係るＳＡＣ形成方法を用いた半導体装
置の製造方法であって、酸化シリコン膜のエッチングに
用いるエッチングガス中の酸素濃度変化に対する酸化シ
リコン膜のエッチング速度、窒化シリコン膜のエッチン
グ速度及び選択比をそれぞれ示すグラフである。
【図３】（ａ）は本発明に係るＳＡＣ形成方法を用いた
半導体装置の製造方法であって、窒化シリコン膜の赤外
線吸収スペクトルを示すグラフであり、（ｂ）は拡大図
である。
【図４】（ａ）〜（ｅ）は本発明の第２の実施形態に係
るＳＡＣ形成方法を用いた半導体装置の製造方法を示す
工程順断面図である。
【図５】（ａ）〜（ｅ）は本発明の第３の実施形態に係
るＳＡＣ形成方法を用いた半導体装置の製造方法を示す
工程順断面図である。
【図６】（ａ）〜（ｅ）は本発明の第４の実施形態に係
るＳＡＣ形成方法を用いた半導体装置の製造方法を示す
工程順断面図である。
【図７】（ａ）〜（ｆ）は本発明の第５の実施形態に係
るＳＡＣ形成方法を用いた半導体装置の製造方法を示す
工程順断面図である。
【図８】（ａ）〜（ｅ）は本発明の第６の実施形態に係
るＳＡＣ形成方法を用いた半導体装置の製造方法を示す
工程順断面図である。
【図９】従来のＳＡＣ形成方法を用いた半導体装置の製
造方法を示す工程順断面図である。
【符号の説明】
１１ 半導体基板 １２ ゲート絶縁膜 １３ ゲート電極 １４ 絶縁膜 １５ 窒化シリコン膜（エッチング停止膜） １５ａ アンモニウム化合物膜 １５ｂ 凹状部 １６ 層間絶縁膜 １７ レジストパターン １７ａ 開口部 １８ コンタクトホール ２１ 窒化シリコン膜 ２１ａ アンモニウム化合物膜 ２１ｂ 凹状部 ２２ エッチングマスク ２２ａ 開口部 ２３ 窒化シリコン膜 ２３ａ アンモニウム化合物膜 ２３ｂ 凹状部 ２４ 層間絶縁膜 ２５Ａ 窒化シリコン膜 ２５Ｂ 窒化シリコン膜 ２５ａ アンモニウム化合物膜 ２５ｂ 凹状部 ２６ 窒化シリコン膜 ２６ａ アンモニウム化合物膜 ２６ｂ 凹状部

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に凹状部を有する窒化シリ
    コン膜を形成する窒化シリコン膜形成工程と、 前記窒化シリコン膜の上に酸化シリコン膜を堆積する酸
    化シリコン膜堆積工程と、 前記窒化シリコン膜の凹状部の少なくとも表面部にアン
    モニウム化合物からなる化合物膜を生成しながら、該化
    合物膜をエッチング停止膜として前記酸化シリコン膜に
    対して選択的にドライエッチングを行なうことにより、
    前記酸化シリコン膜における前記窒化シリコン膜の凹状
    部の上に開口部を形成する開口部形成工程と、 前記窒化シリコン膜における凹状部の底部を除去する窒
    化シリコン膜除去工程とを備えていることを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 前記開口部形成工程は、 前記窒化シリコン膜の凹状部に該窒化シリコン膜に含ま
    れる窒素を用いて前記化合物膜を生成するドライエッチ
    ングを行なう工程であることを特徴とする請求項１に記
    載の半導体装置の製造方法。
  3. 【請求項３】 前記開口部形成工程における前記ドライ
    エッチングは、 フッ化炭化水素と該フッ化炭化水素に対して３０体積％
    以上且つ４０体積％以下の酸化性ガスとを含む反応性ガ
    ス、又はフッ化炭化水素と希ガスと前記フッ化炭化水素
    に対して３０体積％以上且つ４０体積％以下の酸化性ガ
    スとを含む反応性ガスを用いたプラズマエッチングであ
    ることを特徴とする請求項２に記載の半導体装置の製造
    方法。
  4. 【請求項４】 前記フッ化炭化水素はＣＨＦ3 であるこ
    とを特徴とする請求項３に記載の半導体装置の製造方
    法。
  5. 【請求項５】 前記酸化性ガスは酸素ガスであることを
    特徴とする請求項３又は４に記載の半導体装置の製造方
    法。
  6. 【請求項６】 前記酸化性ガスはオゾンガスであること
    を特徴とする請求項３又は４に記載の半導体装置の製造
    方法。
  7. 【請求項７】 前記酸化性ガスは、前記半導体基板上に
    形成された酸素を含有する部材から放出される酸素を含
    むことを特徴とする請求項３又は４に記載の半導体装置
    の製造方法。
  8. 【請求項８】 前記酸素を含有する部材はフォトレジス
    トであることを特徴とする請求項７に記載の半導体装置
    の製造方法。
  9. 【請求項９】 前記窒化シリコン膜除去工程は水又は水
    を含む溶液を用いた洗浄工程であることを特徴とする請
    求項１〜８のいずれか１項に記載の半導体装置の製造方
    法。
  10. 【請求項１０】 半導体基板上に凹状部を有する窒化シ
    リコン膜を形成する窒化シリコン膜形成工程と、 前記窒化シリコン膜の凹状部の少なくとも表面部にアン
    モニウム化合物からなる化合物膜を生成する化合物膜生
    成工程と、 前記窒化シリコン膜の上に酸化シリコン膜を堆積する酸
    化シリコン膜堆積工程と、 前記化合物膜をエッチング停止膜として前記酸化シリコ
    ン膜に対して選択的にドライエッチングを行なうことに
    より、前記酸化シリコン膜における前記窒化シリコン膜
    の凹状部の上に開口部を形成する開口部形成工程と、 前記窒化シリコン膜における凹状部の底部を除去する窒
    化シリコン膜除去工程とを備えていることを特徴とする
    半導体装置の製造方法。
  11. 【請求項１１】 前記窒化シリコン膜形成工程は、水素
    を含有する窒化シリコン膜を形成する工程を含み、 前記アンモニウム化合物生成工程は、水素を含有する前
    記窒化シリコン膜を酸素及びフッ素を含むプラズマに曝
    す工程を含むことを特徴とする請求項１０に記載の半導
    体装置の製造方法。
  12. 【請求項１２】 前記窒化シリコン膜形成工程は、水素
    を含有する窒化シリコン膜を形成する工程を含み、 前記アンモニウム化合物生成工程は、水素を含有する前
    記窒化シリコン膜に対して酸素及びフッ素をイオン注入
    する工程を含むことを特徴とする請求項１０に記載の半
    導体装置の製造方法。
  13. 【請求項１３】 前記窒化シリコン膜除去工程は水又は
    水を含む溶液を用いた洗浄工程であることを特徴とする
    請求項１０〜１２のいずれか１項に記載の半導体装置の
    製造方法。
  14. 【請求項１４】 半導体基板上に、少なくとも表面部に
    アンモニウム化合物からなる化合物膜を生成しながら、
    凹状部を有する窒化シリコン膜を形成する窒化シリコン
    膜形成工程と、 前記窒化シリコン膜の上に酸化シリコン膜を堆積する酸
    化シリコン膜堆積工程と、 前記化合物膜をエッチング停止膜として前記酸化シリコ
    ン膜に対して選択的にドライエッチングを行なうことに
    より、前記酸化シリコン膜における前記窒化シリコン膜
    の凹状部の上に開口部を形成する開口部形成工程と、 前記窒化シリコン膜における凹状部の底部を除去する窒
    化シリコン膜除去工程とを備えていることを特徴とする
    半導体装置の製造方法。
  15. 【請求項１５】 前記窒化シリコン膜形成工程は、アン
    モニアとフッ素と酸素とを含むガスを原料ガスに添加す
    ることにより窒化シリコン膜を形成することを特徴とす
    る請求項１４に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記窒化シリコン膜除去工程は水又は
    水を含む溶液を用いた洗浄工程であることを特徴とする
    請求項１４又は１５に記載の半導体装置の製造方法。
JP00209798A 1998-01-08 1998-01-08 半導体装置の製造方法 Expired - Fee Related JP3628863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00209798A JP3628863B2 (ja) 1998-01-08 1998-01-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00209798A JP3628863B2 (ja) 1998-01-08 1998-01-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11204500A true JPH11204500A (ja) 1999-07-30
JP3628863B2 JP3628863B2 (ja) 2005-03-16

Family

ID=11519857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00209798A Expired - Fee Related JP3628863B2 (ja) 1998-01-08 1998-01-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3628863B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1153803A2 (en) 2000-04-13 2001-11-14 Toyota Jidosha Kabushiki Kaisha Vehicle power source device wherein cooling air is introduced into battery casing through opening formed through vehicle floor
KR100400302B1 (ko) * 2000-06-30 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100763673B1 (ko) 2006-08-31 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 아이엠디 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020150100A1 (en) * 2019-01-18 2020-07-23 Tokyo Electron Limited Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1153803A2 (en) 2000-04-13 2001-11-14 Toyota Jidosha Kabushiki Kaisha Vehicle power source device wherein cooling air is introduced into battery casing through opening formed through vehicle floor
KR100400302B1 (ko) * 2000-06-30 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100763673B1 (ko) 2006-08-31 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 아이엠디 형성방법

Also Published As

Publication number Publication date
JP3628863B2 (ja) 2005-03-16

Similar Documents

Publication Publication Date Title
US7291550B2 (en) Method to form a contact hole
JP4669679B2 (ja) 窒化珪素膜の製造方法及び半導体装置の製造方法
US6774048B2 (en) Method of manufacturing a semiconductor device
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
US7273566B2 (en) Gas compositions
US6383918B1 (en) Method for reducing semiconductor contact resistance
JPH03261139A (ja) 選択的異方性を用いて局部相互接続を形成する改良方法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US7008878B2 (en) Plasma treatment and etching process for ultra-thin dielectric films
JPH11243084A (ja) 酸化膜エッチング方法
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
JPH11204500A (ja) 半導体装置の製造方法
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
US20060292883A1 (en) Etching of silicon nitride with improved nitride-to-oxide selectivity utilizing halogen bromide/chlorine plasma
KR100390825B1 (ko) 반도체 소자의 콘택 형성 방법
JP2001127039A (ja) 半導体装置の製造方法
US20010051408A1 (en) Method for providing improved step coverage of deep trenches and use thereof
JPH06283477A (ja) 半導体装置の製造方法
US20040171261A1 (en) Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same
JP2005136097A (ja) 半導体装置の製造方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
US6943120B1 (en) Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure
JP2001257261A (ja) 半導体装置の製造方法
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
JP3467915B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Effective date: 20040129

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Effective date: 20040414

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Effective date: 20041209

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20071217

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20091217

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20091217

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20101217

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20101217

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees