JP2021052039A - エッチング方法、ダメージ層の除去方法、および記憶媒体 - Google Patents

エッチング方法、ダメージ層の除去方法、および記憶媒体 Download PDF

Info

Publication number
JP2021052039A
JP2021052039A JP2019172528A JP2019172528A JP2021052039A JP 2021052039 A JP2021052039 A JP 2021052039A JP 2019172528 A JP2019172528 A JP 2019172528A JP 2019172528 A JP2019172528 A JP 2019172528A JP 2021052039 A JP2021052039 A JP 2021052039A
Authority
JP
Japan
Prior art keywords
gas
oxide
etching
plasma
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019172528A
Other languages
English (en)
Other versions
JP7349861B2 (ja
Inventor
清水　昭貴
Akitaka Shimizu
昭貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019172528A priority Critical patent/JP7349861B2/ja
Priority to TW109131466A priority patent/TW202124777A/zh
Priority to KR1020200117335A priority patent/KR102606417B1/ko
Priority to CN202010966419.8A priority patent/CN112635317B/zh
Priority to US17/027,327 priority patent/US11557486B2/en
Priority to SG10202009294UA priority patent/SG10202009294UA/en
Publication of JP2021052039A publication Critical patent/JP2021052039A/ja
Application granted granted Critical
Publication of JP7349861B2 publication Critical patent/JP7349861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ＣＦ系ガスを含むガスを用いたプラズマエッチング後のパターンに生成されるダメージ層を十分に除去することができる技術を提供する。【解決手段】エッチング方法は、シリコン含有部分上に形成されたエッチング対象部を有する基板を準備する工程と、基板のエッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングする工程と、プラズマエッチングにより、パターンの底部に露出するシリコン含有部分にＣおよびＦが打ち込まれて生成されたダメージ層を除去する工程とを有し、ダメージ層を除去する工程は、酸素を含むラジカルおよびフッ素を含むラジカルを供給し、ダメージ層をフッ素を含むラジカルでエッチングしつつ酸素を含むラジカルにより酸化してダメージ層の酸化物を形成する工程と、酸化物を、ガスによる化学的処理またはラジカル処理により除去する工程とを有する。【選択図】図１

Description

本開示は、エッチング方法、ダメージ層の除去方法、および記憶媒体に関する。
半導体デバイスの製造過程においては、酸化膜をエッチングする工程が存在する。酸化膜のエッチングには、ＣＦ系ガスを含む処理ガスによるプラズマエッチングが多用されている。このようなＣＦ系ガスを含むガスによるプラズマエッチング後には、エッチング後のパターン、例えばコンタクトホールやビアホール等の接続孔にダメージ層が形成される。
ダメージ層を除去する方法としては、特許文献１には、酸化性ガスから励起されるプラズマを供給してダメージ層をドライ洗浄し、ドライ洗浄により接続孔内に生成された生成物をウエット洗浄により除去し、さらに接続孔内に残存する酸化膜をエッチング除去する技術が開示されている。また、特許文献２には、Ｏ２を含む処理ガスによりアッシング処理を行い、次いでＣＦ４ガスとＯ２ガスを混合した処理ガスを供給するとともにプラズマ化して、エッチング孔の底部に付着するダメージ層を除去する技術が開示されている。
特許第４２８２６１６号公報 特開平６−２３６８６４号公報
本開示は、ＣＦ系ガスを含むガスを用いたプラズマエッチング後のパターンに生成されるダメージ層を十分に除去することができる技術を提供する。
本開示の一態様に係るエッチング方法は、シリコン含有部分上に形成されたエッチング対象部を有する基板を準備する工程と、前記基板の前記エッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングする工程と、前記プラズマエッチングにより、前記パターンの底部に露出する前記シリコン含有部分にＣおよびＦが打ち込まれて生成されたダメージ層を除去する工程と、を有し、前記ダメージ層を除去する工程は、酸素を含むラジカルおよびフッ素を含むラジカルを供給し、前記ダメージ層を前記フッ素を含むラジカルでエッチングしつつ前記酸素を含むラジカルにより酸化して前記ダメージ層の酸化物を形成する工程と、前記酸化物を、ガスによる化学的処理またはラジカル処理により除去する工程と、を有する。
本開示によれば、ＣＦ系ガスを含むガスを用いたプラズマエッチング後のパターンに生成されるダメージ層を十分に除去することができる技術が提供される。
第１の実施形態に係るエッチング方法を示すフローチャートである。 第１の実施形態におけるプラズマエッチング後のウエハの状態を示す模式図である。 第１の実施形態における酸素を含むラジカルによる処理後のウエハの状態を示す模式図である。 第１の実施形態における酸化物除去処理後のウエハの状態を示す模式図である。 第２の実施形態に係るエッチング方法を示すフローチャートである。 第２の実施形態におけるプラズマエッチング後のウエハの状態を示す模式図である。 第２の実施形態における酸素を含むラジカルおよびフッ素を含むラジカルによる処理後のウエハの状態を示す模式図である。 第２の実施形態における酸化物除去処理後のウエハの状態を示す模式図である。 第２の実施形態において、プラズマエッチング後にフォトレジスト層が残存した状態を示す模式図である。 図５Ａのウエハに対し酸素を含むラジカルおよびフッ素を含むラジカルによる処理を行った際にフォトレジスト層が除去された状態を示す模式図である。 図５Ａのウエハに対し酸素を含むラジカルおよびフッ素を含むラジカルによる処理を行った際にフォトレジスト層の一部が酸化された状態で残存した状態を示す模式図である。 第３の実施形態に係るエッチング方法を示すフローチャートである。 第３の実施形態におけるプラズマエッチング後のウエハの状態を示す模式図である。 第３の実施形態におけるアッシング後のウエハの状態を示す模式図である。 第３の実施形態における酸素を含むラジカルおよびフッ素を含むラジカルによる処理後のウエハの状態を示す模式図である。 第３の実施形態における酸化物除去処理後のウエハの状態を示す模式図である。 第４の実施形態に係るエッチング方法を示すフローチャートである。 第４の実施形態におけるウエット処理後のウエハの状態を示す模式図である。 第４の実施形態における酸素を含むラジカルおよびフッ素を含むラジカルによる処理後のウエハの状態を示す模式図である。 第４の実施形態における酸化物除去処理後のウエハの状態を示す模式図である。 第１および第２の実施形態のエッチング方法に用いる第１の例の処理システムを概略的に示す水平断面図である。 図１０の処理システムに搭載された、酸化処理装置の一例を概略的に示す断面図である。 図１０の処理システムに搭載された、酸化物除去装置の一例を概略的に示す断面図である。 第３の実施形態のエッチング方法に用いる第２の例の処理システムを示す概略図である。 第４の実施形態のエッチング方法に用いる第3の例の処理システムを示す概略図である。
以下、添付図面を参照しながら、実施形態について説明する。
＜経緯および概要＞
最初に、本開示の実施形態に係るエッチング方法の経緯および概要について説明する。
半導体デバイスの製造過程において、Ｓｉ含有部分、例えばＳｉまたはＳｉＧｅの上に形成されたエッチング対象部を、ＣＦ系ガスを含むガスによりプラズマエッチングすると、エッチング後のパターン（凹部）の底部に露出するＳｉ含有部分中にＣおよびＦが打ち込まれてダメージ層が形成されることがある。
これに対し、特許文献１では、酸化性ガスから励起されるプラズマを供給してダメージ層をドライ洗浄し、ドライ洗浄により接続孔内に生成された生成物をウエット洗浄により除去し、さらに接続孔内に残存する酸化膜をエッチング除去している。また、特許文献２では、Ｏ２を含む処理ガスによりアッシング処理を行い、次いでＣＦ４ガスとＯ２ガスを混合した処理ガスを供給するとともにプラズマ化して、エッチング孔の底部に付着するダメージ層を除去している。
しかし、これらの技術では、近時、ダメージ層の除去性が要求レベルまで達しない場合がある。
そこで、一実施形態では、基板のエッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングした際に、Ｓｉ含有部分中にＣおよびＦが打ち込まれて形成されたダメージ層を効果的に除去する方法を提供する。
すなわち、一実施形態では、プラズマエッチング後、まず、酸素を含むラジカルおよびフッ素を含むラジカルによる処理を行う。フッ素を含むラジカルのエッチングによりダメージ層がエッチングされ、エッチングされずに残存したダメージ層は酸化物に改質される。そして、次にガスによる化学的処理またはラジカル処理によりダメージ層の酸化物が除去される。
このように、ダメージ層を酸化物にした後に酸化物を除去するので、ダメージ層を十分に除去することができる。
＜第１の実施形態＞
次に、具体的な第１の実施形態について説明する。図１は、第１の実施形態に係るエッチング方法を示すフローチャートである。
最初に、エッチング対象部を有する基板を準備する（ステップ１）。基板は、シリコンウエハに代表される半導体ウエハ（以下、単にウエハと記す）が例示され、表面がＳｉ含有部分、例えばＳｉまたはＳｉＧｅとなっている。また、エッチング対象部としては、シリコン酸化膜（ＳｉＯ２膜）が例示される。ＳｉＯ２膜としては、熱酸化膜や、ＴＥＯＳ膜のようなＣＶＤ膜を挙げることができる。なお、ＴＥＯＳ膜とは、Ｓｉプリカーサとして、テトラエトキシシラン（ＴＥＯＳ）を用いたＣＶＤ膜である。
次に、基板のエッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングする（ステップ２）。このエッチングにより微細パターンが形成される。ＣＦ系ガスとは、炭素（Ｃ）とフッ素（Ｆ）とを含むガスであり、ＣＦ４、Ｃ４Ｆ６、Ｃ４Ｆ８等のＣおよびＦのみからなるガスでも、ＣＨ２Ｆ２、ＣＨＦ３等のＣ、ＦおよびＨからなるガスであってもよい。処理ガスには、ＣＦ系ガス以外に、Ａｒガス等の他のガスを含んでいてもよい。ステップ２のエッチング工程は、一般的なプラズマエッチングで行うことができ、平行平板型の容量結合型プラズマエッチング装置や、マイクロ波プラズマエッチング装置を用いることができる。
このプラズマエッチングによりエッチング対象部がエッチングされて得られた微細パターンは、例えばトレンチやホール等の凹部を有しており、エッチングにより形成された凹部の底部に露出するＳｉ含有部分、例えばＳｉまたはＳｉＧｅ中に、ＣおよびＦが打ち込まれてダメージ層が形成されることがある。
そのため、ステップ２のエッチング後、ダメージ層を除去する後処理を行う（ステップ３）。
このステップ３の後処理工程は、最初に、酸素を含むラジカルおよびフッ素を含むラジカルによる酸化処理（ステップ３−１）を行う。これによりダメージ層の酸化物が形成される。そして、その後、ダメージ層の酸化物を、ガスによる化学的処理またはラジカル処理により除去する（ステップ３−２）。
具体的に説明すると、本実施形態では、基板であるウエハＷは、図２Ａに示すように、基体１１上に例えば酸化膜１２が形成された構造を有する。そして、ＣＦ系ガスを含む処理ガスにより酸化膜１２をプラズマエッチングして凹部２を有するパターン１を形成した場合には、凹部２の底部に露出する基体１１表面のＳｉ含有部分、例えばＳｉまたはＳｉＧｅ中に、ＣおよびＦが打ち込まれたダメージ層３が形成される。
次に、ステップ３−１の酸素を含むラジカルおよびフッ素を含むラジカルによる処理を行うと、図２Ｂに示すように、ダメージ層の酸化物４が形成される。このとき、ダメージ層が薄い場合は、酸素を含むラジカルのみでダメージ層３が酸化される場合がある。しかし、ダメージ層３が厚くなると、酸素を含むラジカルのみでは、ダメージ層内に十分酸素を含むラジカルが到達することができず、ダメージ層３内のＣやＦの酸化が不十分となる。
これに対し、本実施形態では、酸素を含むラジカルとフッ素を含むラジカルとを用いる。ダメージ層３はフッ素を含むラジカルによってエッチングされやすいため、フッ素を含むラジカルにより、ダメージ層３の表面をエッチングしてダメージ層を薄くすることができる。このため、残存したダメージ層３全体に酸素を含むラジカルが到達し、ダメージ層３の全体を酸化改質して酸化物４とすることができる。
この後、ステップ３−２の酸化物除去処理により、図２Ｃに示すように、酸化物４をガスによる化学的処理またはラジカル処理により除去する。
ステップ３−１の処理は、酸素およびフッ素を含有するプラズマを生成し、プラズマ中の酸素含有ラジカルおよびフッ素含有ラジカルを作用させることにより行うことができる。プラズマ中の酸素含有ラジカルは、典型的にはＯ２ラジカルまたはＯラジカルであり、フッ素含有ラジカルは、典型的にはＦラジカルである。このような処理は、リモートプラズマを用いて行うことが好ましい。リモートプラズマは、基板が配置される処理空間とは別個のプラズマ生成空間で酸素含有プラズマを生成させ、プラズマを処理空間に搬送することにより行われる。酸素イオン（Ｏ２イオン）等のイオンは搬送中に失活しやすいため、リモートプラズマを用いることにより、ラジカルを主体とする処理を行うことができる。ラジカルを用いることにより、パターンに対するダメージを低減することができる。プラズマ源は特に限定されず、誘導結合プラズマやマイクロ波プラズマ等を用いることができる。
プラズマの生成に用いる処理ガスとしては、酸素含有ガスおよびフッ素含有ガスを含むガスを用いることができる。酸素含有ガスとしてはＯ２ガスが好適である。酸化能力を高めるために、酸素含有ガスとしてＨ２ガスを添加してもよい。フッ素含有ガスとしては、ＮＦ３ガス、ＳＦ６ガス、Ｆ２ガス等を用いることができる。また、プラズマを安定させるために、処理ガス中に希ガスを添加してもよい。希ガスは、特に限定されないが、Ａｒガスが好ましい。この処理の際の酸素含有ガスに対するフッ素含有ガスの体積比率（フッ素含有ガス／酸素含有ガス）は、１％（１体積％）以下であることが好ましい。このような比率とすることで、他の部分に悪影響を与えずにダメージ層のみを適度にエッチングしつつ、ダメージ層の酸化を進行させることができる。
また、ステップ３−１の圧力としては、１３．３〜２６６．６Ｐａ（１００〜２０００ｍＴｏｒｒ）の範囲が好ましく、２６．６〜１３３．３Ｐａ（２００〜１０００ｍＴｏｒｒ）の範囲がより好ましい。また、このときの基板温度としては、０〜１２０℃の範囲が好ましく、１５〜１００℃の範囲がより好ましい。
ステップ３−２のダメージ層の酸化物の除去処理に用いられる、ガスを用いた化学的処理としては、フッ素含有ガスを含む処理ガスを用いた化学的処理を挙げることができる。この処理により、ダメージ層の酸化物と処理ガスとを反応させて、加熱等により除去可能な化合物を生成させる。
処理ガスに含まれるフッ素含有ガスとしては、フッ化水素（ＨＦ）ガス等を挙げることができ、フッ素含有ガス以外のガスとしては、Ｈ２Ｏガス、および還元性ガスを挙げることができる。還元性ガスとしては、アンモニア（ＮＨ３）ガス、アミン系ガスを挙げることができる。フッ素含有ガスと、Ｈ２Ｏガスまたは還元性ガスとをダメージ層の酸化物と反応させることにより、比較的容易に除去可能な化合物を生成することができる。
これらの中では、フッ素含有ガスとしてＨＦガスを用い、還元性ガスとしてＮＨ３ガスを用いることが好ましい。ＨＦガスとＮＨ３ガスとにより、従来から酸化物除去処理として知られている化学的酸化物除去処理（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ；ＣＯＲ）を行うことができる。ＣＯＲ処理では、酸化物の表面にＨＦガスとＮＨ３ガスとを吸着させ、これらを酸化物と反応させてフッ化アンモニウム系化合物を生成する反応処理を行った後、加熱によりフッ化アンモニウム系化合物を昇華させる加熱処理を行う。ダメージ層はＳｉ含有部分にＣおよびＦが打ち込まれたものであるから、ダメージ層の酸化物は、シリコン酸化物（ＳｉＯ２）やＣおよびＦの酸化物を含むものである。したがって、フッ化アンモニウム系化合物としては、例えば、ＨＦおよびＮＨ３とＳｉＯ２により形成されたケイフッ化アンモニウムが含まれる。
加熱処理は、反応処理と別個の装置で行ってもよいし、反応処理を行うチャンバー内で反応処理と加熱処理を繰り返し行って、フッ化アンモニウム系化合物を昇華させてもよい。
このようなＣＯＲ処理では、圧力が６．６６〜４００Ｐａ（５０〜３０００ｍＴｏｒｒ）の範囲が好ましく、１３．３〜２６６．６Ｐａ（１００〜２０００ｍＴｏｒｒ）の範囲がより好ましい。また、この際の基板温度は、０〜１２０℃の範囲が好ましく、２０〜１００℃の範囲がより好ましい。
ステップ３−２のダメージ層の酸化物の除去処理に用いられるラジカル処理としては、ＮＦ３ガスとＮＨ３ガスとを含む処理ガスを活性化させて形成されたＦラジカル、Ｎラジカルを用いて行うことができる。このような処理は、基板が配置される処理空間とは別個のプラズマ生成空間でＮＦ３ガスとＮＨ３ガスを含むガスのプラズマを生成させ、プラズマを処理空間に搬送するリモートプラズマを用いて行うことが好ましい。ＮＦ３ガス、ＮＨ３ガスの他に、Ｈ２ガスを添加してもよい。
このときの圧力としては、１３．３〜２００Ｐａ（１００〜１５００ｍＴｏｒｒ）の範囲が好ましく、６６．７〜１６０Ｐａ（５００〜１２００ｍＴｏｒｒ）の範囲がより好ましい。また、基板温度は、０〜１２０℃の範囲が好ましく、１５〜１００℃の範囲がより好ましい。ステップ３−２をこのようなラジカル処理で行う場合には、ステップ３−１の酸化処理と同一チャンバーで行うこともできる。
ステップ３−１およびステップ３−２によりダメージ層を除去することができるが、ダメージ層をより完全に除去するために、ステップ３−１とステップ３−２を繰り返し行ってもよい。
本実施形態によれば、ＣＦ系ガスを含む処理ガスによってプラズマエッチングする工程後のダメージ層を除去する後処理工程において、ダメージ層をほぼ完全に酸化改質した後、酸化物除去処理を行うので、ダメージ層を十分に除去することができる。
＜第２の実施形態＞
次に、具体的な第２の実施形態について説明する。図３は、第２の実施形態に係るエッチング方法を示すフローチャートである。
最初に第１の実施形態のステップ１と同様、エッチング対象部を有する基板を準備する（ステップ１１）。基板は、シリコンウエハに代表される半導体ウエハ（以下、単にウエハと記す）が例示され、表面がＳｉ含有部分、例えばＳｉまたはＳｉＧｅとなっている。また、エッチング対象部としては、シリコン酸化膜（ＳｉＯ２膜）が例示される。
次に、第１の実施形態のステップ２と同様、基板のエッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングする（ステップ１２）。このエッチングにより微細パターンが形成される。
このプラズマエッチングによりエッチング対象部がエッチングされて得られた微細パターンは、例えばトレンチやホール等の凹部を有しており、エッチング後、この凹部の底部にダメージ層が形成される他、凹部の側面および底面にエッチング残渣としてＣＦ系のデポ物（ＣＦポリマー）が残存することがある。
本実施形態では、プラズマエッチング後、ダメージ層、およびエッチング残渣として残存するＣＦ系のデポ物を除去する後処理を行う（ステップ１３）。
本実施形態では、後処理工程（ステップ１３）は、第１の実施形態の後処理工程（ステップ３）と同様、酸素を含むラジカルのおよびフッ素を含むラジカルによる酸化処理（ステップ１３−１）と、ガスによる化学的処理またはラジカル処理による酸化物除去処理（ステップ１３−２）とを有する。
本実施形態では、図４Ａに示すように、ＣＦ系ガスを含む処理ガスにより酸化膜１２をプラズマエッチングして凹部２を有するパターン１を形成した際に、ダメージ層３の他、凹部２の内壁（側面、底面）にＣＦ系のデポ物５が形成される。
したがって、次のステップ１３−１の酸素を含むラジカルおよびフッ素を含むラジカルによる処理により、図４Ｂに示すように、第１の実施形態と同様にダメージ層の酸化物４が形成されると同時に、酸素を含むラジカルの作用によって、ＣＦ系のデポ物の酸化物６も形成される。ステップ１３−１は、第１の実施形態のステップ３−１と同様に行うことができる。
そして、次のステップ１３−２の酸化物除去処理により、図４Ｃに示すように、酸化物４および酸化物６を除去することができる。なお、ステップ１３−２は、第１の実施形態のステップ３−２と同様に行うことができる。
プラズマエッチング後、図５Ａに示すように、フォトレジスト層７が残存する場合もあるが、ステップ１３−１は酸素を含むラジカルを主体とする処理であるから、アッシング機能を持たせることができ、図５Ｂに示すように、フォトレジスト層７をアッシング除去することができる。また、フォトレジスト層７が完全に除去できない場合でも、図５Ｃに示すように、残存物は酸素を含むラジカルにより酸化されて酸化物９となるため、次のステップ１３−２の酸化物除去処理により除去することができる。
＜第３の実施形態＞
次に、具体的な第３の実施形態について説明する。図６は、第３の実施形態に係るエッチング方法を示すフローチャートである。
最初に第１の実施形態のステップ１と同様、エッチング対象部を有する基板を準備する（ステップ２１）。基板は、シリコンウエハに代表される半導体ウエハ（以下、単にウエハと記す）が例示され、表面がＳｉ含有部分、例えばＳｉまたはＳｉＧｅとなっている。また、エッチング対象部としては、シリコン酸化膜（ＳｉＯ２膜）が例示される。
基板のエッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングする（ステップ２２）。このエッチングにより、微細パターン、例えば凹部が形成される。エッチングの際に形成された凹部の底部には、Ｓｉ含有部分、例えばＳｉまたはＳｉＧｅが露出しており、露出したＳｉ含有部分には、ＣおよびＦが打ち込まれてダメージ層が形成される。また、凹部内にはＣＦ系のデポ物（ＣＦポリマー）が生成される。さらにエッチングマスクとしてフォトレジスト層を用いた場合には、エッチング後にフォトレジスト層等が残存する。
次に、アッシングにより主に残存したフォトレジスト層を除去する（ステップ２３）。しかし、アッシングではエッチングの際に生成されたダメージ層はほとんど除去することができない。ＣＦ系のデポ物（ＣＦポリマー）はある程度除去することはできるが、一部残存する。また、アッシングした後にフォトレジスト層が除去しきれずにアッシング残渣として残存することがある。
そのため、ステップ２３のアッシング後、ダメージ層等を除去する後処理（ステップ２４）を行う。
このステップ２４の後処理工程は、第１の実施形態および第２の実施形態と同様、最初に、酸素を含むラジカルおよびフッ素を含むラジカルによる酸化処理（ステップ２４−１）を行う。これによりダメージ層の酸化物を含む酸化物が形成される。そして、その後、形成された酸化物を、ガスによる化学的処理またはラジカル処理（ステップ２４−２）により除去する。
具体的に説明すると、本実施形態では、図７Ａに示すように、ＣＦ系ガスを含む処理ガスにより酸化膜１２をプラズマエッチングして凹部２を形成した際に、凹部２の底部に露出する基体１１表面のＳｉ含有部分にダメージ層３が形成され、凹部２の内壁（側面、底面）にＣＦ系のデポ物５が形成される。また、エッチングマスクとして用いたフォトレジスト層７の一部が残存する。
このため、本実施形態では、次のステップ２３のアッシング工程で主にフォトレジスト層７をアッシング除去する。アッシングとしては、従来から行われている通常のアッシングを用いることができる。例えば、酸素プラズマやオゾン等の励起された酸素含有ガスを供給することにより行われる。しかし、図７Ｂに示すように、このアッシング処理ではダメージ層３はほとんど除去されずに残存する。また、ＣＦ系のデポ物５も一部残存する。アッシングにより除去しきれなかったフォトレジスト層であるアッシング残渣８も残存することがある。
そこで、本実施形態では、ステップ２３のアッシング処理後、後処理工程２４として、最初にステップ２４−１の酸素を含むラジカルおよびフッ素を含むラジカルによる酸化処理を行う。そうすると、図７Ｃに示すように、残存したダメージ層３およびＣＦ系デポ物５を、酸化物４および酸化物６に改質させることができる。また、ステップ２３のアッシング処理で発生したアッシング残渣８もステップ２４−１で酸化させて酸化物９とすることができる。なお、ステップ２４−１は、第１の実施形態のステップ３−１と同様に行うことができる。
そして、ステップ２４の後処理工程においては、次のステップ２４−２のガスによる化学的処理またはラジカル処理による酸化物除去処理により、図７Ｄに示すように、酸化物４および酸化物６を除去することができる。また、アッシング残渣の酸化物９が存在する場合も、この処理により除去することができる。なお、ステップ２４−２は、第１の実施形態のステップ３−２と同様に行うことができる。
このように、アッシング後にダメージ層およびＣＦ系デポ物が残存しても、後処理工程（ステップ２４）として、ステップ２４−１の酸化処理およびステップ２４−２の酸化物除去処理を行うことにより、ダメージ層およびＣＦ系デポ物を十分に除去することができる。また、アッシング後に、フォトレジスト層の一部がアッシング残渣として残存する場合も、ステップ２４−１の酸化処理によりこれらを酸化して酸化物とし、ステップ２４−２の酸化物除去処理により除去することができる。
＜第４の実施形態＞
次に、具体的な第４の実施形態について説明する。図８は、第４の実施形態に係るエッチング方法を示すフローチャートである。
最初に第１の実施形態のステップ１と同様、エッチング対象部を有する基板を準備する（ステップ３１）。基板は、シリコンウエハに代表される半導体ウエハ（以下、単にウエハと記す）が例示され、表面がＳｉ含有部分、例えばＳｉまたはＳｉＧｅとなっている。また、エッチング対象部としては、シリコン酸化膜（ＳｉＯ２膜）が例示される。
基板のエッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングする（ステップ３２）。このエッチングにより微細パターン、例えば凹部が形成される。エッチングの際に形成された凹部の底部には、Ｓｉ含有部分、例えばＳｉまたはＳｉＧｅ中が露出しており、露出したＳｉ含有部分には、ＣおよびＦが打ち込まれてダメージ層が形成される。
次に、アッシングにより主に残存したフォトレジスト層を除去する（ステップ３３）。アッシングでは第３の実施形態で説明したようにフォトレジスト層を除去することができるが、エッチングにより生成されたダメージ層はほとんど除去することができない。ＣＦ系のデポ物（ＣＦポリマー）はある程度除去することはできるが、一部残存する。また、アッシングした後にフォトレジスト層が除去しきれずにアッシング残渣として残存することがある。
次に、ウエット処理を行う（ステップ３４）。これにより、残存するダメージ層やＣＦ系のデポ物、およびアッシング残渣を除去することができる。
しかし、凹部の底部に露出するＳｉ含有部分に存在するダメージ層は、ウエット処理でも十分に除去されない。また、ＣＦ系のデポ物（ＣＦポリマー）もわずかに残存することがある。
そのため、ステップ３４のウエット処理後、ダメージ層等を除去する後処理（ステップ３５）を行う。
このステップ３５の後処理工程は、第１〜第３の実施形態と同様、最初に、酸素を含むラジカルおよびフッ素を含むラジカルによる酸化処理（ステップ３５−１）を行う。これによりダメージ層等の酸化物が形成される。そして、その後、ダメージ層の酸化物を含む酸化物を、ガスによる化学的処理またはラジカル処理により除去する（ステップ３５−２）。
具体的に説明すると、本実施形態では、第３の実施形態の図７Ａと同様、ＣＦ系ガスを含む処理ガスにより酸化膜１２をプラズマエッチングして凹部２を有するパターン１を形成した際に、凹部２の底部に露出する基体１１表面のＳｉ含有部分にダメージ層３が形成され、凹部２の内壁（側面、底面）にＣＦ系のデポ物５が形成される。また、エッチングマスクとして用いたフォトレジスト層７の一部が残存する。
このため、次のステップ３３のアッシング工程で主にフォトレジスト層７をアッシング除去する。アッシング後は、第３の実施形態の図７Ｂと同様、ダメージ層３はほとんど除去されずに残存する。また、ＣＦ系のデポ物５も一部残存する。アッシングにより除去しきれなかったフォトレジスト層であるアッシング残渣８も残存することがある。
本実施形態では、次にステップ３４のウエット処理を行う。ウエット処理は、例えば、ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液（ＳＣ１）、ＨＣｌとＨ２Ｏ２の混合水溶液（ＳＣ２）、Ｈ２Ｏ２の水溶液、Ｈ２ＳＯ４とＨ２Ｏ２の混合水溶液（ＳＰＭ）、ＤＨＦ等の薬液を用いて処理する。これによりアッシング後の残存物を除去する。しかし、アッシング後、ウエット処理することで、図９Ａに示すように、アッシング残渣はほぼ除去することができるものの、ダメージ層３を十分に除去することはできず、ＣＦ系のデポ物５もわずかに残存する。
そこで、本実施形態では、ステップ３４のウエットエッチング後、後処理工程３５として、最初にステップ３５−１の酸素を含むラジカルおよびフッ素を含むラジカルによる酸化処理を行う。そうすると、図９Ｂに示すように、残存したダメージ層３およびＣＦ系デポ物５を、酸化物４および酸化物６に改質させることができる。なお、ステップ３５−１は、第１の実施形態のステップ３−１と同様に行うことができる。
そして、ステップ３５の後処理工程においては、次のステップ３５−２のガスによる化学的処理またはラジカル処理による酸化物除去処理により、図９Ｃに示すように、酸化物４および酸化物６を除去することができる。なお、ステップ３５−２は、第１の実施形態のステップ３−２と同様に行うことができる。
このように、ウエット処理後にダメージ層が残存しても、後処理工程（ステップ３５）として、ステップ３５−１の酸化処理およびステップ３５−２の酸化物除去処理を行うことにより、ダメージ層を十分に除去することができる。また、ウエット処理後に残存するＣＦ系デポ物も、ステップ３５−１の酸化処理により酸化されて酸化物となり、ステップ３５−２の酸化物除去処理により除去することができる。
＜処理システム＞
次に、エッチング方法に用いる処理システムの例について説明する。
［処理システムの第１の例］
図１０は、第１および第２の実施形態のエッチング方法に用いる第１の例の処理システムを概略的に示す水平断面図である。
図１０に示すように、本例の処理システム１００は、真空搬送室１０１を有している。真空搬送室１０１は７つの壁部を有しており、それぞれ接続ポートを有している。これらのうち４つの壁部には、それぞれゲートバルブＧを介して、処理装置として、プラズマエッチング装置１０２、酸化処理装置１０３、酸化物除去装置１０４および加熱装置１０５が接続されている。真空搬送室１０１内は、真空ポンプにより排気されて所定の真空度に保持される。
また、真空搬送室１０１の他の３つの壁部には３つのロードロック室１０６がゲートバルブＧ１を介して接続されている。ロードロック室１０６は、大気搬送室１０７と真空搬送室１０１との間で被処理基板であるウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。ロードロック室１０６を挟んで真空搬送室１０１の反対側には大気搬送室１０７が設けられている。３つのロードロック室１０６は、ゲートバルブＧ２を介して大気搬送室１０７に接続されている。
大気搬送室１０７のロードロック室１０６取り付け壁部とは反対側の壁部にはエッチング対象部を有するウエハＷを収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート１０８を有している。また、大気搬送室１０７の側壁には、シリコンウエハＷのアライメントを行うアライメントチャンバー１０９が設けられている。大気搬送室１０７内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室１０１内には、ウエハ搬送機構１１０が設けられている。ウエハ搬送機構１１０は、プラズマエッチング装置１０２、酸化処理装置１０３、酸化物除去装置１０４、加熱装置１０５、およびロードロック室１０６に対してウエハＷを搬送する。ウエハ搬送機構１１０は、独立に移動可能な２つの搬送アーム１１０ａ，１１０ｂを有している。
大気搬送室１０７内には、ウエハ搬送機構１１１が設けられている。ウエハ搬送機構１１１は、キャリアＣ、ロードロック室１０６、アライメントチャンバー１０９に対してシリコンウエハＷを搬送するようになっている。
処理システム１００は、全体制御部１１２を有している。全体制御部１１２は、処理システム１００の各処理装置、真空搬送室、ロードロック室等の各構成部の動作を制御するＣＰＵを有する主制御部と、入力装置、出力装置、表示装置、記憶装置（記憶媒体）を有している。主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、処理システム１００の各構成部が上述したエッチング方法が行われるように所定の動作を実行させる。
このように構成される処理システム１００においては、まず、搬送機構１１１により大気搬送室１０７に接続されたキャリアＣからウエハＷを取り出し、アライメントチャンバー１０９を経由した後に、いずれかのロードロック室１０６のゲートバルブＧ２を開けてそのウエハＷをそのロードロック室１０６内に搬入する。ゲートバルブＧ２を閉じた後、ロードロック室１０６内を真空排気し、そのロードロック室１０６が、所定の真空度になった時点でゲートバルブＧ１を開けて、搬送機構１１０の搬送アーム１１０ａ，１１０ｂのいずれかによりロードロック室１０６からウエハＷを取り出す。
そして、搬送アームが保持するウエハＷをプラズマエッチング装置１０２に搬入し、プラズマエッチング装置１０２により、ウエハＷのエッチング対象部をＣＦ系ガスを含む処理ガスでプラズマエッチングする。
次に、プラズマエッチング終了後のウエハＷを搬送アームによりプラズマエッチング装置１０２から搬出し、酸化処理装置１０３へ搬入する。そして酸化処理装置１０３において、酸素を含むラジカルおよびフッ素を含むラジカルにより酸化処理を行い、主にダメージ層の酸化物を形成する。
次に、酸化処理後のウエハＷを搬送アームにより酸化処理装置１０３から搬出し、酸化物除去装置１０４へ搬入する。そして酸化物除去装置１０４によりダメージ層の酸化物を含む酸化物を除去する。
酸化物除去処理がＨＦガスとＮＨ３ガスを用いたＣＯＲ処理の場合は、処理後にフッ化アンモニウム系化合物が生成されるので、酸化物除去装置１０４で処理後のウエハＷを加熱装置１０５へ搬入し、加熱により反応生成物を除去する。
このようにプラズマエッチング処理、および酸化処理および酸化物除去処理がなされた後、搬送アームにより処理後のウエハＷをいずれかのロードロック室１０６へ搬送する。そして、そのロードロック室１０６内を大気に戻し、搬送機構１１１によりロードロック室１０６内のウエハＷをキャリアＣに戻す。
以上のような処理を、複数のウエハＷについて同時並行的に行って、所定枚数のウエハＷのエッチング処理が完了する。
・プラズマエッチング装置
上記処理システム１００に搭載されたプラズマエッチング装置１０２は、一般的なプラズマエッチングを行えるものであればよく、平行平板型の容量結合型プラズマエッチング装置や、マイクロ波プラズマエッチング装置が例示される。プラズマエッチングの際には、ＣＦ系ガスを含む処理ガスをイオン化し、そのイオンにより酸化膜等のエッチング対象部を異方性エッチングする。
・酸化処理装置
次に、上記処理システム１００に搭載された酸化処理装置１０３の一例について説明する。
図１１は、酸化処理装置の一例を示す断面図である。図１１に示すように、酸化処理装置１０３は、ウエハＷを収容する密閉構造の処理容器１２８を備える。処理容器１２８は、例えば、アルミニウムまたはアルミニウム合金からなり、上端が開放され、処理容器１２８の上端は天井部となる蓋体１２９で閉塞されている。処理容器１２８の側壁部１２８ａには、真空搬送室１０１との間でウエハＷを搬出入する搬出入口１３０が設けられ、当該搬出入口１３０は上述したゲートバルブＧによって開閉可能となっている。
また、処理容器１２８の内部の底部には、ウエハＷを水平状態で載置するステージ１２０が配置されている。ステージ１２０は略円柱状を呈し、ウエハＷを直接載置する載置プレート１３４と、載置プレート１３４を支持するベースブロック１３５とを有する。載置プレート１３４の内部にはウエハＷを温調する温度調節機構１３６が設けられている。温度調節機構１３６は、例えば、温度調節用媒体（例えば、水またはガルデン）が循環する管路（図示せず）を有し、当該管路内を流れる温度調節用媒体とウエハＷの熱交換を行うことによってウエハＷの温度調整を行う。また、ステージ１２０にはウエハＷを処理容器１２８の内部へ搬出入する際に用いる複数の昇降ピン（図示せず）が載置プレート１３４の上面に対して突没可能に設けられている。
処理容器１２８の内部は仕切板１３７によって上方のプラズマ生成空間Ｐと、下方の処理空間Ｓに仕切られる。仕切板１３７は、処理空間Ｓから仕切板１３７を見たときに互いに重ならないスリットが設けられた板状部材１４３および板状部材１４４を有する。板状部材１４３と板状部材１４４との間にはスペーサ１４５が配置される。したがって、仕切板１３７は、プラズマ生成空間Ｐにおいて誘導結合プラズマが生成される際にプラズマ中のイオンのプラズマ生成空間Ｐから処理空間Ｓへの透過を抑制する、いわゆるイオントラップとして機能する。プラズマ生成空間Ｐはプラズマが生成される空間であり、処理空間ＳはウエハＷにラジカル処理によるエッチングが施される空間である。処理容器１２８の外部には、酸化処理に用いる処理ガスをプラズマ生成空間Ｐに供給する第１のガス供給部１６１と、調圧ガス、パージガスまたは希釈ガス等のプラズマ化しないガス、例えばＮ２ガスまたはＡｒガス等の不活性ガスを処理空間Ｓに供給する第２のガス供給部１６２が設けられている。また、処理容器１２８の底部には排気機構１３９が接続されている。排気機構１３９は真空ポンプを有し、処理空間Ｓの内部の排気を行う。
仕切板１３７の下には、ウエハＷに対向するように遮熱板１４８が設けられている。遮熱板１４８は、プラズマ生成空間Ｐでのプラズマ生成を繰り返すことにより仕切板１３７に蓄積された熱が処理空間Ｓにおけるラジカル分布に影響を与えることを抑制するためのものである。遮熱板１４８は、仕切板１３７の板状部材１４４よりも大きく形成され、周縁部を構成するフランジ部１４８ａは処理容器１２８の側壁部１２８ａに埋設されている。なお、フランジ部１４８ａには冷却機構１５０、例えば、冷媒流路、チラーやペルチェ素子が埋設されている。
第１のガス供給部１６１は、酸素含有ガスとして、例えばＯ２ガス、フッ素含有ガスとして、例えば、ＮＦ３ガス、ＳＦ６ガス、またはＦ２ガスをプラズマ生成空間Ｐに供給する。また、他のガスとしてＨ２ガス、希ガス、例えばＡｒガスをプラズマ生成空間Ｐに供給する。これらのガスは、プラズマ生成空間Ｐでプラズマ化される。なお、希ガスはプラズマ生成ガスとして機能するが、圧力調整ガスやパージガス等としても機能する。
また、酸化処理装置１０３はＲＦアンテナを用いる誘導結合型のプラズマエッチング装置として構成されている。処理容器１２８の天井部となる蓋体１２９は、例えば、円形の石英板から形成され、誘電体窓として構成される。蓋体１２９の上には、処理容器１２８のプラズマ生成空間Ｐに誘導結合プラズマを生成するための環状のＲＦアンテナ１４０が形成され、ＲＦアンテナ１４０は整合器１４１を介して高周波電源１４２に接続されている。高周波電源１４２は、誘導結合の高周波放電によるプラズマの生成に適した所定の周波数（例えば１３．５６ＭＨｚ以上）の高周波電力を所定の出力値で出力する。整合器１４１は、高周波電源１４２側のインピーダンスと負荷（ＲＦアンテナ１４０やプラズマ）側のインピーダンスの整合をとるためのリアクタンス可変の整合回路（図示せず）を有する。
このように構成された酸化処理装置１０３においては、ウエハＷを処理容器１２８内に搬入し、ステージ１２０に載置する。
次に、第２のガス供給部１６２から、調圧ガスとして例えばＮ２ガスを処理容器１２８内に導入し、圧力を調整しつつ、温度調節機構１３６により０．１〜１２０℃に温調されたステージ１２０上で、ウエハＷを所定時間保持し、ウエハ温度を所定温度に安定化させる。
次に、処理容器１２８内をパージした後、処理容器１２８内の圧力を、好ましくは１３．３〜２６６．６Ｐａ（１００〜２０００ｍＴｏｒｒ）、より好ましくは２６．６〜１３３．３Ｐａ（２００〜１０００ｍＴｏｒｒ）とする。また、ステージ１２０の温度を、好ましくは１５〜１００℃とする。
酸化処理は、第１のガス供給部１６１からプラズマ生成空間Ｐへ酸素含有ガスとしてのＯ２ガス、およびフッ素含有ガスとしてのＮＦ３ガスを供給するとともに、ＲＦアンテナ１４０に高周波電力を供給して誘導結合プラズマである酸素とフッ素を含有するプラズマを生成する。このとき、フッ素含有ガスとしては、ＳＦ６ガスやＦ２ガス等であってもよい。また、Ｏ２ガスやＮＦ３ガスに加えて、Ｈ２ガスおよびＡｒガス等の希ガスの少なくとも１種を供給してもよい。このときのガス流量は、例えば、Ｏ２ガス流量：１００〜２５００ｓｃｃｍ、ＮＦ３ガス流量：１〜２０ｓｃｃｍが好ましく、Ｏ２ガスの対するＮＦ３ガスの体積比率（流量比）（ＮＦ３／Ｏ２）は１％（１体積％）以下であることが好ましい。また、プラズマ生成パワーは、１００〜１０００Ｗが好ましい。処理時間は、例えば、３０〜１８０ｓｅｃである。
プラズマ生成空間Ｐで生成された酸素とフッ素を含有したプラズマは、処理空間Ｓに搬送される。この際に、仕切板１３７でイオンが失活し、プラズマの中の主にＯラジカル、Ｏ２ラジカル、Ｆラジカルが選択的に処理空間Ｓに導入される。このとき、Ｆラジカルにより凹部の底部に存在するダメージ層の表面がエッチングされるとともに、Ｏラジカル、Ｏ２ラジカルによりダメージ層が酸化され、ダメージ層の酸化物が形成される。また、パターン凹部の内壁にＣＦ系デポ物が存在する場合は、ＣＦ系デポ物の酸化物も形成される。
酸化処理装置１０３は酸素を含むラジカルを主体とする処理を行うものであるから、アッシング機能も持たせることができ、プラズマエッチング後にフォトレジスト層が残存する場合に、フォトレジスト層をアッシング除去することもできる。フォトレジスト層が完全に除去できない場合でも、残存物は酸素を含むラジカルにより酸化されるため、酸化物除去処理により除去することができる。
・酸化物除去装置
次に、上記処理システム１００に搭載された酸化物除去装置１０４の一例について説明する。本例では、酸化物除去処理としてＣＯＲ処理を行う装置について説明する。
図１２は、酸化物除去装置の一例としてのＣＯＲ装置を示す断面図である。図１２に示すように、酸化物除去装置１０４は、処理空間を規定する処理容器としての密閉構造のチャンバー１７０を備えており、チャンバー１７０の内部には、ウエハＷを略水平にした状態で載置させる載置台１７２が設けられている。また、酸化物除去装置１０４は、チャンバー１７０内にエッチングガスを供給するガス供給部１７３、チャンバー１７０内を排気する排気部１７４を備えている。
チャンバー１７０は、チャンバー本体１８１と蓋部１８２とによって構成されている。チャンバー本体１８１は、略円筒形状の側壁部１８１ａと底部１８１ｂとを有し、上部は開口となっており、この開口が蓋部１８２で閉止される。側壁部１８１ａと蓋部１８２とは、シール部材（図示せず）により密閉されて、チャンバー１７０内の気密性が確保される。蓋部１８２の天壁には上方からチャンバー１７０内に向けて第１のガス導入ノズル１９１および第２のガス導入ノズル１９２が挿入されている。
側壁部１８１ａには、真空搬送室１０１との間でウエハＷを搬出入する搬出入口１８３が設けられており、この搬出入口１８３はゲートバルブＧにより開閉可能となっている。
載置台１７２は、平面視略円形をなしており、チャンバー１７０の底部１８１ｂに固定されている。載置台１７２の内部には、載置台１７２の温度を調節する温度調節器１９５が設けられている。温度調節器１９５は、例えば温度調節用媒体（例えば水など）が循環する管路を備えており、このような管路内を流れる温度調節用媒体と熱交換が行なわれることにより、載置台１７２の温度が調節され、載置台１７２上のウエハＷの温度制御がなされる。
ガス供給部１７３は、上述した第１のガス導入ノズル１９１および第２のガス導入ノズル１９２に接続された、第１のガス供給配管２０１および第２のガス供給配管２０２を有しており、さらにこれら第１のガス供給配管２０１および第２のガス供給配管２０２にそれぞれ接続されたＨＦガス供給源２０３およびＮＨ３ガス供給源２０４を有している。また、第１のガス供給配管２０１には第３のガス供給配管２０５が接続され、第２のガス供給配管２０２には第４のガス供給配管２０６が接続されている。これら第３のガス供給配管２０５および第４のガス供給配管２０６には、それぞれＡｒガス供給源２０７およびＮ２ガス供給源２０８が接続されている。第１〜第４のガス供給配管２０１、２０２、２０５、２０６には流路の開閉動作および流量制御を行う流量制御部２０９が設けられている。流量制御部２０９は例えば開閉弁およびマスフローコントローラ等の流量制御器により構成されている。
そして、ＨＦガスおよびＡｒガスは、第１のガス供給配管２０１、第１のガス導入ノズル１９１を経てチャンバー１７０内へ供給され、ＮＨ３ガスおよびＮ２ガスは、第２のガス供給配管２０２および第２のガス導入ノズル１９２を経てチャンバー１７０内へ吐出される。
上記ガスのうちＨＦガスとＮＨ３ガスは反応ガスであり、これらはそれぞれ第１のガス導入ノズル１９１および第２のガス導入ノズル１９２から別個にチャンバー１７０内に吐出され、チャンバー１７０内で初めて混合されるようになっている。ＡｒガスおよびＮ２ガスは希釈ガスである。そして、チャンバー１７０内に、反応ガスであるＨＦガスおよびＮＨ３ガスと、希釈ガスであるＡｒガスおよびＮ２ガスとを導入して、ＨＦガスおよびＮＨ３ガスとパターン凹部の壁部に形成されたダメージ層の酸化物を含む酸化物とを反応させ、反応生成物としてフッ化アンモニウム系化合物を生成させる。希釈ガスとしては、Ａｒガスのみ、またはＮ２ガスのみであってもよく、また、他の不活性ガスを用いても、Ａｒガス、Ｎ２ガスおよび他の不活性ガスの２種以上を用いてもよい。
なお、チャンバー１７０の上部にシャワープレートを設け、シャワープレートを介して励起されたガスをシャワー状に供給してもよい。
排気部１７４は、チャンバー１７０の底部１８１ｂに形成された排気口２１１に繋がる排気配管２１２を有している。排気部１７４は、さらに、排気配管２１２に設けられた、チャンバー１７０内の圧力を制御するための自動圧力制御弁（ＡＰＣ）２１３およびチャンバー１７０内を排気するための真空ポンプ２１４を有している。
チャンバー１７０の側壁には、チャンバー１７０内の圧力を計測するための圧力計として、それぞれ高圧用および低圧用の２つのキャパシタンスマノメータ２１６ａ，２１６ｂが、チャンバー１７０内に挿入されるように設けられている。載置台１７２に載置されたウエハＷの近傍には温度センサ（図示せず）が設けられている。
このように構成された酸化物除去装置１０４においては、ウエハＷをチャンバー１７０内に搬入し、載置台１７２に載置する。そして、チャンバー１７０内の圧力を、好ましくは、６．６６〜４００Ｐａ（５０〜３０００ｍＴｏｒｒ）の範囲、より好ましくは、１３．３〜２６６．６Ｐａ（１００〜２０００ｍＴｏｒｒ）の範囲とする。また、載置台１７２の温度調節器１９５によりウエハＷを好ましくは０．１〜１２０℃、より好ましくは、２０〜１００℃とする。
次いで、ガス供給部１７３によりＨＦガスおよびＮＨ３ガスを、それぞれＡｒガスおよびＮ２ガスで希釈された状態でチャンバー１７０内へ供給する。希釈ガスであるＡｒガス、Ｎ２ガスはいずれか一方でもよい。このときのガス流量は、ＨＦガス流量：５０〜５００ｓｃｃｍ、ＮＨ３ガス流量：５０〜５００ｓｃｃｍ、Ａｒガス流量：１００〜６００ｓｃｃｍ、Ｎ２ガス流量：１００〜６００ｓｃｃｍ、が好ましい。
これにより、ＨＦガスおよびＮＨ３ガスがウエハＷに吸着し、これらがパターンの凹部に存在するダメージ層の酸化物を含む酸化物と反応し、フッ化アンモニウム系化合物が生成される。
反応生成物であるフッ化アンモニウム系化合物は、熱により昇華除去することができ、加熱装置１０５により除去することができる。ただし、本例の酸化物除去装置１０４のチャンバー１７０内で反応処理と加熱処理を繰り返し行って、フッ化アンモニウム系化合物を昇華させてもよい。
酸化物除去装置１０４の他の例としては、ＮＦ３ガスとＮＨ３ガスを含む処理ガスを活性化させて形成されたＦラジカル、Ｎラジカルを用いて酸化物除去処理を行うラジカル処理装置を挙げることができる。このような装置としては、図１１に示した酸化処理装置１０３と同様の構成で、第１のガス供給部１６１から供給されるガスを、ＮＦ３ガスとＮＨ３ガスを含む処理ガスに代えたものを用いることができる。また、酸化処理装置１０３の構成の装置の第１のガス供給部１６１から酸化処理のためのガスおよび酸化物除去処理のためのガスを供給できるようにすれば、一つの処理容器内で酸化処理および酸化物除去処理の両方を行える装置を実現することができる。
・加熱装置
上記処理システム１００に搭載された加熱装置１０５は、一般的な構成のものを用いることができる。例えば、図１２に示すＣＯＲ装置として構成された酸化物除去装置１０４と同様、チャンバーと、チャンバー内でウエハを載置する載置台と、載置台の温度を所定の温度に加熱する温度調節機構と、熱処理のための処理ガスを供給するガス供給機構を有するものを用いることができる。処理ガスとしては、Ｎ２ガス等の不活性ガスを用いることができる。
なお、上記例では、処理システム１００により、プラズマエッチング処理、酸化処理、酸化物除去処理等をｉｎ−ｓｉｔｕで行う例について示したが、プラズマエッチングエッチング装置、酸化処理装置、酸化物除去装置等をそれぞれ単独で用いてもよい。また、処理システムとして、酸化処理装置、酸化物除去装置、加熱装置を有するものを用い、プラズマエッチング後のウエハに対し、酸化処理および酸化物除去処理を行ってもよい。
［処理システムの第２の例］
図１３は、第３の実施形態のエッチング方法に用いる第２の例の処理システムを示す概略図である。
本例の処理システム３００は、エッチングとアッシングを行う第１処理部４００と、酸化処理および酸化物除去処理を行う第２処理部５００とを有する。第１処理部４００および第２処理部５００は、基本的にいずれも第１の例の処理システム１００と同様の構成を有しており、同じものには同じ符号を付して説明を省略する。すなわち、第１処理部４００および第２処理部５００は、いずれも、真空搬送室１０１、ロードロック室１０６、大気搬送室１０７、アライメントチャンバー１０９、ウエハ搬送機構１１０、１１１を有しており、真空搬送室１０１に接続される装置のみが異なっている。
第１処理部４００では、真空搬送室１０１にプラズマエッチング装置１０２と、アッシング装置４０１が接続されている。第２処理部５００では、真空搬送室１０１に酸化処理装置１０３と、酸化物除去装置１０４と、加熱装置１０５とが接続されている。
これらのうち、プラズマエッチング装置１０２、酸化処理装置１０３、酸化物除去装置１０４、および加熱装置１０５は、第１の例で説明した通りである。
一方、アッシング装置４０１は、従来から用いられているアッシング装置を用いることができる。アッシング装置としては、例えば、励起した酸素を用いるものが一般的であり、基板を収容したチャンバー内に酸素を含むガスのプラズマを生成してアッシングを行うものや、オゾンをチャンバー内に導入してアッシングを行うものを用いることができる。また、図１１で説明した酸化処理装置１０３と同様の構成で、第１のガス供給部１６１から供給されるガスを、Ｏ２ガスと希ガスに代えたものを用いることによりラジカルを用いたアッシングを行うことができる。
また、処理システム３００は、全体制御部３０１を有している。全体制御部３０１は、処理システム３００における第１処理部４００および第２処理部５００の各処理装置、真空搬送室、ロードロック室等の各構成部の動作を制御するＣＰＵを有する主制御部と、入力装置、出力装置、表示装置、記憶装置（記憶媒体）を有している。主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、処理システム３００の各構成部が上述したエッチング方法が行われるように所定の動作を実行させる。
このように構成される処理システム３００においては、まず、基板であるウエハＷを収容したキャリアＣを第１処理部４００にセットする。第１処理部４００においては、まず、ウエハＷに対してプラズマエッチング装置１０２でウエハＷのエッチング対象部をＣＦ系ガスを含む処理ガスでプラズマエッチングする。次いで、アッシング装置４０１により、フォトレジスト層をアッシング除去する。
第１処理部４００において、以上のような処理を、複数のウエハＷについて同時並行的に行って、キャリアＣ内の全てのウエハＷについて処理が終了した後、アッシングまで終了したウエハＷを収容したキャリアＣを第２処理部５００に搬送し、セットする。
第２処理部５００においては、まず、酸化処理装置１０３において、酸素を含むラジカルおよびフッ素を含むラジカルにより酸化処理を行い、主にダメージ層の酸化物を形成する。次いで、酸化物除去装置１０４によりダメージ層の酸化物を含む酸化物を除去する。酸化物除去処理としてＨＦガスとＮＨ３ガスを用いたＣＯＲ処理を行った場合は、ウエハＷを加熱装置１０５で加熱し、反応生成物を除去する。
第２処理部５００では、以上のような処理を、複数のウエハＷについて同時並行的に行って、キャリアＣ内のすべてのウエハＷについて処理を行った時点で、処理が完了する。
なお、プラズマエッチング処理、アッシング処理、酸化処理、酸化物除去処理を一つの処理システムの全てをｉｎ−ｓｉｔｕで行ってもよいし、これらの処理を行う装置をそれぞれ単独で用いてもよい。
［処理システムの第３の例］
図１４は、第４の実施形態のエッチング方法に用いる処理システムの第３の例を示すブロック図である。
本例の処理システム６００は、第２の例の処理システム３００の第１処理部４００と、第２処理部５００とを有する他、さらにウエット処理装置７００を有している。
ウエット処理装置７００は、常圧において、上述したような薬液にウエハＷを浸漬するか、またはウエハＷを保持したスピンチャックを回転させながら、薬液ノズルからウエハＷ上に薬液を供給して液膜を形成することにより薬液処理を行う。
また、処理システム６００は、全体制御部６０１を有している。全体制御部６０１は、処理システム６００における、第１処理部４００および第２処理部５００の各処理装置、真空搬送室、ロードロック室等の各構成部、ならびにウエット処理装置７００の各構成部の動作を制御するＣＰＵを有する主制御部を有している。また、入力装置、出力装置、表示装置、記憶装置（記憶媒体）を有している。主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、処理システム６００の各構成部が上述したエッチング方法が行われるように所定の動作を実行させる。
このように構成される処理システム６００においては、まず、基板であるウエハＷを収容したキャリアＣを第１処理部４００にセットする。第１処理部４００においては、まず、ウエハＷに対してプラズマエッチング装置１０２でウエハＷのエッチング対象部をＣＦ系ガスを含む処理ガスでプラズマエッチングする。次いで、アッシング装置４０１により、フォトレジスト層をアッシング除去する。
第１処理部４００において、以上のような処理を、複数のウエハＷについて同時並行的に行って、キャリアＣ内の全てのウエハＷについて処理が終了した後、アッシングまで終了したウエハＷを収容したキャリアＣをウエット処理装置７００に搬送し、セットする。そして、ウエット処理装置７００によりウエット処理を行う。そして、全てのウエハＷについてウエット処理を行った後、処理後のウエハＷを収容したキャリアＣを第２処理部５００に搬送し、セットする。
第２処理部５００では、第２の例の処理システム３００と同様、酸化処理装置１０３において酸化処理を行い、主にダメージ層の酸化物を形成する。次いで、酸化物除去装置１０４によりダメージ層の酸化物を含む酸化物を除去する。酸化物除去処理としてＣＯＲ処理を行った場合は、ウエハＷを加熱装置１０５で加熱し、反応生成物を除去する。
第２処理部５００では、以上のような処理を、複数のウエハＷについて同時並行的に行って、キャリアＣ内のすべてのウエハＷについて処理を行った時点で、処理が完了する。
なお、プラズマエッチング処理、アッシング処理、酸化処理、酸化物除去処理の全てを一つの処理システムに搭載してもよいし、これらの処理を行う装置をそれぞれ単独で用いてもよい。
＜他の適用＞
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記実施形態の装置は例示に過ぎず、種々の構成の装置を用いることができる。また、被処理基板として半導体ウエハを用いた場合について示したが、半導体ウエハに限らず、ＬＣＤ（液晶ディスプレイ）用基板に代表されるＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
１ パターン
２ 凹部
３ ダメージ層
４，６，９ 酸化物
５ ＣＦ系デポ物
７ フォトレジスト層
８ 残渣物
１１ 基体
１２ 酸化膜
１００，３００、６００ 処理システム
１０２ プラズマエッチング装置
１０３ 酸化処理装置
１０４ 酸化物除去装置
１０５ 加熱装置
４０１ アッシング装置
７００ ウエット処理装置
Ｗ 半導体ウエハ（基板）

Claims (20)

  1. シリコン含有部分上に形成されたエッチング対象部を有する基板を準備する工程と、
    前記基板の前記エッチング対象部を、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングする工程と、
    前記プラズマエッチングにより、前記パターンの底部に露出する前記シリコン含有部分にＣおよびＦが打ち込まれて生成されたダメージ層を除去する工程と、
    を有し、
    前記ダメージ層を除去する工程は、
    酸素を含むラジカルおよびフッ素を含むラジカルを供給し、前記ダメージ層を前記フッ素を含むラジカルでエッチングしつつ前記酸素を含むラジカルにより酸化して前記ダメージ層の酸化物を形成する工程と、
    前記酸化物を、ガスによる化学的処理またはラジカル処理により除去する工程と、
    を有する、エッチング方法。
  2. 前記エッチング対象部は、シリコン酸化膜である、請求項１に記載のエッチング方法。
  3. 前記酸化物を形成する工程は、酸素含有ガスとフッ素含有ガスにより生成されたプラズマを用いて行う、請求項１または請求項２に記載の記載のエッチング方法。
  4. 前記酸化物を形成する工程において、
    前記酸素含有ガスは、Ｏ２ガスを含み、
    前記フッ素含有ガスは、ＮＦ３ガス、ＳＦ６ガス、またはＦ２ガスを含む、請求項３に記載のエッチング方法。
  5. 前記酸化物を形成する工程において、前記酸素含有ガスは、さらにＨ２ガスを含む、請求項４に記載のエッチング方法。
  6. 前記酸素含有ガスに対する前記フッ素含有ガスの体積比率は、１体積％以下である、請求項４または請求項５に記載のエッチング方法。
  7. 前記酸化物を形成する工程は、前記基板が配置される処理空間とは別個のプラズマ生成空間で前記プラズマを生成させるリモートプラズマにより行う、請求項３から請求項６のいずれか一項に記載のエッチング方法。
  8. 前記酸化物を形成する工程は、圧力を１３．３〜２６６．６Ｐａの範囲、温度を０〜１２０℃の範囲として行う、請求項３から請求項７のいずれか一項に記載のエッチング方法。
  9. 前記酸化物を除去する工程は、フッ素含有ガスを含む処理ガスによる化学的処理により行う、請求項１から請求項８のいずれか一項に記載のエッチング方法。
  10. 前記フッ素含有ガスを含む処理ガスは、フッ素含有ガスと、Ｈ２Ｏガスまたは還元性ガスとを含む、請求項９に記載のエッチング方法。
  11. 前記フッ素含有ガスを含む処理ガスは、前記フッ素含有ガスとしてＨＦガスを含み、還元性ガスとしてＮＨ３ガスを含む、請求項９または請求項１０に記載のエッチング方法。
  12. 前記酸化物を除去する工程は、圧力を６．６６〜４００Ｐａの範囲、温度を０〜１２０℃の範囲として行う、請求項１０または請求項１１に記載のエッチング方法。
  13. 前記酸化物を除去する工程は、前記化学的処理の後、生成されたフッ化アンモニウム系化合物を加熱除去する、請求項１１または請求項１２に記載のエッチング方法。
  14. 前記酸化物を除去する工程は、ＮＦ３ガスとＮＨ３ガスとを含む処理ガスを活性化させて形成されたＦラジカル、Ｎラジカルを用いたラジカル処理により行う、請求項１から請求項８のいずれか一項に記載のエッチング方法。
  15. 前記プラズマエッチングする工程の後、エッチング残渣としてＣＦ系のデポ物が残存し、
    前記ダメージ層を除去する工程は、前記ダメージ層とともに、前記ＣＦ系のデポ物を除去し、
    前記酸化物を形成する工程は、前記ダメージ層の酸化物とともに、前記ＣＦ系のデポ物の酸化物を形成し、
    前記酸化物を除去する工程は、前記ＣＦ系デポ物の酸化物も除去する、請求項１から請求項１４のいずれか一項に記載のエッチング方法。
  16. 前記プラズマエッチングする工程の後、エッチングマスクとして用いたフォトレジスト層が残存し、
    前記フォトレジスト層は、前記酸化物を形成する工程の前記酸素を含むラジカルにより除去される、請求項１から請求項１５のいずれか一項に記載のエッチング方法。
  17. 前記プラズマエッチングする工程の後に残存する、エッチングマスクとして用いたフォトレジスト層をアッシング除去する工程をさらに有し、前記アッシング除去する工程の後に前記ダメージ層を除去する工程を実施する、請求項１から請求項１５のいずれか一項に記載のエッチング方法。
  18. 前記アッシング除去する工程の後、ウエット処理によりアッシング残渣を除去する工程をさらに有し、前記ウエット処理する工程の後に前記ダメージ層を除去する工程を実施する、請求項１７に記載のエッチング方法。
  19. シリコン含有部分上に形成されたエッチング対象部を有する基板に対し、ＣＦ系ガスを含む処理ガスのプラズマにより所定パターンにプラズマエッチングした際に、前記パターンの底部に露出する前記シリコン含有部分にＣおよびＦが打ち込まれて生成されたダメージ層を除去するダメージ層の除去方法であって、
    酸素を含むラジカルおよびフッ素を含むラジカルを供給し、前記ダメージ層を前記フッ素を含むラジカルでエッチングしつつ前記酸素を含むラジカルにより酸化して前記ダメージ層の酸化物を形成する工程と、
    前記酸化物を、ガスによる化学的処理またはラジカル処理により除去する工程と、
    を有する、ダメージ層の除去方法。
  20. コンピュータ上で動作し、処理システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１８のいずれかのエッチング方法が行われるように、コンピュータに前記処理システムを制御させることを特徴とする記憶媒体。
JP2019172528A 2019-09-24 2019-09-24 エッチング方法、ダメージ層の除去方法、および記憶媒体 Active JP7349861B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019172528A JP7349861B2 (ja) 2019-09-24 2019-09-24 エッチング方法、ダメージ層の除去方法、および記憶媒体
TW109131466A TW202124777A (zh) 2019-09-24 2020-09-14 蝕刻方法、損傷層之去除方法及記憶媒體
KR1020200117335A KR102606417B1 (ko) 2019-09-24 2020-09-14 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
CN202010966419.8A CN112635317B (zh) 2019-09-24 2020-09-15 蚀刻方法、损伤层的去除方法和存储介质
US17/027,327 US11557486B2 (en) 2019-09-24 2020-09-21 Etching method, damage layer removal method, and storage medium
SG10202009294UA SG10202009294UA (en) 2019-09-24 2020-09-22 Etching method, damage layer removal method, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019172528A JP7349861B2 (ja) 2019-09-24 2019-09-24 エッチング方法、ダメージ層の除去方法、および記憶媒体

Publications (2)

Publication Number Publication Date
JP2021052039A true JP2021052039A (ja) 2021-04-01
JP7349861B2 JP7349861B2 (ja) 2023-09-25

Family

ID=74882225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019172528A Active JP7349861B2 (ja) 2019-09-24 2019-09-24 エッチング方法、ダメージ層の除去方法、および記憶媒体

Country Status (6)

Country Link
US (1) US11557486B2 (ja)
JP (1) JP7349861B2 (ja)
KR (1) KR102606417B1 (ja)
CN (1) CN112635317B (ja)
SG (1) SG10202009294UA (ja)
TW (1) TW202124777A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058642A1 (ja) * 2021-10-06 2023-04-13 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020066172A1 (ja) * 2018-09-26 2020-04-02 東京エレクトロン株式会社 エッチング方法、エッチング残渣の除去方法、および記憶媒体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0123938B2 (ja) * 1980-02-28 1989-05-09 Nippon Electric Co
JPH0494534A (ja) * 1990-08-10 1992-03-26 Dainippon Screen Mfg Co Ltd 基板の表面処理方法
JPH0845912A (ja) * 1994-05-23 1996-02-16 Fujitsu Ltd 半導体装置の製造方法
JP2000236021A (ja) * 1999-02-10 2000-08-29 Samsung Electronics Co Ltd 半導体装置のコンタクトホール埋め込み方法
JP2006253634A (ja) * 2005-02-14 2006-09-21 Tokyo Electron Ltd 基板の処理方法、電子デバイスの製造方法及びプログラム
JP2007103876A (ja) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
JP2008166335A (ja) * 2006-12-27 2008-07-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびプラズマ処理装置
JP2012119539A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd ラジカルクリーニング方法及びラジカルクリーニング装置
JP2015231043A (ja) * 2014-06-09 2015-12-21 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236864A (ja) 1969-04-23 1994-08-23 Hitachi Ltd エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
JPH07120649B2 (ja) * 1988-07-14 1995-12-20 富士通株式会社 コンタクトホールの形成方法
JP3277394B2 (ja) * 1992-12-04 2002-04-22 ソニー株式会社 半導体装置の製造方法
JP3362093B2 (ja) * 1995-12-11 2003-01-07 株式会社日立製作所 エッチングダメージの除去方法
KR100290587B1 (ko) * 1998-07-18 2001-06-01 윤종용 반도체장치제조방법
JP2002261077A (ja) * 2001-03-01 2002-09-13 Sharp Corp ドライエッチング方法
JP4032058B2 (ja) * 2004-07-06 2008-01-16 富士通株式会社 半導体装置および半導体装置の製造方法
JP4282616B2 (ja) 2005-02-04 2009-06-24 株式会社東芝 半導体装置の製造方法
KR100792401B1 (ko) * 2005-09-29 2008-01-09 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US20090302002A1 (en) * 2008-02-29 2009-12-10 Applied Materials, Inc. Method and apparatus for removing polymer from a substrate
US20090277874A1 (en) * 2008-05-09 2009-11-12 Applied Materials, Inc. Method and apparatus for removing polymer from a substrate
JP2009302181A (ja) * 2008-06-11 2009-12-24 Tokyo Electron Ltd プラズマエッチング処理方法およびプラズマエッチング処理装置
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
JP5646882B2 (ja) * 2009-09-30 2014-12-24 富士フイルム株式会社 洗浄組成物、洗浄方法、及び半導体装置の製造方法
US8871650B2 (en) * 2011-10-28 2014-10-28 Applied Materials, Inc. Post etch treatment (PET) of a low-K dielectric film
KR101615682B1 (ko) * 2012-04-06 2016-04-26 가부시키가이샤 알박 건식 에칭 방법
CN103633014B (zh) * 2012-08-21 2018-03-30 中国科学院微电子研究所 半导体器件制造方法
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
WO2018220973A1 (ja) * 2017-05-30 2018-12-06 東京エレクトロン株式会社 エッチング方法
JP6796559B2 (ja) * 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0123938B2 (ja) * 1980-02-28 1989-05-09 Nippon Electric Co
JPH0494534A (ja) * 1990-08-10 1992-03-26 Dainippon Screen Mfg Co Ltd 基板の表面処理方法
JPH0845912A (ja) * 1994-05-23 1996-02-16 Fujitsu Ltd 半導体装置の製造方法
JP2000236021A (ja) * 1999-02-10 2000-08-29 Samsung Electronics Co Ltd 半導体装置のコンタクトホール埋め込み方法
JP2006253634A (ja) * 2005-02-14 2006-09-21 Tokyo Electron Ltd 基板の処理方法、電子デバイスの製造方法及びプログラム
JP2007103876A (ja) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp エッチング方法およびエッチング装置
JP2008166335A (ja) * 2006-12-27 2008-07-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびプラズマ処理装置
JP2012119539A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd ラジカルクリーニング方法及びラジカルクリーニング装置
JP2015231043A (ja) * 2014-06-09 2015-12-21 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058642A1 (ja) * 2021-10-06 2023-04-13 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Also Published As

Publication number Publication date
TW202124777A (zh) 2021-07-01
US11557486B2 (en) 2023-01-17
KR20210035740A (ko) 2021-04-01
SG10202009294UA (en) 2021-04-29
CN112635317B (zh) 2024-08-16
CN112635317A (zh) 2021-04-09
KR102606417B1 (ko) 2023-11-24
JP7349861B2 (ja) 2023-09-25
US20210090896A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
JP6373150B2 (ja) 基板処理システム及び基板処理方法
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20060185592A1 (en) Vertical batch processing apparatus
WO2019003663A1 (ja) エッチング方法およびエッチング装置
JP2007207894A (ja) 基板処理装置、基板処理方法及び記憶媒体
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
KR102606417B1 (ko) 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
JP2023026624A (ja) 基板処理システム
KR20180116327A (ko) 기판 처리 방법
JP7034320B2 (ja) エッチング方法、エッチング残渣の除去方法、および記憶媒体
JP2022094914A (ja) エッチング方法およびエッチング装置
JP7209567B2 (ja) エッチング方法およびエッチング装置
TWI850239B (zh) 蝕刻方法、及蝕刻裝置
US20220189783A1 (en) Etching method and etching apparatus
US20230274942A1 (en) Method for manufacturing semiconductor device
JP5179896B2 (ja) 基板処理方法
KR20240096373A (ko) 에칭 방법 및 에칭 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230912

R150 Certificate of patent or registration of utility model

Ref document number: 7349861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150