CN112635317A - 蚀刻方法、损伤层的去除方法和存储介质 - Google Patents

蚀刻方法、损伤层的去除方法和存储介质 Download PDF

Info

Publication number
CN112635317A
CN112635317A CN202010966419.8A CN202010966419A CN112635317A CN 112635317 A CN112635317 A CN 112635317A CN 202010966419 A CN202010966419 A CN 202010966419A CN 112635317 A CN112635317 A CN 112635317A
Authority
CN
China
Prior art keywords
gas
etching
oxide
damaged layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010966419.8A
Other languages
English (en)
Inventor
清水昭贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112635317A publication Critical patent/CN112635317A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32522—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及蚀刻方法、损伤层的去除方法和存储介质。一种技术，其可以充分去除使用包含CF系气体的气体的等离子体蚀刻后的图案中生成的损伤层。一种蚀刻方法，其具备：准备具有在含硅部分上形成的蚀刻对象部的基板的工序；利用包含CF系气体的处理气体的等离子体，将基板的蚀刻对象部等离子体蚀刻成规定图案的工序；和，将损伤层去除的工序，所述损伤层是通过等离子体蚀刻而C和F注入到在图案底部露出的含硅部分中来生成的，将损伤层去除的工序具备如下工序：供给包含氧的自由基和包含氟的自由基，将损伤层用包含氟的自由基进行蚀刻并利用包含氧的自由基进行氧化，以形成损伤层的氧化物的工序；和，利用基于气体的化学处理或自由基处理，将氧化物去除的工序。

Description

蚀刻方法、损伤层的去除方法和存储介质
技术领域
本公开涉及蚀刻方法、损伤层的去除方法和存储介质。
背景技术
半导体器件的制造过程中，存在有对氧化膜进行蚀刻的工序。氧化膜的蚀刻中，大多使用有利用包含CF系气体的处理气体的等离子体蚀刻。在这种利用包含CF系气体的气体进行的等离子体蚀刻后，蚀刻后的图案、例如接触孔、导通孔等连接孔中形成有损伤层。
作为去除损伤层的方法，专利文献1中公开了如下技术：供给由氧化性气体激发的等离子体而对损伤层进行干式清洗，并利用湿式清洗将由于干式清洗而在连接孔内生成的产物去除，进而将残留于连接孔内的氧化膜蚀刻去除。另外，专利文献2中公开了如下技术：利用包含O2的处理气体进行灰化处理，接着，供给混合有CF4气体与O2气体的处理气体且进行等离子体化，将附着于蚀刻孔底部的损伤层去除。
现有技术文献
专利文献
专利文献1：日本专利第4282616号公报
专利文献2：日本特开平6-236864号公报
发明内容
发明要解决的问题
本公开提供一种技术，其可以充分去除利用包含CF系气体的气体的等离子体蚀刻后的图案中生成的损伤层。
用于解决问题的方案
本公开的一方式的蚀刻方法具备如下工序：准备具有在含硅部分上形成的蚀刻对象部的基板的工序；利用包含CF系气体的处理气体的等离子体，将前述基板的前述蚀刻对象部等离子体蚀刻成规定图案的工序；和，将损伤层去除的工序，所述损伤层是通过前述等离子体蚀刻而C和F注入到在前述图案底部露出的前述含硅部分中来生成的，将前述损伤层去除的工序具备如下工序：供给包含氧的自由基和包含氟的自由基，将前述损伤层用前述包含氟的自由基进行蚀刻并利用前述包含氧的自由基进行氧化，形成前述损伤层的氧化物的工序；和，利用基于气体的化学处理或自由基处理，将前述氧化物去除的工序。
发明的效果
根据本公开，提供一种技术，其可以充分去除利用包含CF系气体的气体的等离子体蚀刻后的图案中生成的损伤层。
附图说明
图1为示出第1实施方式的蚀刻方法的流程图。
图2A为示出第1实施方式中的等离子体蚀刻后的晶圆的状态的示意图。
图2B为示出第1实施方式中的利用包含氧的自由基的处理后的晶圆的状态的示意图。
图2C为示出第1实施方式中的氧化物去除处理后的晶圆的状态的示意图。
图3为示出第2实施方式的蚀刻方法的流程图。
图4A为示出第2实施方式中的等离子体蚀刻后的晶圆的状态的示意图。
图4B为示出第2实施方式中的利用包含氧的自由基和包含氟的自由基的处理后的晶圆的状态的示意图。
图4C为示出第2实施方式中的氧化物去除处理后的晶圆的状态的示意图。
图5A为示出第2实施方式中，等离子体蚀刻后光致抗蚀层残留的状态的示意图。
图5B为示出对图5A的晶圆进行利用包含氧的自由基和包含氟的自由基的处理时光致抗蚀层被去除的状态的示意图。
图5C为示出对图5A的晶圆进行利用包含氧的自由基和包含氟的自由基的处理时以光致抗蚀层的一部分被氧化的状态残留的状态的示意图。
图6为示出第3实施方式的蚀刻方法的流程图。
图7A为示出第3实施方式中的等离子体蚀刻后的晶圆的状态的示意图。
图7B为示出第3实施方式中的灰化后的晶圆的状态的示意图。
图7C为示出第3实施方式中的利用包含氧的自由基和包含氟的自由基的处理后的晶圆的状态的示意图。
图7D为示出第3实施方式中的氧化物去除处理后的晶圆的状态的示意图。
图8为示出第4实施方式的蚀刻方法的流程图。
图9A为示出第4实施方式中的湿式处理后的晶圆的状态的示意图。
图9B为示出第4实施方式中的利用包含氧的自由基和包含氟的自由基的处理后的晶圆的状态的示意图。
图9C为示出第4实施方式中的氧化物去除处理后的晶圆的状态的示意图。
图10为概要地示出第1和第2实施方式的蚀刻方法中使用的第1例的处理系统的水平剖视图。
图11为概要地示出搭载于图10的处理系统的、氧化处理装置的一例的剖视图。
图12为概要地示出搭载于图10的处理系统的、氧化物去除装置的一例的剖视图。
图13为示出第3实施方式的蚀刻方法中使用的第2例的处理系统的概要图。
图14为示出第4实施方式的蚀刻方法中使用的第3例的处理系统的概要图。
附图标记说明
1 图案
2 凹部
3 损伤层
4、6、9氧化物
5CF系沉积物
7 光致抗蚀层
8 残渣物
11 基体
12 氧化膜
100、300、600处理系统
102 等离子体蚀刻装置
103 氧化处理装置
104 氧化物去除装置
105 加热装置
401 灰化装置
700 湿式处理装置
W半导体晶圆(基板)
具体实施方式
以下，边参照附图边对实施方式进行说明。
＜经纬和概要＞
首先，对本公开的实施方式的蚀刻方法的经纬和概要进行说明。
半导体器件的制造过程中，利用包含CF系气体的气体，对在含Si部分、例如Si或SiGe上形成的蚀刻对象部进行等离子体蚀刻时，有时C和F注入到在蚀刻后的图案(凹部)底部露出的含Si部分中而形成损伤层。
针对于此，专利文献1中，供给由氧化性气体激发的等离子体而对损伤层进行干式清洗，并利用湿式清洗将由于干式清洗而在连接孔内生成的产物去除，进而将残留于连接孔内的氧化膜蚀刻去除。另外，专利文献2中，利用包含O2的处理气体进行灰化处理，接着，供给混合有CF4气体与O2气体的处理气体且进行等离子体化，将附着于蚀刻孔底部的损伤层去除。
然而，这些技术中，近来，损伤层的去除性有时达不到要求水平。
因此，一实施方式中，提供如下方法：利用包含CF系气体的处理气体的等离子体，将基板的蚀刻对象部等离子体蚀刻成规定图案时，有效地去除C和F注入到含Si部分中而形成的损伤层。
即，一实施方式中，等离子体蚀刻后，首先，进行利用包含氧的自由基和包含氟的自由基的处理。通过包含氟的自由基的蚀刻对损伤层进行蚀刻，未被蚀刻而残留的损伤层被改性为氧化物。而且，接着，通过基于气体的化学处理或自由基处理，将损伤层的氧化物去除。
如此，由于将损伤层形成氧化物后将氧化物去除，因此，可以充分去除损伤层。
＜第1实施方式＞
接着，对具体的第1实施方式进行说明。图1为示出第1实施方式的蚀刻方法的流程图。
首先，准备具有蚀刻对象部的基板(步骤1)。基板可以示例以硅晶圆为代表的半导体晶圆(以下，简记作晶圆)，表面成为含Si部分、例如Si或SiGe。另外，作为蚀刻对象部，可以示例硅氧化膜(SiO2膜)。作为SiO2膜，可以举出热氧化膜、TEOS膜那样的CVD膜。需要说明的是，TEOS膜是指，使用四乙氧基硅烷(TEOS)作为Si前体的CVD膜。
接着，利用包含CF系气体的处理气体的等离子体，将基板的蚀刻对象部等离子体蚀刻成规定图案(步骤2)。通过该蚀刻，形成微细图案。CF系气体是指，包含碳(C)和氟(F)的气体，可以为CF4、C4F6、C4F8等仅由C和F构成的气体，也可以为CH2F2、CHF3等由C、F和H构成的气体。处理气体中，除CF系气体以外，还可以包含Ar气体等其他气体。步骤2的蚀刻工序可以利用一般的等离子体蚀刻进行，可以使用平行平板型的电容耦合型等离子体蚀刻装置、微波等离子体蚀刻装置。
通过该等离子体蚀刻，蚀刻对象部被蚀刻而得到的微细图案具有例如沟槽、孔等凹部，并且在由蚀刻形成的凹部的底部露出的含Si部分、例如Si或SiGe中有时C和F被注入而形成损伤层。
因此，在步骤2的蚀刻后，进行将损伤层去除的后处理(步骤3)。
该步骤3的后处理工序中，最初，进行利用包含氧的自由基和包含氟的自由基的氧化处理(步骤3-1)。由此，形成损伤层的氧化物。并且，之后，利用基于气体的化学处理或自由基处理，将损伤层的氧化物去除(步骤3-2)。
具体地进行说明时，本实施方式中，作为基板的晶圆W如图2A所示那样，具有在基体11上形成有例如氧化膜12的结构。而且，利用包含CF系气体的处理气体对氧化膜12进行等离子体蚀刻而形成具有凹部2的图案1的情况下，C和F注入到在凹部2的底部露出的基体11表面的含Si部分、例如Si或SiGe中而形成损伤层3。
接着，步骤3-1的进行利用包含氧的自由基和包含氟的自由基的处理时，如图2B所示那样，形成损伤层的氧化物4。此时，损伤层较薄的情况下，有时仅由包含氧的自由基来氧化损伤层3。然而，损伤层3如果变厚，则仅凭借包含氧的自由基的情况下，包含氧的自由基无法充分到达损伤层内，损伤层3内的C、F的氧化变得不充分。
针对于此，本实施方式中，利用包含氧的自由基和包含氟的自由基。损伤层3利用包含氟的自由基容易被蚀刻，因此，利用包含氟的自由基，对损伤层3的表面进行蚀刻，可以减薄损伤层。因此，包含氧的自由基到达残留的损伤层3整体，将损伤层3的整体氧化改性，可以形成氧化物4。
之后，通过步骤3-2的氧化物去除处理，如图2C所示那样，利用基于气体的化学处理或自由基处理，将氧化物4去除。
步骤3-1的处理可以如下进行：生成含有氧和氟的等离子体，使等离子体中的含氧自由基和含氟自由基发挥作用，从而可以进行。等离子体中的含氧自由基典型地为O2自由基或O自由基，含氟自由基典型地为F自由基。这样的处理优选使用远程等离子体而进行。远程等离子体在不同于配置有基板的处理空间的等离子体生成空间中生成含氧等离子体，将等离子体输送至处理空间而进行。氧离子(O2离子)等离子在输送中容易失活，因此，通过使用远程等离子体，从而可以进行以自由基为主体的处理。通过使用自由基，从而可以降低对图案的损伤。等离子体源没有特别限定，可以使用电感耦合等离子体、微波等离子体等。
作为等离子体的生成中使用的处理气体，可以使用包含含氧气体和含氟气体的气体。作为含氧气体，O2气体是适合的。为了提高氧化能力，作为含氧气体，可以添加H2气体。作为含氟气体，可以使用NF3气体、SF6气体、F2气体等。另外，为了使等离子体稳定，可以在处理气体中添加稀有气体。稀有气体没有特别限定，优选Ar气体。该处理时的含氟气体相对于含氧气体的体积比率(含氟气体/含氧气体)优选1％(1体积％)以下。通过设为这样的比率，从而可以在不对其他部分造成不良影响的情况下，仅对损伤层适度地进行蚀刻，且可以使损伤层的氧化进行。
另外，作为步骤3-1的压力，优选13.3～266.6Pa(100～2000mTorr)的范围、更优选26.6～133.3Pa(200～1000mTorr)的范围。另外，作为此时的基板温度，优选0～120℃的范围、更优选15～100℃的范围。
作为步骤3-2的损伤层的氧化物的去除处理中使用的、利用气体的化学处理，可以举出：利用包含含氟气体的处理气体的化学处理。通过该处理，使损伤层的氧化物与处理气体反应，生成通过加热等能去除的化合物。
作为处理气体中所含的含氟气体，可以举出氟化氢(HF)气体等，作为含氟气体以外的气体，可以举出H2O气体、和还原性气体。作为还原性气体，可以举出氨(NH3)气体、胺系气体。通过使含氟气体、H2O气体或还原性气体与损伤层的氧化物反应，从而可以生成能较容易地去除的化合物。
其中，优选使用HF气体作为含氟气体，使用NH3气体作为还原性气体。利用HF气体和NH3气体，可以进行一直以来作为氧化物去除处理已知的化学氧化物去除处理(ChemicalOxide Removal；COR)。COR处理中，使HF气体和NH3气体吸附于氧化物的表面，使它们与氧化物反应，进行生成氟化铵系化合物的反应处理后，进行通过加热使氟化铵系化合物升华的加热处理。损伤层是C和F注入到含Si部分中而形成的，损伤层的氧化物包含硅氧化物(SiO2)、C和F的氧化物。因此，作为氟化铵系化合物，例如包含由HF和NH3以及SiO2形成的硅氟化铵。
加热处理可以在不同于反应处理的装置中进行，也可以在进行反应处理的腔室内重复进行反应处理与加热处理，使氟化铵系化合物升华。
这样的COR处理中，压力优选6.66～400Pa(50～3000mTorr)的范围、更优选13.3～266.6Pa(100～2000mTorr)的范围。另外，此时的基板温度优选0～120℃的范围、更优选20～100℃的范围。
作为步骤3-2的损伤层的氧化物的去除处理中使用的自由基处理，可以使用有使包含NF3气体和NH3气体的处理气体活化而形成的F自由基、N自由基而进行。这样的处理优选使用远程等离子体而进行，所述远程等离子体在不同于配置有基板的处理空间的等离子体生成空间中生成包含NF3气体和NH3气体的气体的等离子体，将等离子体输送至处理空间而进行。除NF3气体、NH3气体之外，还可以添加H2气体。
作为此时的压力，优选13.3～200Pa(100～1500mTorr)的范围、更优选66.7～160Pa(500～1200mTorr)的范围。另外，基板温度优选0～120℃的范围、更优选15～100℃的范围。利用这样的自由基处理进行步骤3-2的情况下，也可以在与步骤3-1的氧化处理同一腔室中进行。
通过步骤3-1和步骤3-2可以将损伤层去除，但为了将损伤层更完全地去除，可以重复进行步骤3-1与步骤3-2。
根据本实施方式，将利用包含CF系气体的处理气体进行等离子体蚀刻的工序后的损伤层去除的后处理工序中，将损伤层基本完全氧化改性后，进行氧化物去除处理，因此，可以将损伤层充分去除。
＜第2实施方式＞
接着，对具体的第2实施方式进行说明。图3为示出第2实施方式的蚀刻方法的流程图。
最初，与第1实施方式的步骤1同样地，准备具有蚀刻对象部的基板(步骤11)。基板可以示例以硅晶圆为代表的半导体晶圆(以下，简记作晶圆)，表面成为含Si部分、例如Si或SiGe。另外，作为蚀刻对象部，可以示例硅氧化膜(SiO2膜)。
接着，与第1实施方式的步骤2同样地，利用包含CF系气体的处理气体的等离子体，将基板的蚀刻对象部等离子体蚀刻成规定图案(步骤12)。通过该蚀刻，形成微细图案。
通过该等离子体蚀刻，蚀刻对象部被蚀刻而得到的微细图案具有例如沟槽、孔等凹部，并且除了蚀刻后在该凹部底部形成损伤层以外，有时在凹部侧面和底面会残留CF系的沉积物(CF聚合物)作为蚀刻残渣。
本实施方式中，在等离子体蚀刻后，进行将损伤层以及作为蚀刻残渣残留的CF系的沉积物去除的后处理(步骤13)。
本实施方式中，后处理工序(步骤13)与第1实施方式的后处理工序(步骤3)同样地，具备如下步骤：利用包含氧的自由基和包含氟的自由基的氧化处理(步骤13-1)；和，利用基于气体的化学处理或自由基处理的氧化物去除处理(步骤13-2)。
本实施方式中，如图4A所示那样，利用包含CF系气体的处理气体，将氧化膜12等离子体蚀刻而形成具有凹部2的图案1时，除损伤层3之外，在凹部2的内壁(侧面、底面)形成有CF系的沉积物5。
因此，通过如下的步骤13-1的利用包含氧的自由基和包含氟的自由基的处理，如图4B所示那样，与第1实施方式同样地，形成损伤层的氧化物4的同时，通过包含氧的自由基的作用，也形成CF系的沉积物的氧化物6。步骤13-1可以与第1实施方式的步骤3-1同样地进行。
然后，通过如下的步骤13-2的氧化物去除处理，如图4C所示那样，可以将氧化物4和氧化物6去除。需要说明的是，步骤13-2可以与第1实施方式的步骤3-2同样地进行。
等离子体蚀刻后，如图5A所示那样，也有时残留有光致抗蚀层7，但步骤13-1为以包含氧的自由基为主体的处理，因此，可以具有灰化功能，如图5B所示那样，可以将光致抗蚀层7灰化去除。另外，即使为无法完全去除光致抗蚀层7的情况下，如图5C所示那样，残留物由包含氧的自由基被氧化，成为氧化物9，因此，通过如下的步骤13-2的氧化物去除处理也可以去除。
＜第3实施方式＞
接着，对具体的第3实施方式进行说明。图6为示出第3实施方式的蚀刻方法的流程图。
最初，与第1实施方式的步骤1同样地，准备具有蚀刻对象部的基板(步骤21)。基板可以示例以硅晶圆为代表的半导体晶圆(以下，简记作晶圆)，表面成为含Si部分、例如Si或SiGe。另外，作为蚀刻对象部，可以示例硅氧化膜(SiO2膜)。
利用包含CF系气体的处理气体的等离子体，将基板的蚀刻对象部等离子体蚀刻成规定图案(步骤22)。通过该蚀刻，形成微细图案、例如凹部。蚀刻时在所形成的凹部的底部，含Si部分、例如Si或SiGe露出，C和F注入到所露出的含Si部分中而形成损伤层。另外，在凹部内生成CF系的沉积物(CF聚合物)。进而使用光致抗蚀层作为蚀刻掩模的情况下，会在蚀刻后残留光致抗蚀层等。
接着，通过灰化将主要残留的光致抗蚀层去除(步骤23)。然而，灰化中基本无法去除蚀刻时生成的损伤层。CF系的沉积物(CF聚合物)可以以某种程度去除，但一部分残留。另外，灰化后，光致抗蚀层未完全被去除而有时以灰化残渣的形式残留。
因此，步骤23的灰化后，进行将损伤层等去除的后处理(步骤24)。
该步骤24的后处理工序与第1实施方式和第2实施方式同样地，最初，进行利用包含氧的自由基和包含氟的自由基的氧化处理(步骤24-1)。由此，形成包含损伤层的氧化物的氧化物。并且，之后，利用基于气体的化学处理或自由基处理(步骤24-2)，将所形成的氧化物去除。
具体地进行说明时，本实施方式中，如图7A所示那样，利用包含CF系气体的处理气体，将氧化膜12等离子体蚀刻而形成凹部2时，在凹部2的底部露出的基体11表面的含Si部分形成有损伤层3，在凹部2的内壁(侧面、底面)形成有CF系的沉积物5。另外，用作蚀刻掩模的光致抗蚀层7的一部分残留。
因此，本实施方式中，如下的步骤23的灰化工序中主要将光致抗蚀层7灰化去除。作为灰化，可以利用一直以来进行的通常的灰化。例如，通过供给氧等离子体、臭氧等经激发的含氧气体从而进行。然而，如图7B所示那样，该灰化处理中损伤层3基本未被去除而残留。另外，CF系的沉积物5的一部分也残留。通过灰化而未被完全去除的光致抗蚀层即灰化残渣8也有时残留。
因此，本实施方式中，步骤23的灰化处理后，作为后处理工序24，最初，进行步骤24-1的利用包含氧的自由基和包含氟的自由基的氧化处理。如此，如图7C所示那样，可以使残留的损伤层3和CF系沉积物5改性为氧化物4和氧化物6。另外，步骤23的灰化处理中产生的灰化残渣8也可以在步骤24-1中被氧化而形成氧化物9。需要说明的是，步骤24-1可以与第1实施方式的步骤3-1同样地进行。
并且，步骤24的后处理工序中，通过如下的步骤24-2的利用基于气体的化学处理或自由基处理的氧化物去除处理，如图7D所示那样，可以将氧化物4和氧化物6去除。另外，存在灰化残渣的氧化物9的情况下，通过该处理也可以去除。需要说明的是，步骤24-2可以与第1实施方式的步骤3-2同样地进行。
如此，灰化后，即使残留有损伤层和CF系沉积物，作为后处理工序(步骤24)，通过进行步骤24-1的氧化处理和步骤24-2的氧化物去除处理，从而也可以将损伤层和CF系沉积物充分去除。另外，灰化后，光致抗蚀层的一部分以灰化残渣的形式残留的情况下，通过步骤24-1的氧化处理，将它们氧化而形成氧化物，通过步骤24-2的氧化物去除处理也可以去除。
＜第4实施方式＞
接着，对具体的第4实施方式进行说明。图8为示出第4实施方式的蚀刻方法的流程图。
最初，与第1实施方式的步骤1同样地，准备具有蚀刻对象部的基板(步骤31)。基板可以示例以硅晶圆为代表的半导体晶圆(以下，简记作晶圆)，表面成为含Si部分、例如Si或SiGe。另外，作为蚀刻对象部，可以示例硅氧化膜(SiO2膜)。
利用包含CF系气体的处理气体的等离子体，将基板的蚀刻对象部等离子体蚀刻成规定图案(步骤32)。通过该蚀刻，形成微细图案、例如凹部。在蚀刻时形成的凹部的底部，含Si部分、例如Si或SiGe中露出，在所露出的含Si部分中C和F被注入而形成损伤层。
接着，通过灰化将主要残留的光致抗蚀层去除(步骤33)。灰化中如第3实施方式中所说明那样，可以将光致抗蚀层去除，但基本无法去除由蚀刻生成的损伤层。可以以某种程度去除CF系的沉积物(CF聚合物)，但一部分残留。另外，灰化后，有时光致抗蚀层未被完全去除而以灰化残渣的形式残留。
接着，进行湿式处理(步骤34)。由此，可以将残留的损伤层、CF系的沉积物和灰化残渣去除。
然而，在凹部的底部露出的含Si部分所存在的损伤层利用湿式处理也无法被充分去除。另外，CF系的沉积物(CF聚合物)也有时残留些许。
因此，步骤34的湿式处理后，进行将损伤层等去除的后处理(步骤35)。
该步骤35的后处理工序与第1～第3实施方式同样地，最初，进行利用包含氧的自由基和包含氟的自由基的氧化处理(步骤35-1)。由此，形成损伤层等的氧化物。并且，之后，利用基于气体的化学处理或自由基处理，将包含损伤层的氧化物的氧化物去除(步骤35-2)。
具体地进行说明时，本实施方式中，与第3实施方式的图7A同样地，利用包含CF系气体的处理气体，将氧化膜12等离子体蚀刻而形成具有凹部2的图案1时，在凹部2的底部露出的基体11表面的含Si部分形成有损伤层3，在凹部2的内壁(侧面、底面)形成有CF系的沉积物5。另外，用作蚀刻掩模的光致抗蚀层7的一部分残留。
因此，如下的步骤33的灰化工序中主要将光致抗蚀层7灰化去除。灰化后，与第3实施方式的图7B同样地，损伤层3基本未被去除而残留。另外，CF系的沉积物5的一部分也残留。通过灰化而未被完全去除的光致抗蚀层即灰化残渣8也有时残留。
本实施方式中，接着，进行步骤34的湿式处理。湿式处理例如使用NH4OH与H2O2的混合水溶液(SC1)、HCl与H2O2的混合水溶液(SC2)、H2O2的水溶液、H2SO4与H2O2的混合水溶液(SPM)、DHF等化学溶液进行处理。由此，将灰化后的残留物去除。然而，灰化后，通过进行湿式处理，从而如图9A所示那样，可以基本去除灰化残渣，但是无法充分去除损伤层3，CF系的沉积物5也残留些许。
因此，本实施方式中，步骤34的湿式蚀刻后，作为后处理工序35，最初，进行步骤35-1的利用包含氧的自由基和包含氟的自由基的氧化处理。如此，如图9B所示那样，可以使残留的损伤层3和CF系沉积物5改性为氧化物4和氧化物6。需要说明的是，步骤35-1可以与第1实施方式的步骤3-1同样地进行。
然后，步骤35的后处理工序中，通过如下的步骤35-2的利用基于气体的化学处理或自由基处理的氧化物去除处理，如图9C所示那样，可以将氧化物4和氧化物6去除。需要说明的是，步骤35-2可以与第1实施方式的步骤3-2同样地进行。
如此，湿式处理后即使损伤层残留，通过进行步骤35-1的氧化处理和步骤35-2的氧化物去除处理作为后处理工序(步骤35)，从而也可以将损伤层充分去除。另外，湿式处理后残留的CF系沉积物通过步骤35-1的氧化处理被氧化也成为氧化物，可以通过步骤35-2的氧化物去除处理而去除。
＜处理系统＞
接着，对蚀刻方法中使用的处理系统的例子进行说明。
[处理系统的第1例]
图10为概要地示出第1和第2实施方式的蚀刻方法中使用的第1例的处理系统的水平剖视图。
如图10所示那样，本例的处理系统100具有真空输送室101。真空输送室101具有7个壁部，分别具有连接端口。在它们中的4个壁部，分别借助闸阀G，连接有作为处理装置的等离子体蚀刻装置102、氧化处理装置103、氧化物去除装置104和加热装置105。真空输送室101内通过真空泵被排气，保持为规定的真空度。
另外，在真空输送室101的另外3个壁部，借助闸阀G1连接有3个加载互锁真空室106。加载互锁真空室106如下：在大气输送室107与真空输送室101之间输送作为被处理基板的晶圆W时，在大气压与真空之间进行压力控制。夹持加载互锁真空室106，在真空输送室101的相反侧，设有大气输送室107。3个加载互锁真空室106借助闸阀G2与大气输送室107连接。
在与大气输送室107的加载互锁真空室106安装壁部相反侧的壁部，具有：安装用于收纳具有蚀刻对象部的晶圆W的载体(FOUP等)C的3个载体安装端口108。另外，在大气输送室107的侧壁，设有进行硅晶圆W的对准的对准腔室109。在大气输送室107内，形成有清洁空气的下流。
在真空输送室101内，设有晶圆输送机构110。晶圆输送机构110对等离子体蚀刻装置102、氧化处理装置103、氧化物去除装置104、加热装置105、和加载互锁真空室106输送晶圆W。晶圆输送机构110具有能独立地移动的2个输送臂110a、110b。
在大气输送室107内，设有晶圆输送机构111。晶圆输送机构111成为对载体C、加载互锁真空室106、对准腔室109输送硅晶圆W。
处理系统100具有整体控制部112。整体控制部112具备：具有用于控制处理系统100的各处理装置、真空输送室、加载互锁真空室等各构成部的动作的CPU的主控制部、输入装置、输出装置、显示装置、存储装置(存储介质)。主控制部例如基于内置于存储装置的存储介质、或安装于存储装置的存储介质中所存储的处理制程，以进行上述蚀刻方法的方式，使处理系统100的各构成部执行规定的动作。
如此构成的处理系统100中，首先，由输送机构111从连接于大气输送室107的载体C取出晶圆W，经由对准腔室109后，打开任一个加载互锁真空室106的闸阀G2，将该晶圆W搬入至该加载互锁真空室106内。关闭闸阀G2后，将加载互锁真空室106内真空排气，在该加载互锁真空室106成为规定的真空度的时刻打开闸阀G1，利用输送机构110的输送臂110a、110b中的任意者从加载互锁真空室106取出晶圆W。
然后，将输送臂所保持的晶圆W搬入至等离子体蚀刻装置102，利用等离子体蚀刻装置102，对晶圆W的蚀刻对象部利用包含CF系气体的处理气体进行等离子体蚀刻。
接着，利用输送臂，将等离子体蚀刻结束后的晶圆W从等离子体蚀刻装置102搬出，搬入至氧化处理装置103。然后，在氧化处理装置103中，利用包含氧的自由基和包含氟的自由基进行氧化处理，主要形成损伤层的氧化物。
接着，利用输送臂，将氧化处理后的晶圆W从氧化处理装置103搬出，搬入至氧化物去除装置104。然后，利用氧化物去除装置104，将包含损伤层的氧化物的氧化物去除。
氧化物去除处理为使用HF气体和NH3气体的COR处理的情况下，在处理后生成氟化铵系化合物，因此，将在氧化物去除装置104中处理后的晶圆W搬入至加热装置105，通过加热将反应产物去除。
如此进行了等离子体蚀刻处理、和氧化处理和氧化物去除处理后，利用输送臂，将处理后的晶圆W输送至任一个加载互锁真空室106。然后，将该加载互锁真空室106内恢复至大气，利用输送机构111，将加载互锁真空室106内的晶圆W返回至载体C。
对多种晶圆W，同时平行地进行以上的处理，规定张数的晶圆W的蚀刻处理完成。
·等离子体蚀刻装置
搭载于上述处理系统100的等离子体蚀刻装置102只要可以进行一般的等离子体蚀刻即可，可以示例平行平板型的电容耦合型等离子体蚀刻装置、微波等离子体蚀刻装置。等离子体蚀刻时，将包含CF系气体的处理气体离子化，利用该离子，对氧化膜等蚀刻对象部进行各向异性蚀刻。
·氧化处理装置
接着，对搭载于上述处理系统100的氧化处理装置103的一例进行说明。
图11为示出氧化处理装置的一例的剖视图。如图11所示那样，氧化处理装置103具备用于收纳晶圆W的密闭结构的处理容器128。处理容器128例如由铝或铝合金形成，上端开放，处理容器128的上端由成为顶部的盖体129闭塞。在处理容器128的侧壁部128a，设有用于在其与真空输送室101之间搬出/搬入晶圆W的搬出/搬入口130，该搬出/搬入口130能由上述闸阀G开关。
另外，在处理容器128的内部的底部，配置有以水平状态载置晶圆W的台120。台120呈大致圆柱状，具有用于直接载置晶圆W的载置板134、和用于支撑载置板134的基座块135。在载置板134的内部设有对晶圆W进行温度调节的温度调节机构136。温度调节机构136例如具有温度调节用介质(例如水或Galden)循环的管路(未作图示)，通过进行在该管路内流动的温度调节用介质与晶圆W的换热，从而进行晶圆W的温度调整。另外，在台120上，相对于载置板134的上表面能突出/退回地设有将晶圆W向处理容器128的内部搬出/搬入时使用的多个升降销(未作图示)。
处理容器128的内部由分隔板137被分隔成上方的等离子体生成空间P和下方的处理空间S。分隔板137具有：从处理空间S观察分隔板137时设有彼此不重叠的狭缝的板状构件143和板状构件144。在板状构件143与板状构件144之间配置有间隔物145。因此，分隔板137抑制在等离子体生成空间P中生成电感耦合等离子体时等离子体中的离子从等离子体生成空间P向处理空间S的透过、作为所谓离子捕获发挥功能。等离子体生成空间P为生成等离子体的空间，处理空间S为对晶圆W实施利用自由基处理的蚀刻的空间。在处理容器128的外部，设有将氧化处理中使用的处理气体供给至等离子体生成空间P的第1气体供给部161；和，将压力调节气体、吹扫气体或稀释气体等未等离子体化的气体、例如N2气体或Ar气体等非活性气体供给至处理空间S的第2气体供给部162。另外，在处理容器128的底部，连接有排气机构139。排气机构139具有真空泵，进行处理空间S的内部的排气。
在分隔板137的下方，以与晶圆W对置的方式设有隔热板148。隔热板148用于抑制重复等离子体生成空间P中的等离子体生成而蓄积在分隔板137中的热对处理空间S中的自由基分布造成影响。隔热板148比分隔板137的板状构件144还大地形成，构成周缘部的凸缘部148a埋设于处理容器128的侧壁部128a。需要说明的是，凸缘部148a中埋设有冷却机构150、例如制冷剂流路、冷却装置、珀尔帖(Peltier)元件。
第1气体供给部161中，向等离子体生成空间P供给作为含氧气体的例如O2气体、作为含氟气体的例如NF3气体、SF6气体、或F2气体。另外，向等离子体生成空间P供给作为其他气体的H2气体、稀有气体、例如Ar气体。这些气体在等离子体生成空间P中被等离子体化。需要说明的是，稀有气体作为等离子体生成气体发挥功能，但也可以作为压力调整气体、吹扫气体等发挥功能。
另外，氧化处理装置103以使用RF天线的电感耦合型的等离子体蚀刻装置构成。成为处理容器128的顶部的盖体129例如由圆形的石英板形成，以电介质窗构成。在盖体129的上方，形成有用于在处理容器128的等离子体生成空间P中生成电感耦合等离子体的环状的RF天线140，RF天线140借助匹配器141与高频电源142连接。高频电源142以规定的输出值输出适于电感耦合的高频放电所产生的等离子体的生成的规定的频率(例如13.56MHz以上)的高频电力。匹配器141具有用于获得高频电源142侧的阻抗与负荷(RF天线140、等离子体)侧的阻抗的匹配的电抗可变的匹配电路(未作图示)。
如此构成的氧化处理装置103中，将晶圆W搬入至处理容器128内，载置于台120。
接着，从第2气体供给部162，向处理容器128内导入作为压力调节气体的例如N2气体，边调整压力，边将晶圆W保持在利用温度调节机构136调节温度至0.1～120℃的台120上规定时间，使晶圆温度在规定温度下稳定化。
接着，对处理容器128内进行吹扫后，使处理容器128内的压力优选为13.3～266.6Pa(100～2000mTorr)、更优选为26.6～133.3Pa(200～1000mTorr)。另外，使台120的温度优选为15～100℃。
氧化处理如下：从第1气体供给部161向等离子体生成空间P供给作为含氧气体的O2气体、和作为含氟气体的NF3气体，且向RF天线140供给高频电力，生成作为电感耦合等离子体的含有氧和氟的等离子体。此时，作为含氟气体，可以为SF6气体、F2气体等。另外，在O2气体、NF3气体的基础上，还可以供给H2气体和Ar气体等稀有气体中的至少1种。此时的气体流量例如优选O2气体流量：100～2500sccm、NF3气体流量：1～20sccm，NF3气体相对于O2气体的体积比率(流量比)(NF3/O2)优选1％(1体积％)以下。另外，等离子体生成功率优选100～1000W。处理时间例如为30～180sec。
将等离子体生成空间P中生成的含有氧和氟的等离子体输送至处理空间S。此时，在分隔板137上离子失活，在等离子体中的选择性地主要向处理空间S导入O自由基、O2自由基、F自由基。此时，利用F自由基，使存在于凹部底部的损伤层的表面蚀刻，利用O自由基、O2自由基，损伤层被氧化，形成损伤层的氧化物。另外，在图案凹部的内壁存在有CF系沉积物的情况下，还形成CF系沉积物的氧化物。
氧化处理装置103进行的是，以包含氧的自由基为主体的处理，因此，还可以具有灰化功能，在等离子体蚀刻后残留有光致抗蚀层的情况下，可以将光致抗蚀层灰化去除。即使为无法完全地去除光致抗蚀层的情况下，残留物也由包含氧的自由基被氧化，因此，通过氧化物去除处理可以去除。
·氧化物去除装置
接着，对搭载于上述处理系统100的氧化物去除装置104的一例进行说明。本例中，对进行作为氧化物去除处理的COR处理的装置进行说明。
图12为示出作为氧化物去除装置的一例的COR装置的剖视图。如图12所示那样，氧化物去除装置104具备作为用于限定处理空间的处理容器的密闭结构的腔室170，在腔室170的内部，设有使晶圆W以呈大致水平的状态载置的载置台172。另外，氧化物去除装置104具备：向腔室170内供给蚀刻气体的气体供给部173、将腔室170内排气的排气部174。
腔室170由腔室主体181和盖部182构成。腔室主体181具有大致圆筒形状的侧壁部181a和底部181b，上部成为开口，该开口由盖部182封闭。侧壁部181a与盖部182由密封构件(未作图示)密闭，可以确保腔室170内的气密性。在盖部182的顶壁，从上方向腔室170内插入第1气体导入喷嘴191和第2气体导入喷嘴192。
在侧壁部181a，设有用于在其与真空输送室101之间搬出/搬入晶圆W的搬出/搬入口183，该搬出/搬入口183能由闸阀G开关。
载置台172俯视呈大致圆形，被固定于腔室170的底部181b。在载置台172的内部，设有用于调节载置台172的温度的温度调节器195。温度调节器195例如具备温度调节用介质(例如水等)循环的管路，通过与在这样的管路内流动的温度调节用介质进行换热，从而可以调节载置台172的温度，可以实现载置台172上的晶圆W的温度控制。
气体供给部173具有：与上述第1气体导入喷嘴191和第2气体导入喷嘴192连接的、第1气体供给配管201和第2气体供给配管202，进而具有：分别连接于这些第1气体供给配管201和第2气体供给配管202的HF气体供给源203和NH3气体供给源204。另外，在第1气体供给配管201上连接有第3气体供给配管205，在第2气体供给配管202上连接有第4气体供给配管206。在这些第3气体供给配管205和第4气体供给配管206上分别连接有Ar气体供给源207和N2气体供给源208。在第1～第4气体供给配管201、202、205、206上设有用于进行流路的开关动作和流量控制的流量控制部209。流量控制部209例如由开关阀和质量流量控制器等流量控制器构成。
而且，HF气体和Ar气体经过第1气体供给配管201、第1气体导入喷嘴191向腔室170内供给，NH3气体和N2气体经过第2气体供给配管202和第2气体导入喷嘴192向腔室170内排出。
上述气体中的HF气体和NH3气体为反应气体，它们分别从第1气体导入喷嘴191和第2气体导入喷嘴192分别向腔室170内排出，在腔室170内初次被混合。Ar气体和N2气体为稀释气体。而且，在腔室170内，导入作为反应气体的HF气体和NH3气体、和作为稀释气体的Ar气体和N2气体，使HF气体和NH3气体与形成于图案凹部的壁部的包含损伤层的氧化物的氧化物反应，生成作为反应产物的氟化铵系化合物。作为稀释气体，可以仅为Ar气体、或仅为N2气体，另外，也可以使用其他非活性气体，还可以使用Ar气体、N2气体和其他非活性气体的2种以上。
需要说明的是，在腔室170的上部设有喷淋板，借助喷淋板，可以以喷淋状供给经激发的气体。
排气部174具有：与形成于腔室170的底部181b的排气口211连接的排气配管212。排气部174进而具有：设于排气配管212的、用于控制腔室170内的压力的自动压力控制阀(APC)213和用于将腔室170内排气的真空泵214。
在腔室170的侧壁，以插入至腔室170内的方式分别设置作为用于测量腔室170内的压力的压力计的高压用和低压用的2个电容压力计216a、216b。在载置于载置台172的晶圆W的附近设有温度传感器(未作图示)。
如此构成的氧化物去除装置104中，将晶圆W搬入至腔室170内，载置于载置台172。而且，使腔室170内的压力优选为6.66～400Pa(50～3000mTorr)的范围、更优选为13.3～266.6Pa(100～2000mTorr)的范围。另外，利用载置台172的温度调节器195，使晶圆W优选为0.1～120℃、更优选为20～100℃。
接着，利用气体供给部173，向腔室170内供给分别以用Ar气体和N2气体稀释了的状态的HF气体和NH3气体。作为稀释气体的Ar气体、N2气体可以为任一者。此时的气体流量优选的是，HF气体流量：50～500sccm、NH3气体流量：50～500sccm、Ar气体流量：100～600sccm、N2气体流量：100～600sccm。
由此，HF气体和NH3气体吸附于晶圆W，它们与存在于图案的凹部的包含损伤层的氧化物的氧化物反应，生成氟化铵系化合物。
作为反应产物的氟化铵系化合物可以由热而升华去除，可以利用加热装置105而去除。但是，在本例的氧化物去除装置104的腔室170内重复进行反应处理与加热处理，可以使氟化铵系化合物升华。
作为氧化物去除装置104的另一例，可以举出如下自由基处理装置：利用使包含NF3气体和NH3气体的处理气体活化而形成的F自由基、N自由基，进行氧化物去除处理。作为这样的装置，可以使用如下装置：以与图11所示的氧化处理装置103同样的构成，将从第1气体供给部161供给的气体替换为包含NF3气体和NH3气体的处理气体。另外，只要可以从氧化处理装置103的构成的装置的第1气体供给部161供给用于氧化处理的气体和用于氧化物去除处理的气体即可，可以实现能在一个处理容器内进行氧化处理和氧化物去除处理这两者的装置。
·加热装置
搭载于上述处理系统100的加热装置105可以使用一般的构成的装置。例如，与作为图12所示的COR装置构成的氧化物去除装置104同样地，可以使用具备如下构件的装置：腔室；在腔室内载置晶圆的载置台；将载置台的温度加热至规定的温度的温度调节机构；供给用于热处理的处理气体的气体供给机构。作为处理气体，可以使用N2气体等非活性气体。
需要说明的是，上述例子中，示出了利用处理系统100，以原位(in-situ)进行等离子体蚀刻处理、氧化处理、氧化物去除处理等的例子，但也可以分别单独使用等离子体蚀刻蚀刻装置、氧化处理装置、氧化物去除装置等。另外，作为处理系统，可以使用具有氧化处理装置、氧化物去除装置、加热装置的系统，对等离子体蚀刻后的晶圆进行氧化处理和氧化物去除处理。
[处理系统的第2例]
图13为示出第3实施方式的蚀刻方法中使用的第2例的处理系统的概要图。
本例的处理系统300具有：进行蚀刻和灰化的第1处理部400；和，进行氧化处理和氧化物去除处理的第2处理部500。第1处理部400和第2处理部500基本上均具有与第1例的处理系统100同样的构成，对于相同的部位标注相同的符号并省略说明。即，第1处理部400和第2处理部500均具有真空输送室101、加载互锁真空室106、大气输送室107、对准腔室109、晶圆输送机构110、111，仅在连接于真空输送室101的装置方面不同。
第1处理部400中，在真空输送室101上连接有等离子体蚀刻装置102和灰化装置401。第2处理部500中，在真空输送室101上连接有氧化处理装置103、氧化物去除装置104和加热装置105。
其中，等离子体蚀刻装置102、氧化处理装置103、氧化物去除装置104和加热装置105如第1例中所说明。
另一方面，灰化装置401可以使用一直以来使用的灰化装置。作为灰化装置，例如通常使用经激发的氧的装置，可以使用：在收纳有基板的腔室内生成包含氧的气体的等离子体而进行灰化的装置、将臭氧导入至腔室内而进行灰化的装置。另外，以与图11中说明的氧化处理装置103同样的构成，使用从第1气体供给部161供给的气体代替O2气体和稀有气体，从而可以进行利用自由基的灰化。
另外，处理系统300具有整体控制部301。整体控制部301具备：具有用于控制处理系统300中的第1处理部400和第2处理部500的各处理装置、真空输送室、加载互锁真空室等各构成部的动作的CPU的主控制部；输入装置；输出装置；显示装置；存储装置(存储介质)。主控制部例如基于内置于存储装置的存储介质、或安装于存储装置的存储介质中所存储的处理制程，使进行上述蚀刻方法的方式，使处理系统300的各构成部执行规定的动作。
如此构成的处理系统300中，首先，将收纳有作为基板的晶圆W的载体C设置于第1处理部400。第1处理部400中，首先，对晶圆W，在等离子体蚀刻装置102中，对晶圆W的蚀刻对象部用包含CF系气体的处理气体进行等离子体蚀刻。接着，利用灰化装置401，将光致抗蚀层灰化去除。
在第1处理部400中，对多张晶圆W同时平行地进行以上的处理，对载体C内的全部晶圆W处理结束后，将收纳有直至灰化结束的晶圆W的载体C输送至第2处理部500并安装。
在第2处理部500中，首先，在氧化处理装置103中，利用包含氧的自由基和包含氟的自由基进行氧化处理，主要形成损伤层的氧化物。接着，利用氧化物去除装置104将包含损伤层的氧化物的氧化物去除。进行使用HF气体和NH3气体的COR处理作为氧化物去除处理的情况下，将晶圆W用加热装置105进行加热，将反应产物去除。
第2处理部500中，对多张晶圆W同时平行地进行以上的处理，在对载体C内的全部晶圆W进行处理的时刻，处理完成。
需要说明的是，可以在一个处理系统的全部以原位进行等离子体蚀刻处理、灰化处理、氧化处理、氧化物去除处理，或者也可以分别单独使用进行这些处理的装置。
[处理系统的第3例]
图14为示出第4实施方式的蚀刻方法中使用的处理系统的第3例的方框图。
本例的处理系统600具有第2例的处理系统300的第1处理部400和第2处理部500，此外还具有湿式处理装置700。
湿式处理装置700如下进行化学溶液处理：在常压下，使晶圆W浸渍于上述的化学溶液，或边使保持有晶圆W的旋转卡盘旋转，边从化学溶液喷嘴向晶圆W上供给化学溶液，形成液膜，从而进行化学溶液处理。
另外，处理系统600具有整体控制部601。整体控制部601具备具有CPU的主控制部，所述主控制部用于控制处理系统600中的、第1处理部400和第2处理部500的各处理装置、真空输送室、加载互锁真空室等各构成部、以及湿式处理装置700的各构成部的动作。另外，具有输入装置、输出装置、显示装置、存储装置(存储介质)。主控制部例如基于内置于存储装置的存储介质、或安装于存储装置的存储介质中所存储的处理制程，使处理系统600的各构成部执行规定的动作，使其进行上述蚀刻方法。
如此构成的处理系统600中，首先，将收纳有作为基板的晶圆W的载体C安装于第1处理部400。在第1处理部400中，首先，对晶圆W，在等离子体蚀刻装置102中，对晶圆W的蚀刻对象部用包含CF系气体的处理气体进行等离子体蚀刻。接着，利用灰化装置401，将光致抗蚀层灰化去除。
在第1处理部400中，对多张晶圆W同时平行地进行以上的处理，对载体C内的全部晶圆W处理结束后，将收纳有直至灰化结束的晶圆W的载体C输送至湿式处理装置700并安装。然后，利用湿式处理装置700进行湿式处理。然后，对于全部晶圆W进行湿式处理后，将收纳有处理后的晶圆W的载体C输送至第2处理部500并安装。
第2处理部500中，与第2例的处理系统300同样地，在氧化处理装置103中进行氧化处理，主要形成损伤层的氧化物。接着，利用氧化物去除装置104，将包含损伤层的氧化物的氧化物去除。进行COR处理作为氧化物去除处理的情况下，将晶圆W在加热装置105中进行加热，将反应产物去除。
第2处理部500中，对于多张晶圆W同时平行地进行以上的处理，在对载体C内的全部晶圆W进行了处理的时刻，处理完成。
需要说明的是，可以将等离子体蚀刻处理、灰化处理、氧化处理、氧化物去除处理的全部搭载于一个处理系统，也可以分别单独使用进行这些处理的装置。
＜其他应用＞
以上，对实施方式进行了说明，但此次公开的实施方式在全部方面为示例，且应认为没有限制。上述实施方式可以在不脱离所附的权利要求书和其主旨的情况下，以各种方式进行省略、置换、变更。
例如，上述实施方式的装置只不过是示例，可以使用各种构成的装置。另外，示出了使用半导体晶圆作为被处理基板的情况，但不限定于半导体晶圆，可以为以LCD(液晶显示器)用基板为代表的FPD(平板显示器)基板、陶瓷基板等其他基板。

Claims (20)

1.一种蚀刻方法，其具备如下工序：
准备具有在含硅部分上形成的蚀刻对象部的基板的工序；
利用包含CF系气体的处理气体的等离子体，将所述基板的所述蚀刻对象部等离子体蚀刻成规定图案的工序；和，
将损伤层去除的工序，所述损伤层是通过所述等离子体蚀刻而C和F注入到在所述图案底部露出的所述含硅部分中来生成的，
将所述损伤层去除的工序具备如下工序：
供给包含氧的自由基和包含氟的自由基，将所述损伤层用所述包含氟的自由基进行蚀刻并利用所述包含氧的自由基进行氧化，形成所述损伤层的氧化物的工序；和，
利用基于气体的化学处理或自由基处理，将所述氧化物去除的工序。
2.根据权利要求1所述的蚀刻方法，其中，所述蚀刻对象部为硅氧化膜。
3.根据权利要求1或权利要求2所述的蚀刻方法，其中，形成所述氧化物的工序使用由含氧气体和含氟气体生成的等离子体而进行。
4.根据权利要求3所述的蚀刻方法，其中，形成所述氧化物的工序中，
所述含氧气体包含O2气体，
所述含氟气体包含NF3气体、SF6气体、或F2气体。
5.根据权利要求4所述的蚀刻方法，其中，形成所述氧化物的工序中，所述含氧气体还包含H2气体。
6.根据权利要求4或权利要求5所述的蚀刻方法，其中，所述含氟气体相对于所述含氧气体的体积比率为1体积％以下。
7.根据权利要求3～权利要求6中任一项所述的蚀刻方法，其中，形成所述氧化物的工序如下进行：利用在不同于配置有所述基板的处理空间的等离子体生成空间中、生成所述等离子体的远程等离子体，从而进行。
8.根据权利要求3～权利要求7中任一项所述的蚀刻方法，其中，形成所述氧化物的工序如下进行：使压力为13.3～266.6Pa的范围、温度为0～120℃的范围，从而进行。
9.根据权利要求1～权利要求8中任一项所述的蚀刻方法，其中，将所述氧化物去除的工序通过基于包含含氟气体的处理气体的化学处理而进行。
10.根据权利要求9所述的蚀刻方法，其中，包含所述含氟气体的处理气体含有：含氟气体、以及H2O气体或还原性气体。
11.根据权利要求9或权利要求10所述的蚀刻方法，其中，包含所述含氟气体的处理气体包含HF气体作为所述含氟气体，包含NH3气体作为还原性气体。
12.根据权利要求10或权利要求11所述的蚀刻方法，其中，将所述氧化物去除的工序如下进行：使压力为6.66～400Pa的范围、温度为0～120℃的范围，从而进行。
13.根据权利要求11或权利要求12所述的蚀刻方法，其中，将所述氧化物去除的工序如下进行：在所述化学处理后，将生成的氟化铵系化合物加热去除。
14.根据权利要求1～权利要求8中任一项所述的蚀刻方法，其中，将所述氧化物去除的工序通过自由基处理而进行，所述自由基处理使用有使包含NF3气体和NH3气体的处理气体活化而形成的F自由基、N自由基。
15.根据权利要求1～权利要求14中任一项所述的蚀刻方法，其中，
在所述等离子体蚀刻的工序后，残留有作为蚀刻残渣的CF系的沉积物，
将所述损伤层去除的工序中，与所述损伤层一起将所述CF系的沉积物去除，
形成所述氧化物的工序中，与所述损伤层的氧化物一起形成所述CF系的沉积物的氧化物，
将所述氧化物去除的工序中，也将所述CF系沉积物的氧化物去除。
16.根据权利要求1～权利要求15中任一项所述的蚀刻方法，其中，
在所述等离子体蚀刻的工序后，残留有用作蚀刻掩模的光致抗蚀层，
所述光致抗蚀层利用形成所述氧化物的工序的所述包含氧的自由基被去除。
17.根据权利要求1～权利要求15中任一项所述的蚀刻方法，其中，
还具备如下工序：将在所述等离子体蚀刻的工序后残留的、用作蚀刻掩模的光致抗蚀层灰化去除，
在所述灰化去除的工序后，实施将所述损伤层去除的工序。
18.根据权利要求17所述的蚀刻方法，其中，在所述灰化去除的工序后，还具备如下工序：通过湿式处理将灰化残渣去除，
在所述湿式处理的工序后，实施将所述损伤层去除的工序。
19.一种损伤层的去除方法，其为利用包含CF系气体的处理气体的等离子体，将具有在含硅部分上形成的蚀刻对象部的基板等离子体蚀刻成规定图案时，将损伤层去除的损伤层的去除方法，所述损伤层是C和F注入到在所述图案底部露出的所述含硅部分中来生成的，
所述去除方法具备如下工序：
供给包含氧的自由基和包含氟的自由基，对所述损伤层用所述包含氟的自由基进行蚀刻并利用所述包含氧的自由基进行氧化，形成所述损伤层的氧化物的工序；和，
利用基于气体的化学处理或自由基处理，将所述氧化物去除的工序。
20.一种存储介质，其特征在于，其为在计算机上动作、存储有用于控制处理系统的程序的存储介质，所述程序在执行时以进行权利要求1～权利要求18中任一项的蚀刻方法的方式由计算机控制所述处理系统。
CN202010966419.8A 2019-09-24 2020-09-15 蚀刻方法、损伤层的去除方法和存储介质 Pending CN112635317A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-172528 2019-09-24
JP2019172528A JP7349861B2 (ja) 2019-09-24 2019-09-24 エッチング方法、ダメージ層の除去方法、および記憶媒体

Publications (1)

Publication Number Publication Date
CN112635317A true CN112635317A (zh) 2021-04-09

Family

ID=74882225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010966419.8A Pending CN112635317A (zh) 2019-09-24 2020-09-15 蚀刻方法、损伤层的去除方法和存储介质

Country Status (6)

Country Link
US (1) US11557486B2 (zh)
JP (1) JP7349861B2 (zh)
KR (1) KR102606417B1 (zh)
CN (1) CN112635317A (zh)
SG (1) SG10202009294UA (zh)
TW (1) TW202124777A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020066172A1 (ja) * 2018-09-26 2020-04-02 東京エレクトロン株式会社 エッチング方法、エッチング残渣の除去方法、および記憶媒体
WO2023058642A1 (ja) * 2021-10-06 2023-04-13 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122129A (en) * 1980-02-28 1981-09-25 Nec Corp Manufacture of semiconductor device
JPH0226025A (ja) * 1988-07-14 1990-01-29 Fujitsu Ltd コンタクトホールの形成方法
JPH06177092A (ja) * 1992-12-04 1994-06-24 Sony Corp 半導体装置の製造方法
JPH06236864A (ja) * 1969-04-23 1994-08-23 Hitachi Ltd エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
KR20000008925A (ko) * 1998-07-18 2000-02-15 윤종용 반도체 장치 제조 방법
JP2002261077A (ja) * 2001-03-01 2002-09-13 Sharp Corp ドライエッチング方法
CN1819140A (zh) * 2005-02-04 2006-08-16 株式会社东芝 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法
CN1822326A (zh) * 2005-02-14 2006-08-23 东京毅力科创株式会社 基板的处理方法、电子器件的制造方法和程序
JP2008306003A (ja) * 2007-06-07 2008-12-18 Denso Corp 半導体装置の製造方法
US20090277874A1 (en) * 2008-05-09 2009-11-12 Applied Materials, Inc. Method and apparatus for removing polymer from a substrate
US20090302002A1 (en) * 2008-02-29 2009-12-10 Applied Materials, Inc. Method and apparatus for removing polymer from a substrate
US20100105209A1 (en) * 2008-10-23 2010-04-29 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
US20130109187A1 (en) * 2011-10-28 2013-05-02 Srinivas D. Nemani Post etch treatment (pet) of a low-k dielectric film
CN104205308A (zh) * 2012-04-06 2014-12-10 株式会社爱发科 干蚀刻方法
CN104616984A (zh) * 2008-06-11 2015-05-13 东京毅力科创株式会社 等离子蚀刻处理方法以及等离子蚀刻处理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580373B2 (ja) * 1990-08-10 1997-02-12 大日本スクリーン製造株式会社 基板の表面処理方法
JP3529849B2 (ja) * 1994-05-23 2004-05-24 富士通株式会社 半導体装置の製造方法
JP3362093B2 (ja) * 1995-12-11 2003-01-07 株式会社日立製作所 エッチングダメージの除去方法
KR100322545B1 (ko) * 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
JP4032058B2 (ja) * 2004-07-06 2008-01-16 富士通株式会社 半導体装置および半導体装置の製造方法
KR100792401B1 (ko) * 2005-09-29 2008-01-09 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP2008166335A (ja) * 2006-12-27 2008-07-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびプラズマ処理装置
JP5646882B2 (ja) * 2009-09-30 2014-12-24 富士フイルム株式会社 洗浄組成物、洗浄方法、及び半導体装置の製造方法
JP2012119539A (ja) * 2010-12-01 2012-06-21 Ulvac Japan Ltd ラジカルクリーニング方法及びラジカルクリーニング装置
CN103633014B (zh) * 2012-08-21 2018-03-30 中国科学院微电子研究所 半导体器件制造方法
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP6796559B2 (ja) * 2017-07-06 2020-12-09 東京エレクトロン株式会社 エッチング方法および残渣除去方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236864A (ja) * 1969-04-23 1994-08-23 Hitachi Ltd エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
JPS56122129A (en) * 1980-02-28 1981-09-25 Nec Corp Manufacture of semiconductor device
JPH0226025A (ja) * 1988-07-14 1990-01-29 Fujitsu Ltd コンタクトホールの形成方法
JPH06177092A (ja) * 1992-12-04 1994-06-24 Sony Corp 半導体装置の製造方法
KR20000008925A (ko) * 1998-07-18 2000-02-15 윤종용 반도체 장치 제조 방법
JP2002261077A (ja) * 2001-03-01 2002-09-13 Sharp Corp ドライエッチング方法
CN1819140A (zh) * 2005-02-04 2006-08-16 株式会社东芝 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法
CN1822326A (zh) * 2005-02-14 2006-08-23 东京毅力科创株式会社 基板的处理方法、电子器件的制造方法和程序
JP2008306003A (ja) * 2007-06-07 2008-12-18 Denso Corp 半導体装置の製造方法
US20090302002A1 (en) * 2008-02-29 2009-12-10 Applied Materials, Inc. Method and apparatus for removing polymer from a substrate
US20090277874A1 (en) * 2008-05-09 2009-11-12 Applied Materials, Inc. Method and apparatus for removing polymer from a substrate
CN104616984A (zh) * 2008-06-11 2015-05-13 东京毅力科创株式会社 等离子蚀刻处理方法以及等离子蚀刻处理装置
US20100105209A1 (en) * 2008-10-23 2010-04-29 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
US20130109187A1 (en) * 2011-10-28 2013-05-02 Srinivas D. Nemani Post etch treatment (pet) of a low-k dielectric film
CN104205308A (zh) * 2012-04-06 2014-12-10 株式会社爱发科 干蚀刻方法

Also Published As

Publication number Publication date
KR102606417B1 (ko) 2023-11-24
JP2021052039A (ja) 2021-04-01
TW202124777A (zh) 2021-07-01
US11557486B2 (en) 2023-01-17
JP7349861B2 (ja) 2023-09-25
SG10202009294UA (en) 2021-04-29
KR20210035740A (ko) 2021-04-01
US20210090896A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
KR101974715B1 (ko) 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
WO2019003663A1 (ja) エッチング方法およびエッチング装置
TW201417167A (zh) 使用低溫蝕刻劑沉積與電漿後處理的方向性二氧化矽蝕刻
CN110783188B (zh) 蚀刻方法和蚀刻装置
JP2017152531A (ja) 基板処理方法
KR102244356B1 (ko) 기판 처리 방법
JP2023026624A (ja) 基板処理システム
CN112635317A (zh) 蚀刻方法、损伤层的去除方法和存储介质
TWI827674B (zh) 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體
KR20200090099A (ko) 다공질막을 에칭하는 방법
KR20190011192A (ko) 실리콘 산화막을 제거하는 방법
US20220189783A1 (en) Etching method and etching apparatus
JP7209567B2 (ja) エッチング方法およびエッチング装置
US20230274942A1 (en) Method for manufacturing semiconductor device
JP2022094914A (ja) エッチング方法およびエッチング装置
JPH03280536A (ja) 表面処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination