JPS6379346A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特にその内部電極配線の信頼性
向上に適用して有効な技術に関する。

〔従来の技術〕

半導体装置は、一般にシリコン（Ｓｉ）単結晶等の半導
体基板に種々の回路素子を形成し、該回路素子等を電気
的に接続することにより製造される。上記回路素子等の
電気的接続は、上記半導体基板の上に１または２以上の
層からなる配線層を形成することにより行われる。

上記配線層は、たとえば二酸化ケイ素（ＳｉＯｌ）から
なる層間絶縁膜の全面に、ポリシリコン（Ｓｉ）を堆積
した後、該ポリシリコン層を所定形状にドライエツチン
グすることにより形成できる。このポリシリコン層のド
ライエツチングについては、昭和５８年１１月２８日、
株式会社サイエンスフォーラム発行「超ＬＳＩデバイス
ハンドブックＪＰ１３５に説明がある。

近年、半導体装置の高集積化等の要請により、層間絶縁
膜や電極配線の側面を、その下地面に対して略垂直であ
る急峻な形状にする必要がある場合がある。

上記配線は、たとえば次のようにして形成できる。すな
わち、所定形状の層間絶縁膜の表面全体にポリシリコン
を堆積して導電層を形成し、次いで常法により該導電層
の異方性エツチングを行う。

これにより、その側面が急峻な所定形状の電極配線の形
成が達成されるものである。

ところが、上記のようにして電極配線を形成する場合に
は、上記層間絶縁膜にその側面が急峻な段差が存在する
と、上記導電層の厚さ方向の異方性エツチングが完了し
た時点でも、異方性故に上記段差の側面には、未エツチ
ングの導電材料が残存している。この導電材料をそのま
ま段差部に付着した状襟にしておくと、ショートの原因
になる等の問題もある。

そこで、上記段差部に残存している導電材料を除去すべ
く、上記導電層に対する厚さ方向のエツチングが完了し
た後も、さらに異方性エツチングを継続することが考え
られる。しかし、このようにして上記導電材料を完全に
除去するためには、はぼ上記層間絶縁膜と同じ厚さの導
電材料をエツチングするに要する時間、上記エツチング
を継続する必要がある。

〔発明が解決しようとする問題点〕

上記のように長時間の異方性エツチングを行えば、当然
導電層の下の層間絶縁膜をオーバエツチングすることに
なり、加えて、僅かすってはあるが水平方向へのエツチ
ングも併発するため、側面が略垂直に形成されている上
記電極配線の側面が決られてしまうという新たな問題が
生じるということが本発明者により見出された。

本発明の目的は、電極配線をその側面が急峻な段差を有
する層間絶縁膜の上に形成する場合であっても、該側面
に導電材料を残存させることなく、その側面が急峻な形
状の電極配線をも形成できる技術を提供することにある
。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面がら明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、段差を有する層間絶縁膜の上に導電材料を被
着して導電層を形成し、上記導電層の異方性エツチング
を行った後、全体に樹脂層を被着し、該樹脂層の異方性
エツチングを行って、エツチング形成された上記導電層
の側面にのみ被着する上記樹脂層を残して該導電層の側
面を保護した後、等方性エツチングを行い、上記層間絶
縁膜の段差側面に被着されている上記導電材料の除去を
行い、次いで上記保護用の樹脂層の除去を行い、エツチ
ング形成された上記導電層からなる電極配線の形成を行
うものである。

〔作用〕

上記手段によれば、電極配線を構成する上記導電層の側
面を樹脂層で保護した状態で、上記等方１生エツチング
を行うことができることにより、電極配線の側面に影響
を与えることなく、上記層間絶縁膜の段差側面に残存被
着されている導電［オネ」の残滓を除去することができ
るため、該層間絶縁膜の段差側面には残滓がなく、かつ
所望形状の側面を有する電極配線を形成でき、上記目的
が達成されるものである。

〔実施例〕

第１図は本発明による一実施例である半導体装置の電極
の概略を示す拡大部分断面図であり、第２図は上記半導
体装置の製造に適用できる処理装置を示す概略説明図で
ある。また、第３図（ａ）〜Ｃｅ）は上記半導体装置の
製造二［稈の概略を示す部分断面図である。

本実施例の半導体装置は、いわゆるシリコン（Ｓｉ）単
結晶の半導体からなるものであり、第１図に示すような
ゲート電極（電極配線）を有する、いわゆるＭＯＳＦＥ
Ｔを備えているものである。

すなわち、ソース、ドレインおよびチャネルくいずれも
図示せず）が形成されているシリコン（Ｓｉ）単結晶か
らなる半導体基板１のチャネルの上方に、二酸化ケイ素
（Ｓ１０２）からなるゲート酸化膜（図示せず）および
層間絶縁膜２が被着形成されており、該ゲート酸化膜お
よび層間絶縁膜２の上にはポリシリコン（Ｓｌ）からな
るゲート電極３が形成されている。上記Ｍ　ＯＳ　Ｆ　
Ｅ　Ｔでは、層間絶縁膜２の側面２ａおよびゲート電極
３の側面３ａのいずれも、その下地面に対して略垂直に
形成されているものである。

本実施例の半導体装置は、第２図に示す処理装置を用い
て容易に製造することができる。

上記処理装置は、石英からなる放電管４、ガス導入部５
およびガス排出Ｂ６を有する真空容器７を備えており、
該真空容器７内には半導体ウェハ８を載置するための電
極９が形成されており、該電極９と上記放電管４との間
には放電空間１０が形成されている。この放電空間１０
には、マグネトロン（プラズマ形成手！＆）１１から導
波管１２を経てマイクロ波が導入される。また、上記導
波管１２の放電管４の近傍の外側周囲には電磁コイル（
プラズマ形成手段）１３が設置されている。

そして、上記電極９はコンデンサ１４を介して接地され
た高周波電源（ＤＣバイアス印加手段）１５に接続され
ている。

上記装置は、予め真空排気した真空処理容器７の中に、
ガス導入部５より反応ガスを所定圧で導入しながら、マ
グネトロン１１と必要に応じて電磁コイル１３とを作動
させ、前記放電空間ｌＯ内の反応ガスを放電させ、プラ
ズマを形成することができる。同時に、前記高層ｅ電源
１５より上記電極９に高周波電圧を印加することにより
、上記プラズマとの間にＤＣバイアスを印加することが
できる。そして、上記のプラズマ形成手段であるマグネ
トロン１１および電磁コイル１３と、ＤＣバイアス印加
手段である高周波電源１５とは、独立にその出力を制御
することが可能である。

なお、本実施例において使用する上記装置の詳細につい
ては、特願昭６０−１５２１５９号に説明されている。

次に、本実施例の半導体装置の製造方法を第３図に基づ
いて説明する。

先ず、シリコン（Ｓｉ）単結晶の半導体基板ｌに層間絶
縁膜２が被着され、該層間絶縁膜２を含むその表面全体
にポリシリコンからなる導電層１６が被着され、上記層
間絶縁膜２の上方に位置する該導電層１６の上に、所定
形状のレジスト層１７が被着形成されている半導体ウェ
ハ８を用意する。この半導体ウェハ８では、上記層間絶
縁膜２の側面２ａが略垂直に形成されている。

上記半導体ウェハ８を、上記処理装置の電極９の上に載
置した後、真空容器７の内部を所定の真空状態にする。

その後、ガス導入部５から所定の流量で、トリクロロト
リフロロエタン：Ｃ２Ｃβ３Ｆ３　　（商品名・フロン
１１３）と六フッ化イオウ：ＳＦｓ　との混合ガスを、
上記真空容器７の中に導入する。そして、マグネトロン
１１と電磁コイル１３とを同時に所定の出力で作動させ
、ＥＣＲ（Ｅｌｅｃｔｒｏｎ　Ｃｙｃｌｏｔｒｏｎ　Ｒ
ｅ５ｏｎａｎｃｅ）放電を行わせる。その時、さらに高
周波電源１５を作動させ上記電極９に直流バイアスを印
加する。その結果、放電空間１０にはプラズマが発生し
、該プラズマが上記電極９に対して垂直方向に加速され
る。したがって、第３図（ａ）に示されている導電層１
６は、異方性エツチングを受け、同図ら）に示すような
その側面３ａが略垂直なゲート電極３が形成される。

しかし、上記エツチングが異方性故に、層間絶縁膜２の
側面２ａには、除去しきれなかった上記ポリシリコン（
導電材料）からなる残滓１６ａが被着されている。この
残滓１６ａは、このまま放置すればショート等の欠陥の
原因になるおそれがあるものである。

上記導電層１６の異方性エツチングが終わった後、真空
容器７から上記混合ガスを除去し、代わりに反応ガスと
して上記フロン１１３のみを導入する。そして、再度、
適切な出力の下でＥＣＲ放電を行う。その時、電極９へ
の直流バイアスの印加は行わない。その結果、デボジッ
ション反応が起こり、第３図（Ｃ）に示すように、表面
全体に樹脂層１８が被着形成される。

続いて、上記フロン１１３をも排気し、酸素（０２）を
導入し、再び電極９に直流バイアスを印加した状態で、
ＥＣＲ放電を行う。このＥＣＲ放電により、放電空間１
０の内部には酸素プラズマが発生し、上記樹脂層１８は
該酸素プラズマにより異方性エツチングされることにな
る。このとき、上記残滓１６ａはその表面に傾斜が存在
するため、該残滓１６ａに被着されている樹脂層１８は
、完全に除去することができる。したがって、上記ゲー
ト電極３の側面３ａのみに被着された、第３図（ｄ）に
示すような保護膜１８ａが形成されるものである。

その後、酸素を排気し、上記真空容器７には六フッ化イ
オウのみを導入し、再びＥＣＲ放電を行い、等方性のプ
ラズマエツチングを行う。このエツチングは、等方性数
にポリシリコンの残滓１６ａの除去が容易に達成され、
第３図（ｅ）に示すように、層間絶縁膜２の側面２ａに
は異物が存在しない形状にすることができる。この場合
のエツチングは、上記電極９に直流バイアスを印加せず
に行うことができることはいうまでもな（、必要に応じ
て適切な直流バイアスを印加することもできる。

この場合、プラズマの密度を上げることができ、またウ
ェハに入射するイオンを加速することができるため、エ
ツチング速度を向上させることもできる。いずれにせよ
、残滓１６ａが効率よく除去できる条件を選択して上記
エツチングを行うことが望ましい。

上記残滓１６ａのエツチングでは、必然的に半導体基板
１の面に対して水平な方向へのエツチングが生じている
。しかし、ゲート電極３の側面３ａには、六フッ化イオ
ンではゲート電極材料に比ベエッチングされにくい上記
保護膜１８ａが被着されているため、該側面がエツチン
グされることは完全に防止されている。したがって、上
記残滓１６ａをエツチング除去した後、ウェットエツチ
ングまたは酸素プラズマによるドライエツチングにより
上記保護膜１８ａをレジスト層１７と共に除去すること
により、第１図に示す形状の層間絶縁膜２およびゲート
電極３を備えた半導体装置を形成できるものである。

このように、本実施例によれば以下の効果を得ることが
できる。

（１）、その側面が下地面に対して略垂直である急峻な
段差を有する層間絶縁膜２の上にポリシリコンを被着し
て導電層１６を形成し、上記導電層１６の異方性エツチ
ングを行ってゲート電極３を形成した後、全体に樹脂層
１８を被着し、該樹脂層１８の異方性エツチングを行っ
て、上記ゲート電極３の側面３ａのみに被着された上記
樹脂層１８からなる保護膜１８ａを形成した後、等方性
エツチングを行い、上記ゲート酸化膜の段差側面に被着
されている上記ポリシリコンからなる残滓１６ａの除去
を行い、次いで上記保護膜１８ａの除去を行い、上記ポ
リシリコンからなるゲート電極３の形成を行うことによ
り、ゲート電極３の側面３ａを保護膜１８ａで保護した
状態で、上記残滓１６ａのエツチング除去を行うことが
できることにより、ゲート電極３の側面３ａをエツチン
グすることなく、上記層間絶縁膜２の側面２ａに被着さ
れているポリシリコンの残滓１６ａを除去することがで
きるため、該層間絶縁膜２の側面２ａには残滓１６ａが
なく、かつ下地面に対して略垂直な側面３ａを有するゲ
ート電極３を形成できる。

（２）、上記（１）により、残滓１６ａが存在している
場合には生じうる、該残滓１６ａに起因するショート等
の不良発生を完全に防止できるので、信頼性の高い半導
体装置を提供できる。

（３〕、上記（１）により、ゲート電極３の側面３ａを
、その下地面に対して略垂直に形成することができるの
で、設計の信頼性を向上できる。

（４）、上記（３）により、電気的信頼性を維持した上
で、集積度の向上を達成できる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

前記実施例では、電極配線としてゲート電極３について
のみ説明したが、これに限るものでなく、他の種頌の電
極はもとより半導体基板１に形成されている回路素子等
の電気的接続を行うための配線であってもよいことはい
うまでもない。

また、実施例では、層間絶縁膜２およびゲート電極３の
いずれもその側面が急峻な形状であるものを採り上げた
が、その段差が急峻である場合に適用して特に有効では
あるが、必ずしもその壁面が急峻であるものに限定され
るものでない。

さらに、前記実施例で使用した材料等、実施例のものに
限るものでなく、所期の目的が達成される範囲で種々変
更できるものである。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシリコン（Ｓｌ）単
結晶の半導体基板からなる半導体装置に適用した場合に
ついて説明したが、これに限定されるものではナク、た
とえば、ガリウム・ヒ素（ＧａＡｓ）単結晶からなる化
合物半導体装置についても適用して有効な技術である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、段差を有する層間絶縁膜の上に導電材料を被
着して導電層を形成し、上記導電層の異方性エツチング
を行った後、全体に１４を脂層を被着し、該樹脂層の異
方性エツチングを行って、上記導電層の側面を上記幀を
脂層で保護した後、等方性エツチングを行い、上記層間
絶縁膜の段差側面に被着されている上記導電材料の除去
を行い、次いで上記保護用の樹脂層を除去し、上記導電
層からなる電極配線を形成することにより、エツチング
形成した上記導電ｌの側面をＩ４Ｉ脂層で保護した状態
で、上記等方性エツチングを行うことができることによ
り、エツチング形成されたその電極配線の側面に影響を
与えることなく、上記層間絶縁膜の段差側面に被着され
ている導電材料の残滓を除去することができるので、該
層間絶縁膜の段差側面には残滓がスａ−＜　、かつ所望
形状の側面を有する電極配線を形成できる。

【図面の簡単な説明】

第１図は本発明による一実施例である半導体装置の電極
の概略を示す拡大部分断面図、第２図は上記半導体装置
の製造に適用できる処理装置を示す概略説明図、 第３図（ａｌ〜（ｅ）は上記半導体装置の製造工程の概
略を示す部分断面図である。 １・・・半導体基板、２・・・層間絶縁膜、２ａ・・・
側面、３・・・ゲート電極、３ａ・・・側面、４・・・
放電管、５・・・ガス導入部、６・・・ガス排出部、７
・・・真空容器、８・・・半導体ウェハ、９・・・電極
、ｌＯ・・・放電空間、１１・・・マグネトロン（プラ
ズマ形成手段）、１２・・・導波管、１３・・・電磁コ
イル（プラズマ形成手段）、１４・・・コンデンサ、１
５・・・高周波電源（ＤＣバイアス印加手段）、１６・
・・導電層、１６ａ・・・残滓、１７・・・レジスト層
、１８・・・（つ（脂層、１８ａ・・・保護膜。

Claims (1)

1. 【特許請求の範囲】 １、段差を有する層間絶縁膜の上に導電材料を被着して
   導電層を形成し、上記導電層の異方性エッチングを行っ
   た後、全体に樹脂層を被着形成し、該樹脂層の異方性エ
   ッチングを行って、エッチング形成された上記導電層の
   側面にのみ被着されている上記樹脂層を残し、上記側面
   を該樹脂層で保護し、この状態で等方性エッチングを行
   って、上記層間絶縁膜の段差側面に被着されている上記
   導電材料の除去を行い、次いで上記保護用の樹脂層の除
   去を行い、エッチング形成された上記導電層からなる電
   極配線の形成を行うことを特徴とする半導体装置の製造
   方法。 ２、上記導電材料がポリシリコンであることを特徴とす
   る特許請求の範囲第１項記載の半導体装置の製造方法。 ３、上記樹脂層の異方性エッチングを、反応性イオンエ
   ッチング法で行うことを特徴とする特許請求の範囲第１
   項記載の半導体装置の製造方法。 ４、上記電極配線がゲート電極であることを特徴とする
   特許請求の範囲第１項記載の半導体装置の製造方法。 ５、上記樹脂層は、フッ素、塩素または水素の少なくと
   も１つを含む炭素化合物でプラズマ重合法で形成するこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。