JPH09213703A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09213703A JPH09213703A JP1888896A JP1888896A JPH09213703A JP H09213703 A JPH09213703 A JP H09213703A JP 1888896 A JP1888896 A JP 1888896A JP 1888896 A JP1888896 A JP 1888896A JP H09213703 A JPH09213703 A JP H09213703A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- hydrofluoric acid
- aluminum electrode
- electrode wiring
- reaction product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造において、アルミ電極配線
をドライエッチでパターン形成するときに発生した反応
生成物（ポリマー）およびアッシング後のレジスト残さ
を除去する際に、アルミ電極配線のエッチングを抑制す
る。 【解決手段】 レジスト１をマスクとしてアルミ電極配
線３等をドライエッチしてパターン形成し、アッシング
処理した後、無水弗酸ベーパー処理を行い、その後、純
水洗浄を行い、さらに温水洗浄を行うことにより、反応
生成物７とレジスト残さ８を除去し、その際に、アルミ
電極配線３，反射防止膜２およびバリアメタル４のエッ
チングを抑制することができ、アルミ電極配線３の腐食
も無く、配線の膜厚が薄くなったり幅が狭くなったりす
ることもない。 【効果】 無水弗酸を希釈して使用するため、薬液の使
用量および廃液量を大幅に削減できる。
をドライエッチでパターン形成するときに発生した反応
生成物（ポリマー）およびアッシング後のレジスト残さ
を除去する際に、アルミ電極配線のエッチングを抑制す
る。 【解決手段】 レジスト１をマスクとしてアルミ電極配
線３等をドライエッチしてパターン形成し、アッシング
処理した後、無水弗酸ベーパー処理を行い、その後、純
水洗浄を行い、さらに温水洗浄を行うことにより、反応
生成物７とレジスト残さ８を除去し、その際に、アルミ
電極配線３，反射防止膜２およびバリアメタル４のエッ
チングを抑制することができ、アルミ電極配線３の腐食
も無く、配線の膜厚が薄くなったり幅が狭くなったりす
ることもない。 【効果】 無水弗酸を希釈して使用するため、薬液の使
用量および廃液量を大幅に削減できる。
Description
【０００１】
【発明の属する技術分野】この発明は、アルミ配線を用
いた半導体装置の製造方法に関するものである。
いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造工程において、アルミ
電極配線やアルミ配線層間のコンタクトホールをドライ
エッチで形成する際、反応生成物（ポリマー）も同時に
形成される。それは、アルミ電極配線上部や側壁および
コンタクトホールに、ラビットイヤー状もしくはクラウ
ン状に形成される。この反応生成物は、フッ素、塩素、
カーボン、アルミ等を含んだプラズマ重合膜であるた
め、その後にアッシングを実施してもこの反応生成物は
完全に除去されない。また、プラズマでアタックされ変
質したレジスト膜もウェーハ上にレジスト残さとして残
る。最終的には、この反応生成物およびレジスト残さを
除去しなくてはならない。
電極配線やアルミ配線層間のコンタクトホールをドライ
エッチで形成する際、反応生成物（ポリマー）も同時に
形成される。それは、アルミ電極配線上部や側壁および
コンタクトホールに、ラビットイヤー状もしくはクラウ
ン状に形成される。この反応生成物は、フッ素、塩素、
カーボン、アルミ等を含んだプラズマ重合膜であるた
め、その後にアッシングを実施してもこの反応生成物は
完全に除去されない。また、プラズマでアタックされ変
質したレジスト膜もウェーハ上にレジスト残さとして残
る。最終的には、この反応生成物およびレジスト残さを
除去しなくてはならない。
【０００３】従来、この反応生成物およびレジスト残さ
を除去する方法として、強酸、弱アルカリ溶液、有機ア
ルカリ系等の薬液を用いて行っている。その方法は、例
えば、ウェーハを石英やテフロン等の材質を用いた薬液
槽に上記の薬液を入れ、その中に浸漬させる方法であ
る。強酸である発煙硝酸の場合は、通常、処理温度を常
温で使用する。また、有機系薬液においては、処理温度
を５０〜１００℃程度上げて処理する場合が多い。その
後、続けて有機溶剤置換と水洗を組み合わせた方法で洗
浄処理される。また、上記の配線用洗浄剤等を温度コン
トロールして、それをノズルから吐出させて、スプレー
式洗浄や枚葉式でパドル洗浄等を行って処理する方法も
ある。
を除去する方法として、強酸、弱アルカリ溶液、有機ア
ルカリ系等の薬液を用いて行っている。その方法は、例
えば、ウェーハを石英やテフロン等の材質を用いた薬液
槽に上記の薬液を入れ、その中に浸漬させる方法であ
る。強酸である発煙硝酸の場合は、通常、処理温度を常
温で使用する。また、有機系薬液においては、処理温度
を５０〜１００℃程度上げて処理する場合が多い。その
後、続けて有機溶剤置換と水洗を組み合わせた方法で洗
浄処理される。また、上記の配線用洗浄剤等を温度コン
トロールして、それをノズルから吐出させて、スプレー
式洗浄や枚葉式でパドル洗浄等を行って処理する方法も
ある。
【０００４】以下、その代表的な例として浸漬処理方法
について、図５を参照しながら説明する。図５に示すよ
うに、配線用洗浄液３９の入った薬液槽３８と、有機溶
剤等４１を用いて置換を行う洗浄槽４０と、純水４３で
洗浄を行う水洗槽４２とを用いている。ただし、薬液槽
３８は、配線用洗浄液３９によって液温を上げる機能を
有している場合がある。これらの処理槽３８、４０、４
２の順番にウェーハ３７を浸漬することにより、ドライ
エッチ後の反応生成物およびレジスト残さを除去してい
く。
について、図５を参照しながら説明する。図５に示すよ
うに、配線用洗浄液３９の入った薬液槽３８と、有機溶
剤等４１を用いて置換を行う洗浄槽４０と、純水４３で
洗浄を行う水洗槽４２とを用いている。ただし、薬液槽
３８は、配線用洗浄液３９によって液温を上げる機能を
有している場合がある。これらの処理槽３８、４０、４
２の順番にウェーハ３７を浸漬することにより、ドライ
エッチ後の反応生成物およびレジスト残さを除去してい
く。
【０００５】
【発明が解決しようとする課題】このような浸漬処理方
法に代表される従来の反応生成物およびレジスト残さを
除去する方法では、アルミ電極配線もエッチングされ
て、腐食発生の原因となったり、アルミ電極配線の膜厚
が薄くなったり、配線幅が狭くなったりする。また、多
層配線構造の上層のアルミ電極配線と下層のアルミ電極
配線とを接続するために絶縁膜にコンタクトホールを形
成する際、上記同様に反応生成物およびレジスト残さを
除去する方法では、絶縁膜等も同様にエッチングされ
て、膜厚が薄くなったり、コンタクトホールの径が大き
くなるという問題があった。
法に代表される従来の反応生成物およびレジスト残さを
除去する方法では、アルミ電極配線もエッチングされ
て、腐食発生の原因となったり、アルミ電極配線の膜厚
が薄くなったり、配線幅が狭くなったりする。また、多
層配線構造の上層のアルミ電極配線と下層のアルミ電極
配線とを接続するために絶縁膜にコンタクトホールを形
成する際、上記同様に反応生成物およびレジスト残さを
除去する方法では、絶縁膜等も同様にエッチングされ
て、膜厚が薄くなったり、コンタクトホールの径が大き
くなるという問題があった。
【０００６】この発明の第１の目的は、アルミ電極配線
をドライエッチでパターン形成するときに発生した反応
生成物（ポリマー）およびアッシング後のレジスト残さ
を除去する際に、アルミ電極配線のエッチングを抑制で
きる半導体装置の製造方法を提供することである。この
発明の第２の目的は、多層配線構造のアルミ配線層間に
形成される絶縁膜にコンタクトホールをドライエッチで
形成するときに発生した反応生成物（ポリマー）および
アッシング後のレジスト残さを除去する際に、絶縁膜の
エッチングを抑制できる半導体装置の製造方法を提供す
ることである。
をドライエッチでパターン形成するときに発生した反応
生成物（ポリマー）およびアッシング後のレジスト残さ
を除去する際に、アルミ電極配線のエッチングを抑制で
きる半導体装置の製造方法を提供することである。この
発明の第２の目的は、多層配線構造のアルミ配線層間に
形成される絶縁膜にコンタクトホールをドライエッチで
形成するときに発生した反応生成物（ポリマー）および
アッシング後のレジスト残さを除去する際に、絶縁膜の
エッチングを抑制できる半導体装置の製造方法を提供す
ることである。
【０００７】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、レジストをマスクとしてアルミ電極配
線をドライエッチしてパターン形成した後、レジストを
除去するアッシング処理を行う半導体装置の製造方法で
あって、アッシング処理後に無水弗酸および水分を含む
ガスに曝す無水弗酸ベーパー処理工程と、無水弗酸ベー
パー処理工程後に温水で洗浄を行う工程とを含むことを
特徴とする。
置の製造方法は、レジストをマスクとしてアルミ電極配
線をドライエッチしてパターン形成した後、レジストを
除去するアッシング処理を行う半導体装置の製造方法で
あって、アッシング処理後に無水弗酸および水分を含む
ガスに曝す無水弗酸ベーパー処理工程と、無水弗酸ベー
パー処理工程後に温水で洗浄を行う工程とを含むことを
特徴とする。
【０００８】この方法により、ドライエッチでアルミ電
極配線をパターン形成するときに発生したアルミ電極配
線の側壁および上部に形成される反応生成物（ポリマ
ー）とアッシング後のレジスト残さとを除去し、その際
に、アルミ電極配線のエッチングを抑制できる。請求項
２記載の半導体装置の製造方法は、レジストをマスクと
してアルミ配線層間に形成される絶縁膜をドライエッチ
してコンタクトホールを形成した後、レジストを除去す
るアッシング処理を行う半導体装置の製造方法であっ
て、アッシング処理後に無水弗酸および水分を含むガス
に曝す無水弗酸ベーパー処理工程を含むことを特徴とす
る。
極配線をパターン形成するときに発生したアルミ電極配
線の側壁および上部に形成される反応生成物（ポリマ
ー）とアッシング後のレジスト残さとを除去し、その際
に、アルミ電極配線のエッチングを抑制できる。請求項
２記載の半導体装置の製造方法は、レジストをマスクと
してアルミ配線層間に形成される絶縁膜をドライエッチ
してコンタクトホールを形成した後、レジストを除去す
るアッシング処理を行う半導体装置の製造方法であっ
て、アッシング処理後に無水弗酸および水分を含むガス
に曝す無水弗酸ベーパー処理工程を含むことを特徴とす
る。
【０００９】この方法により、絶縁膜をドライエッチし
てコンタクトホールを形成するときに発生したコンタク
トホールの内部および上部に形成される反応生成物（ポ
リマー）とアッシング後のレジスト残さとを除去し、そ
の際に、絶縁膜のエッチングを抑制できる。
てコンタクトホールを形成するときに発生したコンタク
トホールの内部および上部に形成される反応生成物（ポ
リマー）とアッシング後のレジスト残さとを除去し、そ
の際に、絶縁膜のエッチングを抑制できる。
【００１０】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しながら説明する。図１はこの発明の第
１の実施の形態における半導体装置の製造方法を示す工
程断面図であり、アルミ電極配線を形成する工程フロー
を示す。まず、図１（Ａ）は、アルミ電極配線形成用の
マスク合わせ後でドライエッチ前の状態である。シリコ
ン基板６の上に、ＢＰＳＧ膜（700nm ）等の絶縁膜５を
形成する。その上に、バリアメタル（Ti/TiN:50/100nm
）４，アルミ電極配線（Al-Si-CuおよびAl-Cu:700nm
）３および反射防止膜（TiN:30nm）２をスパッタ等で
形成した後、レジスト塗布、続いてマスク合わせを行
い、ドライエッチ時のマスクとなるレジスト１を形成す
る。
いて図面を参照しながら説明する。図１はこの発明の第
１の実施の形態における半導体装置の製造方法を示す工
程断面図であり、アルミ電極配線を形成する工程フロー
を示す。まず、図１（Ａ）は、アルミ電極配線形成用の
マスク合わせ後でドライエッチ前の状態である。シリコ
ン基板６の上に、ＢＰＳＧ膜（700nm ）等の絶縁膜５を
形成する。その上に、バリアメタル（Ti/TiN:50/100nm
）４，アルミ電極配線（Al-Si-CuおよびAl-Cu:700nm
）３および反射防止膜（TiN:30nm）２をスパッタ等で
形成した後、レジスト塗布、続いてマスク合わせを行
い、ドライエッチ時のマスクとなるレジスト１を形成す
る。
【００１１】次に図１（Ｂ）は、レジスト１をマスクに
して反射防止膜２，アルミ電極配線３およびバリアメタ
ル４をドライエッチした後の状態である。反応生成物
（ポリマー）７が、ドライエッチ時に、同時に側壁に形
成されている。この反応生成物７は、ラビットイヤー状
に形成され、その成分はＡｌＦ3 のプラズマ重合膜であ
る。ドライエッチ直後は、アルミ電極配線３の側壁部の
腐食対策になっている。しかしながら、最終的には洗浄
処理で除去しなくてはならない。
して反射防止膜２，アルミ電極配線３およびバリアメタ
ル４をドライエッチした後の状態である。反応生成物
（ポリマー）７が、ドライエッチ時に、同時に側壁に形
成されている。この反応生成物７は、ラビットイヤー状
に形成され、その成分はＡｌＦ3 のプラズマ重合膜であ
る。ドライエッチ直後は、アルミ電極配線３の側壁部の
腐食対策になっている。しかしながら、最終的には洗浄
処理で除去しなくてはならない。
【００１２】図１（Ｃ）は、アッシング処理後の状態を
示している。反応生成物７およびプラズマでアタックさ
れたレジスト残さ８は、アッシング処理後でも、除去さ
れずに、アルミ電極配線３の側壁や反射防止膜２上に残
ったままの状態になる。この後、この反応生成物７とレ
ジスト残さ８を除去するため、無水弗酸ベーパー処理を
行う。
示している。反応生成物７およびプラズマでアタックさ
れたレジスト残さ８は、アッシング処理後でも、除去さ
れずに、アルミ電極配線３の側壁や反射防止膜２上に残
ったままの状態になる。この後、この反応生成物７とレ
ジスト残さ８を除去するため、無水弗酸ベーパー処理を
行う。
【００１３】図３は無水弗酸ベーパー処理装置の概略図
である。図３において、１６はチャンバ、１７は無水弗
酸、１８はベーパー槽、１９はドレイン、２０はキャリ
ア用窒素ライン、２１は無水弗酸ライン、２２はベーパ
ー窒素ライン、２３は純水供給ライン、２４は排気ライ
ンである。この無水弗酸ベーパー処理装置は、内部でウ
ェーハを処理するチャンバ１６に、無水弗酸１７を供給
する無水弗酸ライン２１と、ベーパー槽１８を有し窒素
をウェット状態にして供給するベーパー窒素ライン２２
と、キャリア用窒素を供給するキャリア用窒素ライン２
０と、純水供給ライン２３と、排気ライン２４とが接続
され、さらに、チャンバ１６の下にドレイン１９が設け
られている。
である。図３において、１６はチャンバ、１７は無水弗
酸、１８はベーパー槽、１９はドレイン、２０はキャリ
ア用窒素ライン、２１は無水弗酸ライン、２２はベーパ
ー窒素ライン、２３は純水供給ライン、２４は排気ライ
ンである。この無水弗酸ベーパー処理装置は、内部でウ
ェーハを処理するチャンバ１６に、無水弗酸１７を供給
する無水弗酸ライン２１と、ベーパー槽１８を有し窒素
をウェット状態にして供給するベーパー窒素ライン２２
と、キャリア用窒素を供給するキャリア用窒素ライン２
０と、純水供給ライン２３と、排気ライン２４とが接続
され、さらに、チャンバ１６の下にドレイン１９が設け
られている。
【００１４】図４はチャンバ１６の断面図である。図４
において、２５は上部チャンバ、２６は下部チャンバ、
２７はＯリング、２８は無水弗酸供給口、２９は純水供
給口、３０は排気口、３１はフィルタ、３２はウェー
ハ、３３はターンテーブル、３４はドレイン口、３５は
ステージ、３６はターンテーブル３３を回転させる回転
軸である。
において、２５は上部チャンバ、２６は下部チャンバ、
２７はＯリング、２８は無水弗酸供給口、２９は純水供
給口、３０は排気口、３１はフィルタ、３２はウェー
ハ、３３はターンテーブル、３４はドレイン口、３５は
ステージ、３６はターンテーブル３３を回転させる回転
軸である。
【００１５】図３のチャンバ１６は、図４の上部チャン
バ２５および下部チャンバ２６で構成されている。図３
のキャリア用窒素ライン２０，無水弗酸ライン２１およ
びベーパー窒素ライン２２は図４の無水弗酸供給口２８
に接続され、図３の純水供給ライン２３は図４の純水供
給口２９に接続され、図３の排気ライン２４は図４の排
気口３０に接続され、図３のドレイン１９は図４のドレ
イン口３４に接続されている。
バ２５および下部チャンバ２６で構成されている。図３
のキャリア用窒素ライン２０，無水弗酸ライン２１およ
びベーパー窒素ライン２２は図４の無水弗酸供給口２８
に接続され、図３の純水供給ライン２３は図４の純水供
給口２９に接続され、図３の排気ライン２４は図４の排
気口３０に接続され、図３のドレイン１９は図４のドレ
イン口３４に接続されている。
【００１６】チャンバ２５および２６はＯリング２７で
シーリングされている。チャンバは、上下動しウェーハ
３２の受け渡しを行う。ターンテーブル３３の上にウェ
ーハ３２を載せ、モータ（図示せず）により回転軸３６
を介してターンテーブル３３を回転させる。そして、無
水弗酸供給口２８より、無水弗酸，ベーパー窒素および
キャリア用窒素を供給して処理する。
シーリングされている。チャンバは、上下動しウェーハ
３２の受け渡しを行う。ターンテーブル３３の上にウェ
ーハ３２を載せ、モータ（図示せず）により回転軸３６
を介してターンテーブル３３を回転させる。そして、無
水弗酸供給口２８より、無水弗酸，ベーパー窒素および
キャリア用窒素を供給して処理する。
【００１７】その後、純水供給口２９より純水を供給し
て、図４のウェーハ３２の表面を洗浄し、その洗浄水は
ドレイン口３４より排出される。ただし、このとき、ウ
ェーハ３２の表面上にウォーターマークが発生する。こ
のウォーターマークの発生原因は、プラズマ重合膜であ
るＡｌＦ3 である。後処理方法としては、５０℃以上の
温水を用いて洗浄する。温水は、図３の純水供給ライン
２３を通り、図４の純水供給口２９から供給される。そ
の後の乾燥は、ターンテーブル３３を高速回転して行
う。
て、図４のウェーハ３２の表面を洗浄し、その洗浄水は
ドレイン口３４より排出される。ただし、このとき、ウ
ェーハ３２の表面上にウォーターマークが発生する。こ
のウォーターマークの発生原因は、プラズマ重合膜であ
るＡｌＦ3 である。後処理方法としては、５０℃以上の
温水を用いて洗浄する。温水は、図３の純水供給ライン
２３を通り、図４の純水供給口２９から供給される。そ
の後の乾燥は、ターンテーブル３３を高速回転して行
う。
【００１８】図１の（Ｄ）が無水弗酸ベーパー処理，純
水洗浄さらに温水洗浄を行った後の状態を示す。アッシ
ング処理後に除去されずに残っていたラビットイヤー状
の反応生成物７およびレジスト残さ８は、除去されてい
る。この実施の形態では、無水弗酸量１００ｍｌ／分、
ベーパー窒素ライン２２から供給されるウェット窒素量
５ｌ／分、処理時間５秒で行った。また、無水弗酸量を
２５０ｍｌ／分、ベーパー窒素ライン２２から供給され
るウェット窒素量を１０ｌ／分、処理時間を７秒で行っ
ても、アルミ電極配線３の腐食は、見られなかった。
水洗浄さらに温水洗浄を行った後の状態を示す。アッシ
ング処理後に除去されずに残っていたラビットイヤー状
の反応生成物７およびレジスト残さ８は、除去されてい
る。この実施の形態では、無水弗酸量１００ｍｌ／分、
ベーパー窒素ライン２２から供給されるウェット窒素量
５ｌ／分、処理時間５秒で行った。また、無水弗酸量を
２５０ｍｌ／分、ベーパー窒素ライン２２から供給され
るウェット窒素量を１０ｌ／分、処理時間を７秒で行っ
ても、アルミ電極配線３の腐食は、見られなかった。
【００１９】以上のようにこの実施の形態によれば、レ
ジスト１をマスクとしてアルミ電極配線３等をドライエ
ッチしてパターン形成し、アッシング処理した後、無水
弗酸ベーパー処理を行い、その後、純水洗浄を行い、さ
らに温水洗浄を行うことにより、反応生成物７とレジス
ト残さ８を除去し、その際に、アルミ電極配線３，反射
防止膜２およびバリアメタル４のエッチングを抑制する
ことができ、アルミ電極配線３の腐食も無く、配線の膜
厚が薄くなったり幅が狭くなったりすることもない。ま
た、無水弗酸を希釈して使用するため、薬液の使用量お
よび廃液量を大幅に削減できる。
ジスト１をマスクとしてアルミ電極配線３等をドライエ
ッチしてパターン形成し、アッシング処理した後、無水
弗酸ベーパー処理を行い、その後、純水洗浄を行い、さ
らに温水洗浄を行うことにより、反応生成物７とレジス
ト残さ８を除去し、その際に、アルミ電極配線３，反射
防止膜２およびバリアメタル４のエッチングを抑制する
ことができ、アルミ電極配線３の腐食も無く、配線の膜
厚が薄くなったり幅が狭くなったりすることもない。ま
た、無水弗酸を希釈して使用するため、薬液の使用量お
よび廃液量を大幅に削減できる。
【００２０】なお、無水弗酸ベーパー処理では、無水弗
酸は水分を含まず、これだけではエッチングおよび除去
が進行しないため、ベーパー窒素を用いて無水弗酸に水
分を送ることによって弗酸が生成され、これによって各
成膜をエッチングして反応生成物７等をリフトオフして
除去するようにしている。水分量により弗酸の生成量も
左右され、エッチ量も左右される。なお、ベーパー窒素
およびキャリア用窒素の代わりに、他の不活性ガス（Ｈ
ｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎ等）またはＯ2 を用
いてもよい。
酸は水分を含まず、これだけではエッチングおよび除去
が進行しないため、ベーパー窒素を用いて無水弗酸に水
分を送ることによって弗酸が生成され、これによって各
成膜をエッチングして反応生成物７等をリフトオフして
除去するようにしている。水分量により弗酸の生成量も
左右され、エッチ量も左右される。なお、ベーパー窒素
およびキャリア用窒素の代わりに、他の不活性ガス（Ｈ
ｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎ等）またはＯ2 を用
いてもよい。
【００２１】つぎに、この発明の第２の実施の形態につ
いて説明する。図２はこの発明の第２の実施の形態にお
ける半導体装置の製造方法を示す工程断面図であり、上
層と下層のアルミ電極配線間の絶縁膜にコンタクトホー
ルを形成する工程フローを示す。図２の（Ａ）は、コン
タクトホール形成用マスク合わせ後で、ドライエッチ前
の状態である。シリコン基板１３上にアルミ電極配線１
２，反射防止膜（TiN:30nm）１１および絶縁膜（TEOS:7
00nm）１０を形成した後、レジスト塗布、続いてマスク
合わせを行い、ドライエッチ時のマスクとなるレジスト
９を形成する。
いて説明する。図２はこの発明の第２の実施の形態にお
ける半導体装置の製造方法を示す工程断面図であり、上
層と下層のアルミ電極配線間の絶縁膜にコンタクトホー
ルを形成する工程フローを示す。図２の（Ａ）は、コン
タクトホール形成用マスク合わせ後で、ドライエッチ前
の状態である。シリコン基板１３上にアルミ電極配線１
２，反射防止膜（TiN:30nm）１１および絶縁膜（TEOS:7
00nm）１０を形成した後、レジスト塗布、続いてマスク
合わせを行い、ドライエッチ時のマスクとなるレジスト
９を形成する。
【００２２】図２の（Ｂ）は、レジスト９をマスクにし
て絶縁膜１０および反射防止膜１１をドライエッチして
コンタクトホール５０を形成したドライエッチ処理後の
状態である。このとき、コンタクトホール５０の側壁に
クラウン状の反応生成物１４が形成されている。図２の
（Ｃ）は、アッシング処理後の状態である。反応生成物
１４は、アッシング後でも、除去されていない。また、
プラズマでアタックされたレジスト９も同様に除去され
ず、絶縁膜１０の上にレジスト残さ１５として存在して
いる。
て絶縁膜１０および反射防止膜１１をドライエッチして
コンタクトホール５０を形成したドライエッチ処理後の
状態である。このとき、コンタクトホール５０の側壁に
クラウン状の反応生成物１４が形成されている。図２の
（Ｃ）は、アッシング処理後の状態である。反応生成物
１４は、アッシング後でも、除去されていない。また、
プラズマでアタックされたレジスト９も同様に除去され
ず、絶縁膜１０の上にレジスト残さ１５として存在して
いる。
【００２３】この後、反応生成物１４とレジスト残さ１
５を除去するため、第１の実施の形態と同様の装置を用
いて、無水弗酸ベーパー処理を行う。図２の（Ｄ）は、
無水弗酸ベーパー処理および純水洗浄を行った後の状態
である。コンタクトホール５０の内部およびその上部に
突き出したクラウン状の反応生成物１４やレジスト残さ
１５が除去されている。この実施の形態では、無水弗酸
量５０ｍｌ／分、ウェット窒素量１０ｌ／分、処理時間
５秒で行った。このときエッチ量を把握するために同時
に処理した熱酸化膜付ウェハ（エッチレートの管理用ウ
ェハ）の熱酸化膜のエッチ量は、２ｎｍ以下であった。
また、反射防止膜１１のＴｉＮ膜は、ほとんどサイドエ
ッチが見られなかった。反射防止膜１１の上の絶縁膜１
０であるＴＥＯＳ膜のサイドエッチ量および膜減り量
は、５ｎｍ以下と非常に少なかった。
５を除去するため、第１の実施の形態と同様の装置を用
いて、無水弗酸ベーパー処理を行う。図２の（Ｄ）は、
無水弗酸ベーパー処理および純水洗浄を行った後の状態
である。コンタクトホール５０の内部およびその上部に
突き出したクラウン状の反応生成物１４やレジスト残さ
１５が除去されている。この実施の形態では、無水弗酸
量５０ｍｌ／分、ウェット窒素量１０ｌ／分、処理時間
５秒で行った。このときエッチ量を把握するために同時
に処理した熱酸化膜付ウェハ（エッチレートの管理用ウ
ェハ）の熱酸化膜のエッチ量は、２ｎｍ以下であった。
また、反射防止膜１１のＴｉＮ膜は、ほとんどサイドエ
ッチが見られなかった。反射防止膜１１の上の絶縁膜１
０であるＴＥＯＳ膜のサイドエッチ量および膜減り量
は、５ｎｍ以下と非常に少なかった。
【００２４】以上のようにこの実施の形態によれば、レ
ジスト９をマスクとして絶縁膜１０および反射防止膜１
１をドライエッチしてコンタクトホール５０を形成し、
アッシング処理した後、無水弗酸ベーパー処理，純水洗
浄を行うことにより、反応生成物１４とレジスト残さ１
５を除去し、その際に、絶縁膜１０および反射防止膜１
１のエッチングを抑制することができ、絶縁膜１０の膜
厚が薄くなったり、コンタクトホール５０の径が大きく
なるのを抑制できる。また、無水弗酸を希釈して使用す
るため、薬液の使用量および廃液量を大幅に削減でき
る。
ジスト９をマスクとして絶縁膜１０および反射防止膜１
１をドライエッチしてコンタクトホール５０を形成し、
アッシング処理した後、無水弗酸ベーパー処理，純水洗
浄を行うことにより、反応生成物１４とレジスト残さ１
５を除去し、その際に、絶縁膜１０および反射防止膜１
１のエッチングを抑制することができ、絶縁膜１０の膜
厚が薄くなったり、コンタクトホール５０の径が大きく
なるのを抑制できる。また、無水弗酸を希釈して使用す
るため、薬液の使用量および廃液量を大幅に削減でき
る。
【００２５】なお、図１の反応生成物７と図２の反応生
成物１４との成分割合が異なるため、第１の実施の形態
（図１）では、無水弗酸ベーパー処理，純水洗浄の後に
さらに温水洗浄を行ったが、第２の実施の形態（図２）
では、温水洗浄は必要なく、純水洗浄のみで反応生成物
１４の除去が可能である。
成物１４との成分割合が異なるため、第１の実施の形態
（図１）では、無水弗酸ベーパー処理，純水洗浄の後に
さらに温水洗浄を行ったが、第２の実施の形態（図２）
では、温水洗浄は必要なく、純水洗浄のみで反応生成物
１４の除去が可能である。
【００２６】
【発明の効果】請求項１記載の半導体装置の製造方法
は、レジストをマスクとしてアルミ電極配線をドライエ
ッチしてパターン形成した後、レジストを除去するアッ
シング処理を行い、その後、無水弗酸および水分を含む
ガスに曝す無水弗酸ベーパー処理を行い、その後、温水
で洗浄を行うことにより、ドライエッチでアルミ電極配
線をパターン形成するときに発生したアルミ電極配線の
側壁および上部に形成される反応生成物（ポリマー）と
アッシング後のレジスト残さとを除去し、その際に、ア
ルミ電極配線のエッチングを抑制でき、アルミ電極配線
の腐食も無く、配線の膜厚が薄くなったり幅が狭くなっ
たりすることもない。また、無水弗酸を希釈して使用す
るため、薬液の使用量および廃液量を大幅に削減でき
る。
は、レジストをマスクとしてアルミ電極配線をドライエ
ッチしてパターン形成した後、レジストを除去するアッ
シング処理を行い、その後、無水弗酸および水分を含む
ガスに曝す無水弗酸ベーパー処理を行い、その後、温水
で洗浄を行うことにより、ドライエッチでアルミ電極配
線をパターン形成するときに発生したアルミ電極配線の
側壁および上部に形成される反応生成物（ポリマー）と
アッシング後のレジスト残さとを除去し、その際に、ア
ルミ電極配線のエッチングを抑制でき、アルミ電極配線
の腐食も無く、配線の膜厚が薄くなったり幅が狭くなっ
たりすることもない。また、無水弗酸を希釈して使用す
るため、薬液の使用量および廃液量を大幅に削減でき
る。
【００２７】請求項２記載の半導体装置の製造方法は、
レジストをマスクとしてアルミ配線層間に形成される絶
縁膜をドライエッチしてコンタクトホールを形成した
後、レジストを除去するアッシング処理を行い、その
後、無水弗酸および水分を含むガスに曝す無水弗酸ベー
パー処理を行うことにより、絶縁膜をドライエッチして
コンタクトホールを形成するときに発生したコンタクト
ホールの内部および上部に形成される反応生成物（ポリ
マー）とアッシング後のレジスト残さとを除去し、その
際に、絶縁膜のエッチングを抑制でき、絶縁膜の膜厚が
薄くなったり、コンタクトホールの径が大きくなるのを
抑制できる。また、無水弗酸を希釈して使用するため、
薬液の使用量および廃液量を大幅に削減できる。
レジストをマスクとしてアルミ配線層間に形成される絶
縁膜をドライエッチしてコンタクトホールを形成した
後、レジストを除去するアッシング処理を行い、その
後、無水弗酸および水分を含むガスに曝す無水弗酸ベー
パー処理を行うことにより、絶縁膜をドライエッチして
コンタクトホールを形成するときに発生したコンタクト
ホールの内部および上部に形成される反応生成物（ポリ
マー）とアッシング後のレジスト残さとを除去し、その
際に、絶縁膜のエッチングを抑制でき、絶縁膜の膜厚が
薄くなったり、コンタクトホールの径が大きくなるのを
抑制できる。また、無水弗酸を希釈して使用するため、
薬液の使用量および廃液量を大幅に削減できる。
【図１】この発明の第１の実施の形態における半導体装
置の製造方法を示す工程断面図である。
置の製造方法を示す工程断面図である。
【図２】この発明の第２の実施の形態における半導体装
置の製造方法を示す工程断面図である。
置の製造方法を示す工程断面図である。
【図３】この発明の実施の形態における反応生成物やレ
ジスト残さを除去する無水弗酸ベーパー処理装置の概略
図である。
ジスト残さを除去する無水弗酸ベーパー処理装置の概略
図である。
【図４】この発明の実施の形態における無水弗酸ベーパ
ー処理装置のチャンバの断面図である。
ー処理装置のチャンバの断面図である。
【図５】従来の薬液浸漬による反応生成物を除去する方
法を示す図である。
法を示す図である。
１ レジスト ２ 反射防止膜 ３ アルミ電極配線 ４ バリアメタル ５ 絶縁膜 ６ シリコン基板 ７ 反応生成物（ポリマー） ８ レジスト残さ ９ レジスト １０ 絶縁膜 １１ 反射防止膜 １２ アルミ電極配線 １３ シリコン基板 １４ 反応生成物（ポリマー） １５ レジスト残さ １６ チャンバ １７ 無水弗酸 １８ ベーパー槽 １９ ドレイン ２０ キャリア用窒素ライン ２１ 無水弗酸ライン ２２ ベーパー窒素ライン ２３ 純水供給ライン ２４ 排気ライン ２５ 上部チャンバ ２６ 下部チャンバ ２７ Ｏリング ２８ 無水弗酸供給口 ２９ 純水供給口 ３０ 排気口 ３１ フィルタ ３２ ウェーハ ３３ ターンテーブル ３４ ドレイン口 ３５ ステージ ３６ 回転軸 ５０ コンタクトホール
Claims (2)
- 【請求項１】 レジストをマスクとしてアルミ電極配線
をドライエッチしてパターン形成した後、前記レジスト
を除去するアッシング処理を行う半導体装置の製造方法
であって、 前記アッシング処理後に無水弗酸および水分を含むガス
に曝す無水弗酸ベーパー処理工程と、前記無水弗酸ベー
パー処理工程後に温水で洗浄を行う工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】 レジストをマスクとしてアルミ配線層間
に形成される絶縁膜をドライエッチしてコンタクトホー
ルを形成した後、前記レジストを除去するアッシング処
理を行う半導体装置の製造方法であって、 前記アッシング処理後に無水弗酸および水分を含むガス
に曝す無水弗酸ベーパー処理工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1888896A JPH09213703A (ja) | 1996-02-05 | 1996-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1888896A JPH09213703A (ja) | 1996-02-05 | 1996-02-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213703A true JPH09213703A (ja) | 1997-08-15 |
Family
ID=11984115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1888896A Pending JPH09213703A (ja) | 1996-02-05 | 1996-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213703A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040045801A (ko) * | 2002-11-25 | 2004-06-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| KR100406587B1 (ko) * | 1996-11-27 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100450568B1 (ko) * | 2001-12-26 | 2004-09-30 | 동부전자 주식회사 | 반도체 디바이스의 콘택 홀 제조 방법 |
| US7432211B2 (en) | 2004-04-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2009277753A (ja) * | 2008-05-13 | 2009-11-26 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| JP4646346B2 (ja) * | 2000-01-28 | 2011-03-09 | パナソニック株式会社 | 電子デバイスの製造方法 |
-
1996
- 1996-02-05 JP JP1888896A patent/JPH09213703A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406587B1 (ko) * | 1996-11-27 | 2004-06-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP4646346B2 (ja) * | 2000-01-28 | 2011-03-09 | パナソニック株式会社 | 電子デバイスの製造方法 |
| KR100450568B1 (ko) * | 2001-12-26 | 2004-09-30 | 동부전자 주식회사 | 반도체 디바이스의 콘택 홀 제조 방법 |
| KR20040045801A (ko) * | 2002-11-25 | 2004-06-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| US7432211B2 (en) | 2004-04-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2009277753A (ja) * | 2008-05-13 | 2009-11-26 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4563340B2 (ja) | 半導体デバイスの製造方法 | |
| KR101082993B1 (ko) | 레지스트용 박리제조성물 및 반도체장치의 제조방법 | |
| US20050245082A1 (en) | Process for removing organic materials during formation of a metal interconnect | |
| JPH07142446A (ja) | シリコン系材料層の加工方法 | |
| US7267127B2 (en) | Method for manufacturing electronic device | |
| JPH09298199A (ja) | 半導体装置及びその製造方法 | |
| JPH09213703A (ja) | 半導体装置の製造方法 | |
| JP2004517470A (ja) | バイア形成工程において発生するエッチング残渣を除去する方法 | |
| JP3371149B2 (ja) | 半導体装置の製造方法 | |
| JP2000200744A (ja) | レジスト残渣除去装置及び除去方法 | |
| US6143637A (en) | Process for production of semiconductor device and cleaning device used therein | |
| JP2983356B2 (ja) | 半導体素子の製造方法 | |
| JPH10308447A (ja) | 半導体装置の製造方法 | |
| KR100567379B1 (ko) | 반도체 소자의 세정방법 및 세정장치 | |
| JPH11176791A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH06181191A (ja) | 半導体装置の洗浄方法 | |
| US20030119331A1 (en) | Method for manufacturing semiconductor device | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| US7879533B2 (en) | Etching residue removal method and semiconductor device fabrication method using this method | |
| JPH08293490A (ja) | 半導体装置のヴィアホールの形成方法 | |
| JPH10303197A (ja) | 半導体装置の製造方法 | |
| JPH09298188A (ja) | 半導体装置の製造方法 | |
| JPH0582496A (ja) | レジスト除去方法及びその装置 | |
| JP2006080263A (ja) | 電子デバイスの洗浄方法 | |
| JP2001015480A (ja) | 基板の処理方法 |