KR100252759B1 - 반도체소자제조방법 - Google Patents
반도체소자제조방법 Download PDFInfo
- Publication number
- KR100252759B1 KR100252759B1 KR1019960067623A KR19960067623A KR100252759B1 KR 100252759 B1 KR100252759 B1 KR 100252759B1 KR 1019960067623 A KR1019960067623 A KR 1019960067623A KR 19960067623 A KR19960067623 A KR 19960067623A KR 100252759 B1 KR100252759 B1 KR 100252759B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- polymer
- semiconductor device
- wafer
- neutral solution
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 229920000642 polymer Polymers 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 125000003277 amino group Chemical group 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims abstract description 9
- 230000007935 neutral effect Effects 0.000 claims abstract description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 10
- 239000000126 substance Substances 0.000 abstract description 6
- 230000007797 corrosion Effects 0.000 abstract description 3
- 238000005260 corrosion Methods 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법
2. 발명이 해결하려고 하는 기술적 과제
포토레지스트 제거 과정에서 발생하는 SOG막의 보잉 현상 및 금속배선의 부식으로 인한 소자의 특성 열화를 방지할 수 있는 반도체 소자 제조 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
포토레지스트 패턴 및 폴리머에 충분한 수분을 공급한 다음, 적어도 아민기를 포함하는 중성용액에 담그어 유기물 제거에 효과적인 강한 질산을 생성시켜 식각마스크로 사용된 포토레지스트 패턴 및 비아홀 형성을 위한 식각 공정시 생성된 폴리머를 효과적으로 제거함으로써, 종래의 산소 플라즈마에 의해 금속층간 절연막인 SOG막에 발생하는 보잉 현상이나, 금속배선의 부식을 방지할 수 있는 반도체 소자 제조방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치 제조 공정 중 포토레지스트 패턴 제거 공정에 이용됨.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 캐패시터 형성 이후의 공정으로서 금속배선을 사용하여 인터-커넥션을 형성하는 DLM(Double Layer Metalization) 공정을 위한 비아홀 식각 공정 이후 식각마스크로 사용된 포토레지스트 패턴을 제거하기 위한 반도체 소자 제조 방법에 관한 것이다.
도1a 및 도1b는 종래기술에 따른 반도체 소자 제조 공정 단면도이다.
먼저, 도1a는 금속배선(1)이 형성된 반도체 기판 상에 PECVD(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD라 칭함) 방식에 의한 제1 플라즈마 산화막(2), SOG막(3) 및 PECVD 방식에 의한 제2 플라즈마 산화막(4)을 차례로 형성한 후, 전체구조 상부에 포토레지스트를 도포하고, 비아홀 형성 마스크를 사용한 노광 및 현상 공정을 실시하여 포토레지스트 패턴(5)을 형성한 다음, 상기 포토레지스트 패턴(5)을 식각마스크로 상기 금속배선(1)이 노출될 때까지 상기 제2 플라즈마 산화막(4), SOG막(3) 및 제1 플라즈마 산화막(2)을 건식식각하여 비아홀을 형성한 것을 도시한 것으로, 이때 패턴 형성을 위한 상기 건식식각 가스와 상기 포토레지스트 패턴이 반응하여 상기 비아홀 및 포토레지스트 패턴(5) 측벽에 폴리머(6)가 생성된 것을 보이고 있다.
이어서, 도1b는 산소() 플라즈마를 이용한 산화 공정으로 상기 포토레지스트 패턴(5) 및 비아홀 측벽의 폴리머(6)를 제거한 다음, 웨이퍼 상에 잔류하는 잔류 물질을 제거하기 위한 화학 용액을 이용한 세정 공정을 진행한 상태를 도시한 것이다.
이때, 산소 플라즈마를 이용한 포토레지스트 패턴의 산화 공정에 의해 비아홀 형성 공정시 홀 측벽에 노출된 SOG막의 보잉(Bowing) 현상(도면 부호, A)이 발생하며 또한 비아홀 형성에 의해 노출된 금속배선(1)이 산소 플라즈마에 의해 산화되어 소자의 특성이 열화될뿐만 아니라, 상기와 같이 식각마스크로 사용된 포토레지스트 패턴 및 폴리머를 제거하기 위하여 산소 플라즈마를 이용한 산화 공정 및 잔류 물질 제거를 위한 화학 용액을 이용한 세정 공정을 거쳐야하기 때문에 공정 시간이 많이 소요되어 소자의 생산성을 저하시키는 등의 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 포토레지스트 제거 과정에서 발생하는 SOG막의 보잉 현상 및 금속배선의 부식으로 인한 소자의 특성 열화를 방지할 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
도1a 및 도1b는 종래기술에 따른 반도체 소자 제조 공정 단면도,
도2a 내지 도2c는 본 발명의 일실시예에 따른 반도체 소자 제조 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 금속배선 20, 40 : 플라즈마 산화막
30 : SOG막 50 : 포토레지스트 패턴
50a : 수분을 공급받은 포토레지스트 패턴
60: 폴리머 60a : 수분을 공급받은 폴리머
상기 목적을 달성하기 위하여 본 발명은 식각마스크로 이용된 포토레지스트 패턴 및 식각 공정에 의해 생성된 폴리머를 제거하기 위한 반도체 소자 제조 방법에 있어서, 포토레지스트 패턴을 식각마스크로 이용한 식각 공정이 완료된 웨이퍼를 순수에 담그어 상기 포토레지스트 패턴 및 상기 폴리머에 수분을 공급하는 제1 단계; 및 상기 웨이퍼를 적어도 아민기를 포함하는 중성용액에 담그어 상기 포토레지스트 패턴 및 폴리머 내의 수분과 상기 중성용액내의 아민기가 반응하여 생성된 질산으로 상기 포토레지스트 패턴 및 폴리머를 제거하는 제2 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2a 내지 도2c는 본 발명의 일실시예에 따른 반도체 소자 제조 공정 단면도이다.
먼저, 도2a는 금속배선(10)이 형성된 반도체 기판 상에 PECVD 방식에 의한 제1 플라즈마 산화막(20), SOG막(30) 및 PECVD 방식에 의한 제2 플라즈마 산화막(40)을 차례로 형성한 후, 전체구조 상부에 포토레지스트를 도포하고, 비아홀 형성 마스크를 사용한 노광 및 현상 공정을 실시하여 포토레지스트 패턴(50)을 형성한 다음, 상기 포토레지스트 패턴(50)을 식각마스크로 상기 금속배선(10)이 노출될 때까지 상기 제2 플라즈마 산화막(40), SOG막(30) 및 제1 플라즈마 산화막(20)을 건식식각하여 비아홀을 형성한 것을 도시한 것으로, 이때, 패턴 형성을 위한 상기 건식식각 가스와 상기 포토레지스트 패턴이 반응하여 상기 비아홀 및 포토레지스트 패턴(50) 측벽에 폴리머(60)가 생성된 것을 보이고 있다.
이어서, 도2b는 상기 비아홀 형성 공정까지 완료된 웨이퍼를 초순수에 약 10분 내지 30분 정도 담그어 상기 포토레지스트 패턴(50) 및 폴리머(60)에 충분한 수분을 공급하고, 웨이퍼 표면에 잔류하는 잉여 수분을 제거하기 위해 회전 건조시킨 다음, 약 50℃ 내지 100℃ 정도의 온도를 갖는 적어도 아민기()를 포함하는 중성 화학 용액에 약 10분 내지 40분 정도 담그어 충분한 수분을 함유하고 있는 포토레지스트 패턴(50a) 및 폴리머(60a)에 아민기()를 공급한 것을 도시한 것이다.
마지막으로, 도2c는 상기 포토레지스트 패턴(50a)과 폴리머(60a)에 함유되어 있는 수분()과 상기 아민기()가 반응하여 강산 질산()을 생성하며, 이때 생성된 강한 질산에 의해 상기 포토레지스트 패턴(50a) 및 폴리머(60a)가 녹으면서 제거된 것을 도시한 것이다.
계속해서, 웨이퍼에 잔존하는 반응 생성물을 이소프로필 알콜을 사용한 1차 세정 공정에 의해 제거한 후, 상기 1차 세정 공정에 의해 미처 제거되지 않은 잔류 파티클 및 이소프로필 알콜을 제거하기 위하여 초순수를 이용한 2차 세정 공정을 진행한 다음, 웨이퍼 상에 잔류하는 순수를 제거하기 위하여 회전 건조기를 사용하여 건조 공정을 진행한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 포토레지스트 패턴 및 폴리머에 충분한 수분을 공급한 다음, 적어도 아민기를 포함하는 중성용액에 담그어 유기물 제거에 효과적인 강한 질산을 생성시켜 식각마스크로 사용된 포토레지스트 패턴 및 비아홀 형성을 위한 식각 공정시 생성된 폴리머를 효과적으로 제거함으로써, 종래의 산소 플라즈마에 의해 금속층간 절연막인 SOG막에 보잉 현상이 발생하는 문제 또는 금속배선이 부식되는 문제를 효과적으로 방지할 수 있다.
또한, 종래의 식각마스크로 사용된 포토레지스트 패턴 및 폴리머 제거를 위한 플라즈마 산화 공정 없이 포토레지스트 패턴 및 폴리머 제거를 위한 화학 세정 공정을 1단계로 진행함으로써, 공정 단순화를 통한 소자의 생산성을 향상시킬 수 있다.
Claims (4)
- 식각마스크로 이용된 포토레지스트 패턴 및 식각 공정에 의해 생성된 폴리머를 제거하기 위한 반도체 소자 제조 방법에 있어서,포토레지스트 패턴을 식각마스크로 이용한 식각 공정이 완료된 웨이퍼를 순수에 담그어 상기 포토레지스트 패턴 및 상기 폴리머에 수분을 공급하는 제1 단계; 및상기 웨이퍼를 적어도 아민기를 포함하는 중성용액에 담그어 상기 포토레지스트 패턴 및 폴리머 내의 수분과 상기 중성용액내의 아민기가 반응하여 생성된 질산으로 상기 포토레지스트 패턴 및 폴리머를 제거하는 제2 단계를 포함하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제1 단계는,10분 내지 30분 동안 진행하고,상기 제2 단계는,10분 내지 40분 동안 진행하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 2 항에 있어서,상기 제2 단계에서,상기 중성용액의 온도는 50℃ 내지 100℃인 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 제2 단계 후,이소프로필 알콜을 이용한 1차 세정 공정을 실시하는 제3 단계; 및순수를 이용한 2차 세정 공정을 실시하는 제4 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067623A KR100252759B1 (ko) | 1996-12-18 | 1996-12-18 | 반도체소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960067623A KR100252759B1 (ko) | 1996-12-18 | 1996-12-18 | 반도체소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980048968A KR19980048968A (ko) | 1998-09-15 |
| KR100252759B1 true KR100252759B1 (ko) | 2000-06-01 |
Family
ID=19488981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960067623A KR100252759B1 (ko) | 1996-12-18 | 1996-12-18 | 반도체소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252759B1 (ko) |
-
1996
- 1996-12-18 KR KR1019960067623A patent/KR100252759B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980048968A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0918081B1 (en) | Etching composition and use | |
| KR100235937B1 (ko) | 반도체소자 제조공정의 비아 콘택형성방법 | |
| JP2006135287A (ja) | 洗浄液及びそれを用いた半導体素子の洗浄方法 | |
| US5863834A (en) | Semiconductor device and method of manufacturing the same | |
| US6043206A (en) | Solutions for cleaning integrated circuit substrates | |
| KR100262506B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100252759B1 (ko) | 반도체소자제조방법 | |
| US6887793B2 (en) | Method for plasma etching a wafer after backside grinding | |
| US6652666B2 (en) | Wet dip method for photoresist and polymer stripping without buffer treatment step | |
| KR100255665B1 (ko) | 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법 | |
| JPS639121A (ja) | ドライエツチング方法 | |
| US6423646B1 (en) | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface | |
| KR100414950B1 (ko) | 반도체소자의구리배선형성방법 | |
| KR100416657B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JPS58220429A (ja) | 半導体装置の製造方法 | |
| KR20050071115A (ko) | 반도체 제조 공정에서 에칭 얼룩 제거방법 | |
| KR20020068621A (ko) | 반도체 소자의 배선 형성방법 | |
| KR20000013247A (ko) | 폴리실리콘막의 습식식각방법 | |
| KR19990006083A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100499629B1 (ko) | 반도체소자 제조방법 | |
| KR20010066140A (ko) | 반도체 소자의 감광막 제거 방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP2002151394A (ja) | 基板の処理方法および半導体装置の製造方法 | |
| KR19980039624A (ko) | 반도체 소자의 세정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |