JPH0697103A - 半導体素子製造におけるバイアコンタクト形成方法 - Google Patents

半導体素子製造におけるバイアコンタクト形成方法

Info

Publication number
JPH0697103A
JPH0697103A JP5074312A JP7431293A JPH0697103A JP H0697103 A JPH0697103 A JP H0697103A JP 5074312 A JP5074312 A JP 5074312A JP 7431293 A JP7431293 A JP 7431293A JP H0697103 A JPH0697103 A JP H0697103A
Authority
JP
Japan
Prior art keywords
via contact
film
forming
deionized water
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5074312A
Other languages
English (en)
Other versions
JP2548881B2 (ja
Inventor
Sung-Kil Park
成吉 朴
Dong-Sauk Kim
東錫 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH0697103A publication Critical patent/JPH0697103A/ja
Application granted granted Critical
Publication of JP2548881B2 publication Critical patent/JP2548881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/963Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 バイアコンタクトをエッチングするとき、感
光膜の側壁及びバイアコンタクトホ−ルの内部側壁に形
成されるポリマ−膜を金属層のエッチングなしに除去す
ることを目的とする。 【構成】 半導体素子製造においてバイアコンクタトを
形成するときの後処理工程で、バイアコンタクトエッチ
ング処理時、バイアコンタクト内部側壁に形成されるポ
リマー膜7を金属層1の腐食なしに除去するため、バイ
アコンタクトエッチング処理を施した後、CO2 ガスを
脱イオン水に稀釈して脱イオン水洗浄をすることによ
り、金属層1の表面にAl2 3 の保護膜9が形成され
て、上記バイアコンタクトホールAの内部側壁に形成さ
れるポリマー膜7及び感光膜5の一部をストリッパ溶液
で除去するとき発生される金属層1の腐食を防止するこ
とができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子製造における
バイアコンタクト(VIA CONTACT)形成方法に関するもの
で、特にバイアコンタクトエッチング処理を完了した
後、バイアコンタクトホールに形成される残存ポリマー
及び感光膜を除去する処理に関するものである。
【0002】
【従来の技術】一般的に半導体素子製造におけるバイア
コンタクト形成処理では、エッチング処理中にバイアホ
ールに形成される残存ポリマーを除去する処理が大変重
要である。また、半導体素子の集積度が高められるほど
多様の素子構造が要求されるので、上述の処理は更に難
しくなる。
【0003】
【発明が解決しようとする課題】半導体素子製造におけ
るバイアコンタクト製造処理において、バイアコンタク
トエッチング後の処理は、O2 プラズマ ストリッパ
(stripper) で感光膜を除去する処理と、脱イオン水洗
浄及びストリッパ溶液でポリマー膜を除去する処理を含
む。この際、大部分のバイアコンタクトエッチング処理
では過剰エッチング(OVER ETCH)が行われるため、酸化
膜(SiO2 )だけエッチングされるのみならず、酸化
膜下部の金属層の一部もエッチングされ、酸化膜上部の
感光膜の側壁及びバイアコンタクトホール内部側壁に感
光膜、酸化膜と金属層が反応して生成されたポリマー膜
が形成される。上記ポリマー膜は上述したO2 プラズマ
ストリッパとして感光膜を除去する間、変更又は硬化
されるので、次の処理のポリマー膜除去処理でも良く除
去されない。上記ポリマー膜を除去するためには、金属
層もエッチングできるエッチング溶液又は強いストリッ
パ溶液を使用されることになる。しかし、この際、ポリ
マー膜のみならず、金属層の一部もエッチングされるの
で、バイアコンタクトの短絡することが生ずる問題点が
あった。
【0004】
【課題を解決するための手段】本発明は上述した問題点
を解決するため、バイアコンタクトをエッチングすると
き、感光膜の側壁及びバイアコンタクトホールの内部側
壁に形成されるポリマー膜を金属層のエッチングなしに
除去することを目的とする。
【0005】上記目的を達成するため、本発明は金属層
を形成する第1工程と、上記金属層の上部に酸化膜を形
成する第2工程と、上記酸化膜上部に感光膜を塗布して
感光膜パターンを形成する第3工程と、上記感光膜パタ
ーンを利用してバイアコンタクトエッチングを利用する
バイアコンタクトホールを形成する第4工程と、上記バ
イアコンタクトエッチング処理を施した後、CO2 ガス
を脱イオン水に稀釈して脱イオン水洗浄をすることによ
り、上記バイアコンタクトホールの下部壁に保護膜を形
成する第5工程と、上記脱イオン水洗浄処理を完了した
後、上記バイアコンタクトホール側壁のポリマー膜及び
上記酸化膜上部の感光膜の一部をストリッパ溶液で除去
する第6工程と、上記酸化膜の上部に残存する感光膜を
除去する第7工程を含むことを特徴とする。
【0006】また、本発明はCO2 ガスを脱イオン水に
稀釈して脱イオン水洗浄をする第5工程後に上記脱イオ
ン水を除去するため、イソプロピルアルコール(Isopro
pylAlcohol)で常温にて1分乃至10分間洗浄する工程
を更に含むことを特徴とする。
【0007】さらに、本発明は上記バイアコンタクトホ
ール側壁のポリマー膜及び上記酸化膜上部の感光膜の一
部をストリッパ溶液で除去する第6工程後に、上記スト
リッパ溶液を除去するためイソプロピルアルコールで常
温にて1分乃至10分間洗浄する工程と、上記洗浄処理
の後、流量0.2乃至3リットル/分のCO2 ガスを稀
釈した脱イオン水にて1分乃至10分間の洗浄する工程
と、スピンドライでウェハーを乾燥させる工程を更に含
むことを特徴とする。
【0008】
【実施例】以下、添付された図面を参照してで本発明を
説明する。
【0009】図1及び図2は従来の半導体素子製造工程
のバイアコンタクト形成方法に関するものである。図1
(a)は従来のアルミニウム金属層1上部の酸化膜3
(SiO2 )上に感光膜5を塗布した後、マスクパター
ンを形成する工程を示す半導体素子の断面図である。
【0010】図1(b)は上記マスクパターンを利用し
て金属層1上部の酸化膜3の所定部分をエッチングし
て、バイアコンタクトホールAを形成する処理を示す半
導体素子の断面図であって、大部分のバイアコンタクト
エッチング処理では通常過剰エッチングをすることによ
り、エッチング物質の酸化膜3のみならず、アルミニウ
ム金属層の一部分もエッチングする。この際、図示され
た如く、感光膜5の内部側壁5a及びバイアコンタクト
ホールAの内部側壁3aに感光膜、酸化膜、金属層がお
互いに反応してポリマー膜7が形成される。
【0011】図2(c)は図1(b)に図示された如
く、上記酸化膜3上部に形成されている感光膜5を除去
する工程を示す半導体素子の断面図である。ここで、図
1(b)に図示された上記ポリマー膜7は、O2 プラズ
マストリッパで上記感光膜5を除去する間、変更又は硬
化されるので次のポリマー膜除去工程では除去すること
が大変難しくなる。
【0012】図2(d)は上記バイアコンタクトホール
A側壁に形成されたポリマー膜7を除去するとき、酸化
膜及び下部の金属層1の一部も除去され、金属層除去部
Bが形成される処理を示す半導体素子の断面図である。
即ち、上記ポリマー膜7を除去するためには金属層1も
エッチング溶液を使用するとか、又は強いストリッパ溶
液を使用する。しかし、上述したエッチング溶液又はス
トリッパ溶液を使用して上記ポリマー膜7を除去すると
き、上記ポリマー膜7が除去される反面に金属層1の一
部もエッチング又は腐食されバイアコンタクトで短絡が
発生する。したがって、上記バイアコンタクトホールA
側壁に形成されたポリマー膜7を除去するためには、金
属層1の一部が腐食されるか又はポリマーが残存する状
態で半導体素子の製造処理を進行させなければならない
という問題点があった。
【0013】図3(a)乃至図3(c)は本発明の一実
施例に伴う半導体素子製造におけるバイアコンタクト形
成方法に関するものである。図3(a)は本発明により
アルミニウム金属層1上部に酸化膜3と、感光膜5を形
成してバイアコンタクトエッチング後、CO2 ガスを稀
釈して脱イオン水に洗浄をすることにより、バイアコン
タクトホールAの下部壁に保護膜9が形成される状態を
示す半導体素子の断面図である。この際、バイアコンタ
クトエッチング後、CO2 ガスを脱イオン水に稀釈して
半導体素子を5分乃至30分間洗浄する。この場合、C
2 ガスの流量は0.2乃至1リットル/分が適切であ
る。なお、半導体素子を洗浄した後、脱イオン水を除去
するため、イソプロピルアルコ−ルで常温にて1分から
10分間洗浄してもよい。
【0014】上記工程では水(H2 O)と金属反応物
(AlF3 ,Al(OH)3 )が反応して酸化膜3下部
の金属層1が腐食される現状を抑制させ、かつ、CO2
ガスと水が反応して生成されたH2 CO3 により金属層
1表面に薄く均一のAl2 3の保護膜9が形成され
る。
【0015】上記工程後、常温のイソプロピルアルコー
ルで1乃至3分間洗浄することになるが、本工程は脱イ
オン水洗浄工程後ウェハーについた水がストリッパ溶液
に稀釈されることを防止するため、ストリッパ溶液と良
好に稀釈され揮発性の良いアルコールで洗浄を実施す
る。
【0016】図3(b)は本発明によりバイアコンタク
トホールA側壁に形成されたポリマー膜7を除去する工
程を示す半導体素子の断面図であって、50乃至100
℃のストリッパ溶液で5分乃至30分間上記バイアコン
タクトホールA側壁に形成されたポリマー膜7及び感光
膜5の一部を除去する。上記工程では図3(a)で図示
された如き金属表面の薄く均一のAl2 3 の保護膜9
によりストリッパによる金属層1のエッチングが防止さ
れながら、短い時間にポリマー膜7を除去し、かつ、感
光膜の大部分も除去する。この際、上記工程はストリッ
パ溶液が循環ポンプで循環される中で進行されることが
望ましい。何故なら、ストリッパ溶液はポリマー膜7及
び感光膜5がウェハー表面及びバイアコンタクトホール
Aで良く反応し脱着されるよう促進させるからである。
上記処理後、イソプロピルアルコールで上記ストリッパ
溶液を1分から10分間洗浄することにより脱イオン水
洗浄処理を容易にする。その後、洗浄処理の最終工程で
流量0.2乃至1リットル/分のCO2 ガスを脱イオン
水に稀釈してストリッパ溶液及びイソプロピルアルコー
ルで洗浄する。その次にスピンドライでウェハーを乾燥
させる。
【0017】図3(c)は本発明により上記酸化膜3上
部に残存する感光膜5を完全に除去する工程を示す半導
体素子の断面図であって、上記処理でO2 プラズマスト
リッパで残存感光膜5を完全に除去させ、バイアコンタ
クト処理は完全に完了させる。
【0018】即ち、バイアコンタクト工程でCO2 稀釈
した脱イオン水洗浄処理を優先的に実施し、金属層1の
上部に保護膜9を形成し、ストリッパ溶液でポリマー膜
7及び感光膜5の大部分を除去し、最終的にO2 プラズ
マストリッパで残留感光膜5を除去する。したがって、
金属層1の腐食を防止し、ポリマー膜7の除去も容易に
なる。
【0019】
【発明の効果】以上のように、本発明の方法によれば、
既存の装備にCO2 ガスだけ利用して使用することによ
り、効果的にポリマー膜7を除去すると同時に金属層1
も損傷を受けないことになるため、ウェハー水率及び信
頼性を向上させることができ、装備投資費の節減効果も
得られる。
【図面の簡単な説明】
【図1】図1は、従来のバイアコンタクト形成方法を示
す工程図(a)及び(b)であり、図1(a)は従来の
アルミニウム金属層上部の酸化膜上に感光膜を塗布し、
マスクパターンを形成する工程を示す半導体素子の断面
図、図1(b)は図1(a)に形成されたマスクパター
ンを利用してバイアコンタクトエッチングでバイアコン
タクトホールを形成するとき、コンタクトホール側壁に
ポリマー膜が形成されている状態を示す半導体素子の断
面図である。
【図2】図2は、従来のバイアコンタクト形成方法を示
す工程図(c)及び(d)であり、図2(c)は上記酸
化膜上部に形成されている感光膜を除去する工程を示す
半導体素子の断面図、図2(d)は上記バイアコンタク
トホール側壁に形成されたポリマー膜を除去するとき、
金属層の一部も除去される状態に示す半導体素子の断面
図である。
【図3】図3は、本発明の一実施例に係るバイアコンタ
クト形成方法を示す工程図であり、図3(a)は本発明
によりバイアコンタクトエッチング後、CO2 ガスを脱
イオン水に稀釈して半導体素子を洗浄することによりバ
イアコンタクトホール下部壁に保護膜が形成される状態
を示す半導体素子の断面図、図3(b)は本発明により
バイアコンタクトホール側壁に形成されたポリマー膜を
除去する工程を示す半導体素子の断面図、図3(c)は
本発明により上記酸化膜の上部に残存する感光膜を除去
する工程を示す半導体素子の断面図である。
【符号の説明】
1…金属膜、3…酸化膜、5…感光膜、7…ポリマー
膜、9…保護膜、A…バイアコンタクトホール、B…金
属層除去部。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】半導体素子製造におけるバイアコンタクト
    形成方法において、 金属層を形成する工程と、 前記金属層の上部に酸化膜を形成する工程と、 前記酸化膜の上部に感光膜を塗布して感光膜パターンを
    形成する工程と、 前記感光膜パターンを利用してバイアコンタクトエッチ
    ングを施してバイアコンタクトホールを形成する工程
    と、 上記バイアコンタクトエッチング処理を施した後、CO
    2 ガスを脱イオン水に稀釈して脱イオン水洗浄をするこ
    とにより、前記バイアコンタクトホールの下部壁に保護
    膜を形成する工程と、 前記脱イオン水洗浄処理を完了した後、前記バイアコン
    タクトホール側壁のポリマー膜及び前記酸化膜上部の感
    光膜の一部をストリッパ溶液で除去する工程と、 前記酸化膜の上部に残存する感光膜を除去する工程を含
    むことを特徴とする半導体素子製造におけるバイアコン
    タクト形成方法。
  2. 【請求項2】 前記CO2 ガスを脱イオン水に稀釈して
    脱イオン水洗浄をする工程後に、前記脱イオン水を除去
    するため、イソプロピルアルコールで常温にて1分乃至
    10分間洗浄する工程を更に含むことを特徴とする請求
    項1記載の半導体素子製造におけるバイアコンタクト形
    成方法。
  3. 【請求項3】 前記バイアコンタクトホール側壁のポリ
    マー膜及び前記酸化膜上部の感光膜の一部をストリッパ
    溶液で除去する工程後、上記ストリッパ溶液を除去する
    ためにイソプロピルアルコールで常温にて1分乃至10
    分間洗浄する工程と、流量0. 2乃至3リットル/分の
    CO2 ガスを脱イオン水に稀釈して1分乃至10分間洗
    浄を行う工程と、スピンドライにてウェハーを乾燥させ
    る工程を更に含むことを特徴とする請求項1記載の半導
    体素子製造におけるバイアコンタクト形成方法。
  4. 【請求項4】 前記バイアコンタクトホール側壁のポリ
    マー膜及び前記酸化膜上部の感光膜の一部をストリッパ
    溶液で除去する工程後、上記ストリッパ溶液を除去する
    ためにイソプロピロアルコールで常温にて1分乃至10
    分間洗浄する工程と、流量0.2乃至3リットル/分の
    CO2 ガスを脱イオン水に稀釈して1分乃至10分間洗
    浄を行う工程と、スピンドライにてウェハーを乾燥させ
    る工程を更に含むことを特徴とする請求項2記載の半導
    体素子製造におけるバイアコンタクト形成方法。
  5. 【請求項5】 前記バイアコンタクトホール側壁のポリ
    マー膜及び前記酸化膜上部の感光膜の一部をストリッパ
    溶液で除去する工程にて、ストリッパ溶液の温度は50
    ℃乃至100℃であることを特徴とする請求項1記載の
    半導体素子製造におけるバイアコンタクト形成方法。
  6. 【請求項6】 前記バイアコンタクトホール側壁のポリ
    マー膜及び前記酸化膜上部の感光膜の一部をストリッパ
    溶液で除去する工程で、上記ポリマー膜及び感光膜の一
    部を除去する時間は5乃至30分であることを特徴とす
    る請求項1記載の半導体素子製造におけるバイアコンタ
    クト形成方法。
  7. 【請求項7】 前記金属層がアルミニウムであることを
    特徴とする請求項1記載の半導体素子製造におけるバイ
    アコンタクト形成方法。
  8. 【請求項8】 前記バイアコンタクトの下部壁に形成さ
    れる保護膜がAl23 であることを特徴とする請求項
    1記載の半導体素子製造におけるバイアコンタクト形成
    方法。
JP5074312A 1992-03-31 1993-03-31 半導体素子製造におけるバイアコンタクト形成方法 Expired - Fee Related JP2548881B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-05309 1992-03-31
KR1019920005309A KR100235937B1 (ko) 1992-03-31 1992-03-31 반도체소자 제조공정의 비아 콘택형성방법

Publications (2)

Publication Number Publication Date
JPH0697103A true JPH0697103A (ja) 1994-04-08
JP2548881B2 JP2548881B2 (ja) 1996-10-30

Family

ID=19331129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5074312A Expired - Fee Related JP2548881B2 (ja) 1992-03-31 1993-03-31 半導体素子製造におけるバイアコンタクト形成方法

Country Status (3)

Country Link
US (1) US5451291A (ja)
JP (1) JP2548881B2 (ja)
KR (1) KR100235937B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0925756A2 (en) 1997-12-25 1999-06-30 Nihon Kohden Corporation Biological signal transmission apparatus

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
JP2836562B2 (ja) * 1996-02-08 1998-12-14 日本電気株式会社 半導体ウェハのウェット処理方法
KR100239711B1 (ko) * 1996-12-11 2000-01-15 김영환 반도체소자의 콘택홀 형성방법
US5913979A (en) * 1997-01-08 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd Method for removing spin-on-glass at wafer edge
US5882425A (en) * 1997-01-23 1999-03-16 Semitool, Inc. Composition and method for passivation of a metallization layer of a semiconductor circuit after metallization etching
US5851302A (en) * 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
US5925577A (en) * 1997-02-19 1999-07-20 Vlsi Technology, Inc. Method for forming via contact hole in a semiconductor device
JP3667493B2 (ja) * 1997-05-06 2005-07-06 ヤマハ株式会社 半導体装置の製造方法
US5866448A (en) * 1997-07-30 1999-02-02 Chartered Semiconductor Manufacturing Ltd. Procedure for forming a lightly-doped-drain structure using polymer layer
KR19990075068A (ko) * 1998-03-17 1999-10-05 윤종용 절연막 식각방법 및 이를 이용한 반도체장치 제조방법
US6146468A (en) * 1998-06-29 2000-11-14 Speedfam-Ipec Corporation Semiconductor wafer treatment
US6021791A (en) 1998-06-29 2000-02-08 Speedfam-Ipec Corporation Method and apparatus for immersion cleaning of semiconductor devices
US6221752B1 (en) * 1998-08-20 2001-04-24 United Microelectronics Corp. Method of mending erosion of bonding pad
US6245605B1 (en) * 1998-09-29 2001-06-12 Texas Instruments Incorporated Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing
US6175087B1 (en) 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6589359B2 (en) * 2000-07-11 2003-07-08 Tokyo Electron Limited Cleaning method and cleaning apparatus for substrate
JP2002367956A (ja) * 2001-04-06 2002-12-20 Seiko Epson Corp 半導体装置の電極パッド及びその製造方法
JP2004241754A (ja) * 2002-07-16 2004-08-26 Chem Art Technol:Kk 基板処理方法及び基板処理装置
US20050000549A1 (en) * 2003-07-03 2005-01-06 Oikari James R. Wafer processing using gaseous antistatic agent during drying phase to control charge build-up
US20050274393A1 (en) * 2004-06-09 2005-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer clean process
US7718012B2 (en) * 2004-12-30 2010-05-18 Infineon Technologies Ag Method of degasification in semiconductor cleaning
JP2007251135A (ja) * 2006-02-18 2007-09-27 Seiko Instruments Inc 半導体装置およびその製造方法
US9460959B1 (en) * 2015-10-02 2016-10-04 Applied Materials, Inc. Methods for pre-cleaning conductive interconnect structures
CN108242388A (zh) * 2016-12-27 2018-07-03 中国科学院微电子研究所 一种去除基片刻蚀后残余物的方法及装置
US11670499B2 (en) * 2021-03-18 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming conductive feature including cleaning step

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2892432B2 (ja) * 1990-04-13 1999-05-17 株式会社東芝 半導体装置の製造方法
US5175124A (en) * 1991-03-25 1992-12-29 Motorola, Inc. Process for fabricating a semiconductor device using re-ionized rinse water

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0925756A2 (en) 1997-12-25 1999-06-30 Nihon Kohden Corporation Biological signal transmission apparatus

Also Published As

Publication number Publication date
KR930020582A (ko) 1993-10-20
JP2548881B2 (ja) 1996-10-30
KR100235937B1 (ko) 1999-12-15
US5451291A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
JP2548881B2 (ja) 半導体素子製造におけるバイアコンタクト形成方法
US6006764A (en) Method of stripping photoresist from Al bonding pads that prevents corrosion
KR0172779B1 (ko) 감광막 제거 방법
JPH08153710A (ja) 半導体装置の製造方法
US5925501A (en) Dark CF4 flash
US20040018732A1 (en) Method for protecting a wafer backside from etching damage
JPH06168921A (ja) 半導体装置及び半導体装置の製造方法
US6077777A (en) Method for forming wires of semiconductor device
JP2983356B2 (ja) 半導体素子の製造方法
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
JP2001102369A (ja) レジスト除去方法
JPH09298188A (ja) 半導体装置の製造方法
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
US6074961A (en) Caro's cleaning of SOG control wafer residue
WO2004067692A1 (en) Solution for removal of post dry etching residues
JPH11204491A (ja) ドライエッチング残留物除去方法
KR20000013247A (ko) 폴리실리콘막의 습식식각방법
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
JP2006319151A (ja) エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
KR100584490B1 (ko) 반도체 소자 패턴의 상부 산화막 식각방법
KR0150668B1 (ko) 반도체 소자 제조방법
KR100528445B1 (ko) 이중 게이트 산화막 형성 방법
CN114895531A (zh) 用于光刻工艺的清洗基底的方法
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
JPH07249607A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees