KR100528445B1 - 이중 게이트 산화막 형성 방법 - Google Patents

이중 게이트 산화막 형성 방법 Download PDF

Info

Publication number
KR100528445B1
KR100528445B1 KR1019970067531A KR19970067531A KR100528445B1 KR 100528445 B1 KR100528445 B1 KR 100528445B1 KR 1019970067531 A KR1019970067531 A KR 1019970067531A KR 19970067531 A KR19970067531 A KR 19970067531A KR 100528445 B1 KR100528445 B1 KR 100528445B1
Authority
KR
South Korea
Prior art keywords
gate oxide
oxide film
region
layer
film
Prior art date
Application number
KR1019970067531A
Other languages
English (en)
Other versions
KR19990048759A (ko
Inventor
이광욱
정승필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970067531A priority Critical patent/KR100528445B1/ko
Publication of KR19990048759A publication Critical patent/KR19990048759A/ko
Application granted granted Critical
Publication of KR100528445B1 publication Critical patent/KR100528445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 이중 게이트 산화막 형성 방법에 관한 것으로, 반도체 기판 상에 제 1 게이트 산화막을 형성하고, 상기 제 1 게이트 산화막 상에 제 1 영역 및 제 2 영역을 정의하여 상기 제 2 영역이 오픈되도록 포토레지스트막 패턴을 형성한다. 상기 포토레지스트막 패턴을 마스크로 사용하여 상기 제 1 영역의 제 1 게이트 산화막을 건식 식각으로 제거한다. 상기 포토레지스트막 패턴을 스트립 한다. 제 1 세정액을 사용하여 잔존 포토레지스트막을 제거하고, 동시에 제 2 영역의 손상층을 산화시킨다. 제 2 세정액을 사용하여 상기 산화된 손상층을 제거한다. 상기 제 1 게이트 산화막을 포함하여 반도체 기판 상에 제 2 게이트 산화막을 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 오존 용액 및 묽은 불산 용액을 사용함으로써, 잔존 포토레지스트막을 효과적으로 제거할 수 있고, 게이트 산화막의 건식 식각에 의해 발생된 손상층을 제거할 수 있으며, 기판의 오염 물질을 제거할 수 있다. 또한, 게이트 산화막의 과식각을 방지하여 공정 마진을 향상시킬 수 있다.

Description

이중 게이트 산화막 형성 방법{A Method of Forming Dual Gate Oxide}
본 발명은 이중 게이트 산화막(dual gate oxide) 형성 방법에 관한 것으로, 좀 더 구체적으로는 메모리 소자(memory device) 및 로직 소자(logic device)를 하나의 칩(one chip) 상에 구현하는 반도체 장치의 이중 게이트 산화막 형성 방법에 관한 것이다.
반도체 소자가 고집적화 및 고기능화 됨에 따라 메모리 소자와 로직 소자를 머지(merge) 시킨 새로운 원 칩(one-chip) 소자에 대한 요구가 증가되고 있다.
그러나, 상기 원 칩은 그 구조의 복잡함으로 인해 제조 공정에 있어서 많은 어려움이 있게 된다.
게이트 산화막 형성 공정에 있어서, 로직 소자의 경우 그 원하는 속도를 얻기 위해 충분히 얇은 게이트 산화막의 두께가 요구된다. 그러나, DRAM 소자의 경우는 상기 얇은 게이트 산화막을 적용할 경우 게이트 산화막 페일(gate oxide fail)이 발생된다.
따라서, DRAM과 로직 소자를 원 칩에 머지 시킨 소자의 제조 공정에 있어서는 새로운 공정 방법인 이중 게이트 산화막 공정을 개발 및 이용하고 있다.
종래 이중 게이트 산화막 공정 순서는, 1차 게이트 산화막을 형성하고, 상기 1차 게이트 산화막을 포토레지스트막 패턴(photoresist layer pattern)을 사용하여 패터닝 한다. 그리고, 상기 포토레지스트막을 제거한 후 상기 1차 게이트 산화막 상에 2차 게이트 산화막을 형성한다.
그러나, 상술한 바와 같은 이중 게이트 산화막 형성 공정은 실제 소자 제조 공정에 적용하는데 있어서 해결해야 할 많은 공정 상의 문제점을 갖는다.
특히, 게이트 산화막의 서로 다른 두께 형성을 위해 사용되는 포토레지스트막 패턴의 제거 공정으로서, 플라즈마(plasma)를 이용한 애싱(ashing) 공정을 수행하는 경우 게이트 산화막에 대한 어택(attack)이 발생된다.
이것은 소자의 신뢰성(reliability) 및 수율(yield)을 감소시키는 주요 원인으로 작용한다.
상기 플라즈마 애싱에 의한 포토레지스트막 패턴 제거시 발생되는 게이트 산화막의 어택을 최소화하기 위해, 현재 습식 세정 공정 및 현상액(developer)을 이용한 스트립(strip) 공정이 많이 사용되고 있다.
상기 스트립 공정은 상기 포토레지스트막 패턴 뿐아니라, 게이트 산화막을 과다 식각 하는 문제점을 갖는다. 또한, 다량의 잔류물을 발생시킴으로써 공정 마진의 확보에 어려움이 있게 된다.
상기 잔류물을 제거하기 위해 SC-1 + DHF 공정을 적용하고 있다.
그러나, 상기 잔류물 제거 공정 역시 게이트 산화막을 과다 식각 함으로써, 공정 마진 확보가 어렵게 된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 이중 게이트 산화막 형성시 사용되는 포토레지스트막 패턴 제거에 있어서, 게이트 산화막의 어택을 방지할 수 있고, 게이트 산화막의 과다 식각을 방지할 수 있는 게이트 산화막 형성 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 이중 게이트 산화막의 공정 마진을 향상시킬 수 있고, 소자의 신뢰도 및 수율을 향상시킬 수 있는 이중 게이트 산화막 형성 방법을 제공함에 있다.
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 이중 게이트 산화막 형성 방법은, 반도체 기판 상에 제 1 게이트 산화막을 형성하는 단계와; 상기 제 1 게이트 산화막 상에 제 1 영역 및 제 2 영역을 정의하여 상기 제 2 영역이 오픈되도록 포토레지스트막 패턴을 형성하는 단계와; 상기 포토레지스트막 패턴을 마스크로 사용하여 상기 제 2 영역의 제 1 게이트 산화막을 그 하부의 반도체 기판이 노출되도록 건식 식각 하는 단계와; 상기 포토레지스트막 패턴을 스트립 하는 단계와; 제 1 세정액을 사용하여 잔존 포토레지스트막 제거 및 상기 제 2 영역의 건식 식각에 의해 발생된 손상층을 산화시키는 단계와; 제 2 세정액을 사용하여 상기 산화된 손상층을 제거하는 단계와; 상기 제 1 게이트 산화막을 포함하여 반도체 기판 상에 제 2 게이트 산화막을 형성하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 제 1 세정액은, 오존 용액이다.
이 방법의 바람직한 실시예에 있어서, 상기 오존 용액의 농도는, 1 ~ 30 ppm의 범위를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 오존 용액의 온도는, 4 ~ 40 ℃ 범위를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 제 2 세정액은, 묽은 불산 용액(DHF)이다.
이 방법의 바람직한 실시예에 있어서, 상기 묽은 불산 용액의 농도는, 0.05 vol％ ~ 2 vol％의 범위를 갖는다.
이 방법의 바람직한 실시예에 있어서, 상기 제 1 및 제 2 세정액에 의한 손상층 제거 및 잔류 포토레지스트막 제거는, 디핑 방식 및 스프레이 방식, 스핀 방식, 그리고 기체 건조 방식 중 어느 하나로 수행된다.
(작용)
본 발명에 의한 이중 게이트 산화막 형성 방법은 오존 및 불산 세정액을 이용하여 잔류 포토레지스트막 및 반도체 기판의 손상층을 제거함으로써, 게이트 산화막의 어택 및 과식각을 방지한다.
(실시예)
도 4를 참조하면, 본 발명의 실시예에 따른 신규한 이중 게이트 산화막 형성 방법은, 반도체 기판(10) 상에 제 1 게이트 산화막(12)을 형성하고, 상기 제 1 게이트 산화막(12) 상에 제 1 영역(a) 및 제 2 영역(b)을 정의하여 상기 제 2 영역(b)이 오픈(open) 되도록 포토레지스트막 패턴(14)을 형성한다. 상기 포토레지스트막 패턴(14)을 마스크로 사용하여 상기 제 1 영역(a)의 제 1 게이트 산화막(12)을 건식 식각으로 제거한다. 상기 포토레지스트막 패턴(14)을 스트립 한다. 제 1 세정액을 사용하여 잔존 포토레지스트막(residual photoresist layer)(14a)을 제거하고, 동시에 제 2 영역(b)의 손상층(15)을 산화시킨다. 제 2 세정액을 사용하여 상기 산화된 손상층을 제거한다. 상기 제 1 게이트 산화막(12a)을 포함하여 반도체 기판(10) 상에 제 2 게이트 산화막(16a, 16b)을 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 오존 용액 및 묽은 불산 용액을 사용함으로써, 잔존 포토레지스트막(14a)을 효과적으로 제거할 수 있고, 게이트 산화막(12)의 건식 식각에 의해 발생된 손상층(15)을 제거할 수 있으며, 기판(10)의 오염 물질을 제거할 수 있다. 또한, 게이트 산화막의 과식각을 방지하여 공정 마진을 향상시킬 수 있다.
이하, 도 1 내지 도 4를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1 내지 도 5는 본 발명의 실시예에 따른 이중 게이트 산화막 형성 방법을 순차적으로 보여주는 수직 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 이중 게이트 산화막 형성 방법은, 먼저 반도체 기판(10) 상에 제 1 게이트 산화막(12)을 형성한다.
상기 제 1 게이트 산화막(12) 상에 제 1 영역(a) 및 제 2 영역(b)을 정의하여 상기 제 2 영역(b)이 오픈되도록 포토레지스트막 패턴(14)을 형성한다.
예를 들어, 상기 제 1 영역(a)은 DRAM의 게이트 산화막 형성 영역이고, 상기 제 2 영역(b)은 로직 소자의 게이트 산화막 형성 영역이다.
도 2에 있어서, 상기 포토레지스트막 패턴(14)을 마스크로 사용하여 상기 제 2 영역(b)의 제 1 게이트 산화막(12)을 그 하부의 반도체 기판(10)이 노출되도록 건식 식각 방법으로 식각 한다. 상기 건식 식각에 의해 상기 제 2 영역(b)의 반도체 기판(10)의 표면층에 손상층(15)이 형성된다.
도 3을 참조하면, 상기 포토레지스트막 패턴(14)을 습식 스트립 또는 현상액 스트립 공정으로 식각 한다.
이때 상기 포토레지스트막 패턴(14)은 모두 제거되지 않고, 잔존 포토레지스트막(14a)이 남게 된다.
도 4에 있어서, 상기 잔존 포토레지스트막(14a)을 제 1 세정액을 사용하여 효과적으로 제거한다.
상기 제 1 세정액은, 순수(deionized water)에 오존(ozone) 기체를 용해시킨 용액으로서, 상기 오존 용액의 농도는 1ppm ~ 30ppm의 범위를 갖는다.
그리고, 상기 오존 용액은, 4℃ ~ 40℃의 온도 범위를 갖는 저온에서 사용하므로 공정의 안정성을 확보하게 된다.
상기 오존 용액으로 상기 잔존 포토레지스트막(14a)을 제거하는 과정에서 상기 손상층(15)이 산화된다.
제 2 세정액을 사용하여 상기 제 1 영역(a) 및 제 2 영역(b)에 대해 세정 공정을 수행한다. 특히, 상기 제 2 영역(b)에 형성된 산화된 손상층이 제거된다.
상기 제 2 세정액은, 묽은 불산 용액(diluted HF solution)으로서, 상기 묽은 불산 용액의 농도는 0.05vol％ ~ 2 vol％의 범위를 갖는다.
또한, 상기 제 1 및 제 2 세정액을 사용하여 세정함으로써, 반도체 기판(10) 표면의 각종 미세 오염 예를 들어, 트레이스 금속(trace metal), 파티클(particle), 자연 산화막(native oxide), 유기성 잔류막(organic residue) 등이 제거된다.
상기 제 1 및 제 2 세정액은 디핑(dipping) 방식 및 스프레이(spray) 방식, 스핀(spin), 그리고 IPA 기체 건조기에 의한 건조 중 어느 하나의 방법으로 수행된다.
마지막으로, 상기 제 1 게이트 산화막(12a)을 포함하여 상기 반도체 기판(10) 상에 제 2 게이트 산화막(16a, 16b)을 형성하면 도 5에 도시된 바와 같이, 제 1 영역(a) 및 제 2 영역(b)에 서로 다른 두께의 게이트 산화막이 형성된다.
상기 제 2 게이트 산화막(16a, 16b)으로서, 예를 들어, 상기 제 2 영역(b)에 50Å 두께의 산화막(16b)이 형성되는 경우, 상기 제 1 영역(a)에는 기존 제 1 게이트 산화막(12a) 상에 20Å 정도의 두께를 갖는 산화막(16a)이 형성된다.
본 발명은 종래의 이중 게이트 산화막 형성 방법이 포토레지스트막 제거시 잔류 포토레지스트막을 형성하는 문제점 및 게이트 산화막을 과식각 하는 문제점을 해결한 것으로서,
오존 용액 및 묽은 불산 용액을 사용함으로써, 잔존 포토레지스트막을 효과적으로 제거할 수 있고, 게이트 산화막의 건식 식각에 의해 발생된 손상층을 제거할 수 있으며, 기판의 오염 물질을 제거할 수 있다. 또한, 게이트 산화막의 과식각을 방지하여 공정 마진을 향상시킬 수 있다.
도 1 내지 도 5는 본 발명의 실시예에 따른 이중 게이트 산화막 형성 방법을 순차적으로 보여주는 수직 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 반도체 기판 12, 12a : 제 1 게이트 산화막
14 : 포토레지스트막 패턴 14a : 잔존 포토레지스트막
15 : 손상층 16 : 제 2 게이트 산화막

Claims (7)

  1. 반도체 기판 상에 제 1 게이트 산화막을 형성하는 단계와;
    상기 제 1 게이트 산화막 상에 제 1 영역 및 제 2 영역을 정의하여, 상기 제 2 영역이 오픈되도록 포토레지스트막 패턴을 형성하는 단계와;
    상기 포토레지스트막 패턴을 마스크로 사용하여 상기 제 2 영역의 제 1 게이트 산화막을 식각하여, 그 하부의 반도체 기판이 노출되도록 하는 단계와;
    상기 포토레지스트막 패턴을 스트립 하는 단계와;
    제 1 세정액을 사용하여 상기 스트립 후 잔존하는 포토레지스트막을 제거하고 및 상기 제 2 영역의 건식 식각에 의해 발생된 손상층을 산화시키는 단계와;
    제 2 세정액을 사용하여 상기 산화된 손상층을 제거하는 단계와;
    상기 제 1 게이트 산화막을 포함하는 반도체 기판 상에 제 2 게이트 산화막(16)을 형성하는 단계를 포함하는 이중 게이트 산화막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 세정액은, 오존 용액인 이중 게이트 산화막 형성 방법.
  3. 제 2 항에 있어서,
    상기 오존 용액의 농도는, 1 ~ 30 ppm의 범위를 갖는 이중 게이트 산화막 형성 방법.
  4. 제 2 항에 있어서,
    상기 오존 용액의 온도는, 4 ~ 40 ℃ 범위를 갖는 이중 게이트 산화막 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 2 세정액은, 묽은 불산 용액(DHF)인 이중 게이트 산화막 형성 방법.
  6. 제 5 항에 있어서,
    상기 묽은 불산 용액의 농도는, 0.05 vol％ ~ 2 vol％의 범위를 갖는 이중 게이트 산화막 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2 세정액에 의한 손상층 제거 및 잔류 포토레지스트막 제거는, 디핑 방식 및 스프레이 방식, 스핀 방식, 그리고 기체 건조 방식 중 어느 하나로 수행되는 이중 게이트 산화막 형성 방법.
KR1019970067531A 1997-12-10 1997-12-10 이중 게이트 산화막 형성 방법 KR100528445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970067531A KR100528445B1 (ko) 1997-12-10 1997-12-10 이중 게이트 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067531A KR100528445B1 (ko) 1997-12-10 1997-12-10 이중 게이트 산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR19990048759A KR19990048759A (ko) 1999-07-05
KR100528445B1 true KR100528445B1 (ko) 2006-02-13

Family

ID=37178733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067531A KR100528445B1 (ko) 1997-12-10 1997-12-10 이중 게이트 산화막 형성 방법

Country Status (1)

Country Link
KR (1) KR100528445B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946041B1 (ko) * 2003-06-16 2010-03-09 주식회사 하이닉스반도체 듀얼 게이트 산화막 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010652A (ko) * 1995-08-19 1997-03-27 마사하루 다카다 공장폐액의 증발탈수장치
US5668035A (en) * 1996-06-10 1997-09-16 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a dual-gate dielectric module for memory with embedded logic technology
KR19980065494A (ko) * 1997-01-10 1998-10-15 김광호 반도체장치의 요철형 커패시터 제조방법
KR19990008631A (ko) * 1997-07-02 1999-02-05 윤종용 반도체 소자의 세정방법
KR19990032347A (ko) * 1997-10-17 1999-05-15 윤종용 이중 산화막 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010652A (ko) * 1995-08-19 1997-03-27 마사하루 다카다 공장폐액의 증발탈수장치
US5668035A (en) * 1996-06-10 1997-09-16 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a dual-gate dielectric module for memory with embedded logic technology
KR19980065494A (ko) * 1997-01-10 1998-10-15 김광호 반도체장치의 요철형 커패시터 제조방법
KR19990008631A (ko) * 1997-07-02 1999-02-05 윤종용 반도체 소자의 세정방법
KR19990032347A (ko) * 1997-10-17 1999-05-15 윤종용 이중 산화막 형성방법

Also Published As

Publication number Publication date
KR19990048759A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100388591B1 (ko) 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법
KR100342641B1 (ko) 반도체 장치의 제조 방법
US6461973B1 (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
KR100528445B1 (ko) 이중 게이트 산화막 형성 방법
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
US5858861A (en) Reducing nitride residue by changing the nitride film surface property
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
KR20030047557A (ko) 반도체 소자의 제조 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100281275B1 (ko) 반도체 소자의 다결정 실리콘 배선 제조방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
US6432618B1 (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
KR100557611B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR20020051170A (ko) 듀얼 게이트 산화막의 제조 방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
KR100468705B1 (ko) 집적 회로 장치의 상이한 두께를 가지는 게이트 산화막 구조 형성 방법
TW432599B (en) Removal of silicon hydroxide layer on polysilicon gate in integrated circuit processing
KR960002772B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
US6833315B1 (en) Removing silicon oxynitride of polysilicon gates in fabricating integrated circuits
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
KR100237752B1 (ko) Eprom 소자의 언더컷 식각 방지방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR19990005859A (ko) 플래쉬 메모리 소자의 워드라인 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee