JP3188023B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3188023B2 JP3188023B2 JP7229593A JP7229593A JP3188023B2 JP 3188023 B2 JP3188023 B2 JP 3188023B2 JP 7229593 A JP7229593 A JP 7229593A JP 7229593 A JP7229593 A JP 7229593A JP 3188023 B2 JP3188023 B2 JP 3188023B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- semiconductor device
- silicon nitride
- transmitted light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものであり、さらに詳しく言えば、第１の保護
膜とこれとは異なる材質の第２の保護膜を重ねた、二重
構造の保護膜のエッチング方法の改良に関するものであ
る。
に関するものであり、さらに詳しく言えば、第１の保護
膜とこれとは異なる材質の第２の保護膜を重ねた、二重
構造の保護膜のエッチング方法の改良に関するものであ
る。
【０００２】
【従来の技術】一般に、半導体集積回路の形成された半
導体チップ上は、シリコン窒化膜等の保護膜で被覆し外
部からの汚染等を防止している。しかし、近年の半導体
集積回路の微細化と高集積化に伴って、半導体チップを
パッケージに封入する際に生じる樹脂応力の影響で半導
体集積回路の特性が害されることが問題となった。この
ため、特にＤＲＡＭやＳＲＡＭ等の半導体記憶装置の分
野では、シリコン窒化膜等の保護膜上にさらに重ねてポ
リイミド膜を形成することにより、かかる応力を緩和
し、組立工程での歩留向上が図られている。
導体チップ上は、シリコン窒化膜等の保護膜で被覆し外
部からの汚染等を防止している。しかし、近年の半導体
集積回路の微細化と高集積化に伴って、半導体チップを
パッケージに封入する際に生じる樹脂応力の影響で半導
体集積回路の特性が害されることが問題となった。この
ため、特にＤＲＡＭやＳＲＡＭ等の半導体記憶装置の分
野では、シリコン窒化膜等の保護膜上にさらに重ねてポ
リイミド膜を形成することにより、かかる応力を緩和
し、組立工程での歩留向上が図られている。
【０００３】従来例の半導体装置の製造方法を図８乃至
図１３を参照して説明する。図８は、ポリイミド膜をパ
ターニングするために使用するレチクルを示す図であ
り、透明ガラス基板（１）上に、クロム（Ｃｒ）が被着
されており、ボンディングパッド領域（２）およびスク
ライブライン領域（３）については、クロム（Ｃｒ）が
除去されて透過光領域となっているものである。このレ
チクルを使用して、上記のポリイミド膜をパターニング
すると、図９に示すように、ボンディングパッド領域
（２）およびスクライブライン領域（３）上のポリイミ
ド膜およびその下のシリコン窒化膜が除去されることに
なる。なお、図９は半導体基板を上方から見た平面図で
あり、上記レチクルに対応したボンディングパッド領域
（２ａ）およびスクライブライン領域（３ａ）およびＴ
ＥＧ（Test Element Group)と呼ばれる一群のモニター
素子（４）の配置例を示している。
図１３を参照して説明する。図８は、ポリイミド膜をパ
ターニングするために使用するレチクルを示す図であ
り、透明ガラス基板（１）上に、クロム（Ｃｒ）が被着
されており、ボンディングパッド領域（２）およびスク
ライブライン領域（３）については、クロム（Ｃｒ）が
除去されて透過光領域となっているものである。このレ
チクルを使用して、上記のポリイミド膜をパターニング
すると、図９に示すように、ボンディングパッド領域
（２）およびスクライブライン領域（３）上のポリイミ
ド膜およびその下のシリコン窒化膜が除去されることに
なる。なお、図９は半導体基板を上方から見た平面図で
あり、上記レチクルに対応したボンディングパッド領域
（２ａ）およびスクライブライン領域（３ａ）およびＴ
ＥＧ（Test Element Group)と呼ばれる一群のモニター
素子（４）の配置例を示している。
【０００４】以下で、図９におけるＡ−Ａ線における断
面に着目して、従来例の半導体装置の製造方法をさらに
詳しく説明する。図１０において、半導体基板（１１）
上にＡｌのボンディングパッド（１２）を形成し、ＣＶ
Ｄ法により第１の保護膜としてシリコン窒化膜（１３）
形成し、さらにこのシリコン窒化膜（１３）上に第２の
保護膜としてポリイミド膜（１４）を所定の膜厚となる
ように塗布している。
面に着目して、従来例の半導体装置の製造方法をさらに
詳しく説明する。図１０において、半導体基板（１１）
上にＡｌのボンディングパッド（１２）を形成し、ＣＶ
Ｄ法により第１の保護膜としてシリコン窒化膜（１３）
形成し、さらにこのシリコン窒化膜（１３）上に第２の
保護膜としてポリイミド膜（１４）を所定の膜厚となる
ように塗布している。
【０００５】図１１において、ポリイミド膜（１４）上
の全面にポジ型のホトレジスト膜（１５）を形成し、図
９に示したレチクルを使用して、ホトレジスト膜（１
５）を露光および現像する。本工程では、ボンディング
パッド（１２）およびスクライブライン領域（２ａ）上
のホトレジスト膜（１５）が穿孔されるとともに、この
穿孔部分から現像液が浸潤することでポリイミド膜（１
４）の溶解が進行してシリコン窒化膜（１３）を露出し
ている。
の全面にポジ型のホトレジスト膜（１５）を形成し、図
９に示したレチクルを使用して、ホトレジスト膜（１
５）を露光および現像する。本工程では、ボンディング
パッド（１２）およびスクライブライン領域（２ａ）上
のホトレジスト膜（１５）が穿孔されるとともに、この
穿孔部分から現像液が浸潤することでポリイミド膜（１
４）の溶解が進行してシリコン窒化膜（１３）を露出し
ている。
【０００６】図１２において、ホトレジスト膜（１５）
を除去した後、ポリイミド膜（１４）をマスクとして、
ＣＨＦ3＋Ｏ2をエッチングガスとして使用してシリコン
窒化膜（１３）をエッチングし、ボンディングパッド
（１２）上のシリコン窒化膜（１３）を除去する。この
ように、従来例の半導体装置の製造方法では、ボンディ
ングパッド（１２）上のシリコン窒化膜（１３）および
ポリイミド膜（１４）を除去しているが、同時にスクラ
イブライン領域（２ａ）上のシリコン窒化膜（１３）お
よびポリイミド膜（１４）を除去されている。これは、
スクライブライン領域（２ａ）上にポリイミド膜（１
４）を残すと、ダイシング時に刃の劣化を招くためであ
る。
を除去した後、ポリイミド膜（１４）をマスクとして、
ＣＨＦ3＋Ｏ2をエッチングガスとして使用してシリコン
窒化膜（１３）をエッチングし、ボンディングパッド
（１２）上のシリコン窒化膜（１３）を除去する。この
ように、従来例の半導体装置の製造方法では、ボンディ
ングパッド（１２）上のシリコン窒化膜（１３）および
ポリイミド膜（１４）を除去しているが、同時にスクラ
イブライン領域（２ａ）上のシリコン窒化膜（１３）お
よびポリイミド膜（１４）を除去されている。これは、
スクライブライン領域（２ａ）上にポリイミド膜（１
４）を残すと、ダイシング時に刃の劣化を招くためであ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、これで
はスクライブライン領域（３ａ）上のシリコン窒化膜
（１３）も除去されてしまうため、この領域に配置され
るＴＥＧ（４）が剥き出しになり、水分や可動イオン等
の影響によってモニター素子の特性が正確に測定できな
いという問題点がある。また、シリコン窒化膜（１３）
のエッチングの際にオーバーエッチングによって、半導
体基板（１１）がエッチングされるおそれもある。
はスクライブライン領域（３ａ）上のシリコン窒化膜
（１３）も除去されてしまうため、この領域に配置され
るＴＥＧ（４）が剥き出しになり、水分や可動イオン等
の影響によってモニター素子の特性が正確に測定できな
いという問題点がある。また、シリコン窒化膜（１３）
のエッチングの際にオーバーエッチングによって、半導
体基板（１１）がエッチングされるおそれもある。
【０００８】したがって、スクライブライン領域（３
ａ）上については、ポリイミド膜（１４）のみを除去
し、シリコン窒化膜（１３）を残すことが必要である
が、従来例の半導体装置の製造方法では、これは明らか
に不可能である。もちろん、シリコン窒化膜（１３）と
ポリイミド膜（１４）とを別個にパターニングすればよ
いわけであるが、これだと製造工程が複雑であり、１回
のホトエッチ工程で実現したいという要求がある。
ａ）上については、ポリイミド膜（１４）のみを除去
し、シリコン窒化膜（１３）を残すことが必要である
が、従来例の半導体装置の製造方法では、これは明らか
に不可能である。もちろん、シリコン窒化膜（１３）と
ポリイミド膜（１４）とを別個にパターニングすればよ
いわけであるが、これだと製造工程が複雑であり、１回
のホトエッチ工程で実現したいという要求がある。
【０００９】本発明は、このような課題に鑑みて創作さ
れたものであり、１回のホトエッチ工程でボンディング
パッド（１２）上のシリコン窒化膜（１３）およびポリ
イミド膜（１４）を除去し、スクライブライン領域（３
ａ）上については、ポリイミド膜（１４）のみを除去す
ることを可能にした半導体装置の製造方法を提供するこ
とを目的としている。
れたものであり、１回のホトエッチ工程でボンディング
パッド（１２）上のシリコン窒化膜（１３）およびポリ
イミド膜（１４）を除去し、スクライブライン領域（３
ａ）上については、ポリイミド膜（１４）のみを除去す
ることを可能にした半導体装置の製造方法を提供するこ
とを目的としている。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１および第２の保護膜をパタ−ニングする
ために、遮光領域、透過光領域および半透過光領域とを
有するレチクルを使用して露光および現像することによ
り、遮光領域に対応した第２の保護膜上の領域について
は厚いホトレジスト膜を残し、透過光領域に対応した第
２の保護膜上の領域についてはホトレジスト膜を除去し
て第２の保護膜を露出し、半透過光領域に対応した第２
の保護膜上の領域については薄いホトレジスト膜を残
し、前記露出部分の第１および第２の保護膜を除去しか
つ前記薄いホトレジスト膜およびその下方の第２の保護
膜とを除去する条件でエッチングすることを特徴として
いる。
造方法は、第１および第２の保護膜をパタ−ニングする
ために、遮光領域、透過光領域および半透過光領域とを
有するレチクルを使用して露光および現像することによ
り、遮光領域に対応した第２の保護膜上の領域について
は厚いホトレジスト膜を残し、透過光領域に対応した第
２の保護膜上の領域についてはホトレジスト膜を除去し
て第２の保護膜を露出し、半透過光領域に対応した第２
の保護膜上の領域については薄いホトレジスト膜を残
し、前記露出部分の第１および第２の保護膜を除去しか
つ前記薄いホトレジスト膜およびその下方の第２の保護
膜とを除去する条件でエッチングすることを特徴として
いる。
【００１１】
【作用】本発明の半導体装置の製造方法によれば、レチ
クル上に半透過光領域を設けているので、１回のホトエ
ッチ工程で、第１および第２の保護膜を除去する領域、
第１および第２の保護膜を残す領域に加えて、第２の保
護膜のみを除去する領域を形成することが可能となる。
クル上に半透過光領域を設けているので、１回のホトエ
ッチ工程で、第１および第２の保護膜を除去する領域、
第１および第２の保護膜を残す領域に加えて、第２の保
護膜のみを除去する領域を形成することが可能となる。
【００１２】
【実施例】次に、本発明の実施例に係る半導体装置の製
造方法を図１乃至図８を参照しながら説明する。 （１）レチクル構造の説明 本発明の実施のために使用するレチクル構造を図１を参
照しながら説明する。透明ガラス基板（１）上の全面に
被着されたクロム（Ｃｒ）が、ボンディングパッド領域
（２）については除去されて透過光領域となっている点
では従来例に係るレチクル構造と同様であるが、スクラ
イブライン領域（３）については半透過光領域となって
いる点で異なる。この半透過光領域とは、光の透過率が
透過光領域で１００％とすれば、半透過光領域では１０
０％以下であることを意味し、クロム（Ｃｒ）に代えて
半透過性材料（シリコン酸化膜、シリコン窒化膜等）を
被着するか、若しくは約０.1ミクロン以下の間隔で刻ん
だクロムのメッシュ・パタ−ン等によって形成すること
ができる。
造方法を図１乃至図８を参照しながら説明する。 （１）レチクル構造の説明 本発明の実施のために使用するレチクル構造を図１を参
照しながら説明する。透明ガラス基板（１）上の全面に
被着されたクロム（Ｃｒ）が、ボンディングパッド領域
（２）については除去されて透過光領域となっている点
では従来例に係るレチクル構造と同様であるが、スクラ
イブライン領域（３）については半透過光領域となって
いる点で異なる。この半透過光領域とは、光の透過率が
透過光領域で１００％とすれば、半透過光領域では１０
０％以下であることを意味し、クロム（Ｃｒ）に代えて
半透過性材料（シリコン酸化膜、シリコン窒化膜等）を
被着するか、若しくは約０.1ミクロン以下の間隔で刻ん
だクロムのメッシュ・パタ−ン等によって形成すること
ができる。
【００１３】このレチクルを使用してポリイミド膜およ
びシリコン窒化膜をパターニングすると、図２に示すよ
うに、ボンディングパッド領域（２ａ）のポリイミド膜
およびシリコン窒化膜は除去される。なお、図２は半導
体基板を上方から見た平面図であり、上記レチクルに対
応したボンディングパッド領域（２ａ）、スクライブラ
イン領域（３ａ）およびＴＥＧ（４）の配置を示してい
る。
びシリコン窒化膜をパターニングすると、図２に示すよ
うに、ボンディングパッド領域（２ａ）のポリイミド膜
およびシリコン窒化膜は除去される。なお、図２は半導
体基板を上方から見た平面図であり、上記レチクルに対
応したボンディングパッド領域（２ａ）、スクライブラ
イン領域（３ａ）およびＴＥＧ（４）の配置を示してい
る。
【００１４】（２）半導体装置の製造方法の説明 次に、上記のレチクルを使用した半導体装置の製造方法
を図２におけるＢ−Ｂ線断面に着目し、図３乃至図６を
参照しながら説明する。図３において、半導体基板（２
１）上にスパッタ法によりＡｌを半導体基板（１１）上
の全面に付着し、パタ−ニングして配線およびボンディ
ングパッド（２２）を形成し、ＣＶＤ法により第１の保
護膜としてシリコン窒化膜（２３）を形成し、さらにこ
のシリコン窒化膜（２３）上に第２の保護膜としてポリ
イミド膜（１４）を所定の膜厚となるように塗布してい
る。
を図２におけるＢ−Ｂ線断面に着目し、図３乃至図６を
参照しながら説明する。図３において、半導体基板（２
１）上にスパッタ法によりＡｌを半導体基板（１１）上
の全面に付着し、パタ−ニングして配線およびボンディ
ングパッド（２２）を形成し、ＣＶＤ法により第１の保
護膜としてシリコン窒化膜（２３）を形成し、さらにこ
のシリコン窒化膜（２３）上に第２の保護膜としてポリ
イミド膜（１４）を所定の膜厚となるように塗布してい
る。
【００１５】図４において、ポリイミド膜（２４）上の
全面にポジ型のホトレジスト膜（２５）を形成し、図１
に示したレチクルを使用して、ホトレジスト膜（２５）
を露光および現像する。本工程により、ボンディングパ
ッド（２２）上のホトレジスト膜（２５）が穿孔される
とともに、この穿孔部分から現像液が浸潤することでポ
リイミド膜（２４）の溶解が進行する。一方、スクライ
ブライン領域（３ａ）の上では光の透過率が下がってい
るので現像速度が遅くなる結果、薄いホトレジスト膜
（２５ａ）が残っている。この他の部分では、本来の厚
いホトレジスト膜（２５ｂ）が残っている。
全面にポジ型のホトレジスト膜（２５）を形成し、図１
に示したレチクルを使用して、ホトレジスト膜（２５）
を露光および現像する。本工程により、ボンディングパ
ッド（２２）上のホトレジスト膜（２５）が穿孔される
とともに、この穿孔部分から現像液が浸潤することでポ
リイミド膜（２４）の溶解が進行する。一方、スクライ
ブライン領域（３ａ）の上では光の透過率が下がってい
るので現像速度が遅くなる結果、薄いホトレジスト膜
（２５ａ）が残っている。この他の部分では、本来の厚
いホトレジスト膜（２５ｂ）が残っている。
【００１６】図５において、ホトレジスト膜（２５）の
穿孔部分のポリイミド膜（２４）およびシリコン窒化膜
（２３）を除去し、かつ前記薄いホトレジスト膜（２５
ａ）およびその下方のポリイミド膜（２４）とを同時に
除去する条件でエッチングする。なお、厚いホトレジス
ト膜（２５ｂ）はエッチングの後、除去する。本工程
は、従来例と同様にＣＨＦ3＋Ｏ2をエッチングガスとし
て使用したドライエッチング工程であるが、上記の条件
を満足するようにＯ2のガス流量またはポリイミド膜
（２４）のベ−ク条件を選択している。これらの膜のエ
ッチングレ−トとＯ2ガス流量との関係は、図６に示す
ように、ポリイミド膜（２４）とホトレジスト膜（２
５）では右上がりの傾向であるが、シリコン窒化膜（２
３）ではいったん最大値を示した後は減少する傾向を示
す。したがって、膜厚に応じて適当なＯ2ガス流量を選
んで上記の条件を満足することが可能である。一例を示
せば、ポリイミド膜（２４）、シリコン窒化膜（２
３）、薄いホトレジスト膜（２５ａ）の膜厚がそれぞれ
２００００Å，７０００Å，５０００Åである場合、Ｏ
2のガス流量比（O2／CHF3+O2) は約３０〜４０％ に選
択するとよい。
穿孔部分のポリイミド膜（２４）およびシリコン窒化膜
（２３）を除去し、かつ前記薄いホトレジスト膜（２５
ａ）およびその下方のポリイミド膜（２４）とを同時に
除去する条件でエッチングする。なお、厚いホトレジス
ト膜（２５ｂ）はエッチングの後、除去する。本工程
は、従来例と同様にＣＨＦ3＋Ｏ2をエッチングガスとし
て使用したドライエッチング工程であるが、上記の条件
を満足するようにＯ2のガス流量またはポリイミド膜
（２４）のベ−ク条件を選択している。これらの膜のエ
ッチングレ−トとＯ2ガス流量との関係は、図６に示す
ように、ポリイミド膜（２４）とホトレジスト膜（２
５）では右上がりの傾向であるが、シリコン窒化膜（２
３）ではいったん最大値を示した後は減少する傾向を示
す。したがって、膜厚に応じて適当なＯ2ガス流量を選
んで上記の条件を満足することが可能である。一例を示
せば、ポリイミド膜（２４）、シリコン窒化膜（２
３）、薄いホトレジスト膜（２５ａ）の膜厚がそれぞれ
２００００Å，７０００Å，５０００Åである場合、Ｏ
2のガス流量比（O2／CHF3+O2) は約３０〜４０％ に選
択するとよい。
【００１７】このように、本発明の半導体装置の製造方
法によれば、レチクル上のスクライブライン領域（３
ａ）を半透過光領域としているので、１回のホトエッチ
工程で、ボンディングパッド（２２）上のシリコン窒化
膜（２３）およびポリイミド膜（２４）を除去し、スク
ライブライン領域（３ａ）上については、ポリイミド膜
（２４）のみを除去することができる。
法によれば、レチクル上のスクライブライン領域（３
ａ）を半透過光領域としているので、１回のホトエッチ
工程で、ボンディングパッド（２２）上のシリコン窒化
膜（２３）およびポリイミド膜（２４）を除去し、スク
ライブライン領域（３ａ）上については、ポリイミド膜
（２４）のみを除去することができる。
【００１８】なお、本実施例では、スクライブライン領
域（３ａ）を半透過光領域としてパタ−ニングしている
が、本発明はこれに限定されることなく、他の領域を対
象としてもよい。例えば、本発明は、図７に示すよう
な、メモリセルのマトリックス領域（３１）のみをポリ
イミド膜で被覆し、周辺回路領域（３２）においてはポ
リイミド膜を除去してシリコン窒化膜のみを残し、ボン
ディングパッド領域（３３）においてポリイミド膜およ
びシリコン窒化膜を除去した半導体装置の製造にも適用
することができるものである。
域（３ａ）を半透過光領域としてパタ−ニングしている
が、本発明はこれに限定されることなく、他の領域を対
象としてもよい。例えば、本発明は、図７に示すよう
な、メモリセルのマトリックス領域（３１）のみをポリ
イミド膜で被覆し、周辺回路領域（３２）においてはポ
リイミド膜を除去してシリコン窒化膜のみを残し、ボン
ディングパッド領域（３３）においてポリイミド膜およ
びシリコン窒化膜を除去した半導体装置の製造にも適用
することができるものである。
【００１９】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、１回のホトエッチ工程で、ボン
ディングパッド上のシリコン窒化膜およびポリイミド膜
を除去し、スクライブライン領域上については、ポリイ
ミド膜のみを除去することが可能である。これにより、
スクライブライン領域上にはシリコン窒化膜が残るの
で、ＴＥＧのモニター素子の特性を正しく測定できる。
置の製造方法によれば、１回のホトエッチ工程で、ボン
ディングパッド上のシリコン窒化膜およびポリイミド膜
を除去し、スクライブライン領域上については、ポリイ
ミド膜のみを除去することが可能である。これにより、
スクライブライン領域上にはシリコン窒化膜が残るの
で、ＴＥＧのモニター素子の特性を正しく測定できる。
【００２０】また、本発明の半導体装置の製造方法によ
れば、１回のホトエッチ工程のみでパタ−ニングできる
ので、製造工程が簡略化できるという利点も有してい
る。
れば、１回のホトエッチ工程のみでパタ−ニングできる
ので、製造工程が簡略化できるという利点も有してい
る。
【図１】本発明の実施例に係るレチクルを示す平面図で
ある。
ある。
【図２】本発明の実施例に係る半導体基板を示す平面図
である。
である。
【図３】本発明の実施例に係る半導体装置の製造方法を
示す第１の断面図である。
示す第１の断面図である。
【図４】本発明の実施例に係る半導体装置の製造方法を
示す第２の断面図である。
示す第２の断面図である。
【図５】本発明の実施例に係る半導体装置の製造方法を
示す第３の断面図である。
示す第３の断面図である。
【図６】エッチングレ−トとＯ2ガス流量との関係を示
す図である。
す図である。
【図７】本発明の実施例に係る半導体基板を示す平面図
である。
である。
【図８】従来例に係るレチクルを示す平面図である。
【図９】従来例に係る半導体基板を示す平面図である。
【図１０】従来例に係る半導体装置の製造方法を示す第
１の断面図である。
１の断面図である。
【図１１】従来例に係る半導体装置の製造方法を示す第
２の断面図である。
２の断面図である。
【図１２】従来例に係る半導体装置の製造方法を示す第
３の断面図である。
３の断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 1/08 G03F 7/26 H01L 21/301 H01L 21/318
Claims (1)
- 【請求項１】 半導体基板上にシリコン窒化膜から成る
第１の保護膜およびポリイミド膜から成る第２の保護膜
をこの順に重ねて形成する工程と、 前記第２の保護膜上の全面にホトレジスト膜を形成する
工程と、 遮光領域、透過光領域および半透過光領域とを有するレ
チクルを使用し、当該レチクルの透過光領域をボンディ
ングパッド領域上に配置し、半透過光領域をスクライブ
ライン領域に配置した状態で、前記ホトレジスト膜を露
光および現像することにより、遮光領域に対応した第２
の保護膜上の領域については厚いホトレジスト膜を残
し、透過光領域に対応した第２の保護膜上の領域につい
てはホトレジスト膜を除去し、半透過光領域に対応した
第２の保護膜上の領域については薄いホトレジスト膜を
残す工程と、 前記第１および第２の保護膜を除去しかつ前記薄いホト
レジスト膜およびその下方の第２の保護膜とを除去する
条件でエッチングする工程とを具備することを特徴とし
た半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229593A JP3188023B2 (ja) | 1993-03-30 | 1993-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229593A JP3188023B2 (ja) | 1993-03-30 | 1993-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283416A JPH06283416A (ja) | 1994-10-07 |
| JP3188023B2 true JP3188023B2 (ja) | 2001-07-16 |
Family
ID=13485137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7229593A Expired - Fee Related JP3188023B2 (ja) | 1993-03-30 | 1993-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3188023B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11503403B2 (en) | 2018-08-07 | 2022-11-15 | Sony Corporation | Sound output device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094008A (ja) * | 2000-09-20 | 2002-03-29 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
-
1993
- 1993-03-30 JP JP7229593A patent/JP3188023B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11503403B2 (en) | 2018-08-07 | 2022-11-15 | Sony Corporation | Sound output device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283416A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| US6670104B2 (en) | Pattern forming method and method of manufacturing thin film transistor | |
| KR100394069B1 (ko) | 액정표시패널의 고유번호 표시부의 구조 및 그 제조방법 | |
| JP3188023B2 (ja) | 半導体装置の製造方法 | |
| US4400454A (en) | Process of producing color solid image pickup element base plates | |
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| US4581316A (en) | Method of forming resist patterns in negative photoresist layer using false pattern | |
| CN108878454B (zh) | 显示面板、其制作方法及显示装置 | |
| US5864170A (en) | Semiconductor device having bonding pad and scribe line | |
| KR0169226B1 (ko) | 반도체장치의 패드부 형성방법 | |
| JPS61113062A (ja) | フオトマスク | |
| JPH0548928B2 (ja) | ||
| JP2992171B2 (ja) | 半導体装置の製造方法 | |
| JPH07169670A (ja) | 半導体装置の製造方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JP2626234B2 (ja) | 半導体装置の製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPH05166805A (ja) | パターン形成方法 | |
| JP2739787B2 (ja) | 半導体装置 | |
| KR19990070955A (ko) | 반도체소자의 보호막을 재작업하는 방법 | |
| JPH0582487A (ja) | エツチングマスクの形成方法 | |
| JPH0653107A (ja) | 半導体装置の製造方法 | |
| JPH09160217A (ja) | フォトマスク及びフォトマスクの形成方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH01293620A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |