KR20010074334A - 반도체소자 제조용 포토마스크 - Google Patents

Abstract

본 발명은 반도체소자 제조용 포토마스크에 관한 것이다.

본 발명에 따른 반도체소자 제조용 포토마스크는, P형 반도체기판 상에 반도체소자의 셀을 형성하기 위한 패턴이 형성된 셀영역과 상기 P형 반도체기판의 상기 셀 주변부에 스크라이브라인을 형성하기 위하여 상기 셀영역의 주변부에 형성된 스크라이브라인영역을 구비하는 반도체소자 제조용 포토마스크에 있어서, 상기 셀영역과 소정간격 이격되어 로테이션키가 형성되어 있는 것을 특징으로 한다.

따라서, P형 반도체기판 상에 형성된 반도체소자를 통전시킬 때 쇼트가 발생하는 것을 방지할 수 있는 효과가 있다.

Description

반도체소자 제조용 포토마스크{Photo mask for manufacturing semiconductor device}

본 발명은 반도체소자 제조용 포토마스크에 관한 것으로써, 보다 상세하게는 로테이션키(Rotation key)의 형성 위치의 이상에 의해서 P형 반도체기판 상에 형성된 반도체소자를 통전시킬 때 쇼트(Short)가 발생하는 것을 방지할 수 있는 반도체소자 제조용 포토마스크에 관한 것이다.

통상, 반도체소자 제조공정은 반도체기판 상에 산화막, 질화막, 금속막 등의 특정막을 적층하는 성막공정과 상기 특정막을 사진식각하여 패턴(Patternn)을 형성하는 리소그라피(Lithography)공정을 필수적으로 구비한다.

여기서 상기 리소그라피공정의 사진공정은 반도체기판 상부에 포토마스크(Photo mask)를 위치시킨 후 빛으로 노광하는 노광공정과 상기 노광공정에 의해서 노광된 특정막을 현상하는 현상공정으로 이루어진다.

도1은 일반적인 반도체소자의 구조를 설명하기 위한 단면도이고, 도2는 도1의 반도체소자를 제조하기 위한 포토마스크의 사용상태를 설명하기 위한 평면도이고, 도3은 도2에 도시된 포토마스크를 이용하여 P형 반도체기판 상에 로테이션키를 형성한 상태를 설명하기 위한 평면도이다.

도1을 참조하면, P형 반도체기판(20)에 메인칩(Main chip)이 형성되는 셀(Cell)과 완성된 반도체 칩을 슬라이싱(Slicing)하는 스크라이브라인(Scribe line)이 한정되어 있고, 상기 셀에서 스크라이브라인까지 포토마스크의 얼라인키(Align key) 즉, 로테이션키(Rotation key)로 기능하는 N-웰(22)이 형성되어 있고, 상기 N-웰(22)과 인접하여 P-웰(24)이 형성되어 있다.

그리고, 상기 N-웰(22) 내부에는 N⁺영역(26)이 형성되어 있고, 상기 P-웰(24) 내부에는 P⁺영역(28)이 형성되어 있다.

그리고, 상기 P형 반도체기판(20) 상에 필드산화막(30)이 형성되어 있고, 상기 필드산화막(30) 상부에 층간절연막 패턴(32)이 형성되어 있다.

또한, 상기 층간절연막 패턴(32) 양측에 금속막 패턴(34)이 형성되어 있고, 상기 금속막 패턴(34)의 일측에 외부 전기신호가 인가되는 패드(Pad : 36)가 형성되어 있다.

전술한 반도체소자 구조는 도3에 도시된 바와 같이 로테이션키(44)로 기능하는 상기 N-웰(22)이 셀(40)과 인접하게 스크라이브라인(42)에 형성된다. 그리고, 상기 N-웰(22)은 도1에 도시된 포토마스크를 포토레지스트(Photoresist)가 전면에 도포된 P형 반도체기판(20) 상부에 위치시킨 후 노광하고 현상함으로써 포토레지스트 패턴(Photoresist pattern)을 형성하고, 포토레지스트 패턴을 마스크로 이용하여 이온주입공정을 수행함으로써 형성된다.

또한, 전술한 바와 같은 노광공정을 진행함에 있어서 도1에 도시된 포토마스크를 P형 반도체기판(20)의 일측으로 이동하여 포토마스크의 스크라이브라인영역(12)을 서로 중첩시켜 로테이션키(14)가 일직선상에 놓이도록 하여 다시 노광공정을 진행함으로써 로테이션키(14)의 수평정도에 의해서 포토마스크의 얼라인상태를 평가하고 있다.

그러나, 전술한 바와 같은 구조로 P형 반도체기판(20)에 형성된 반도체소자는 패드(36)에 외부 전기신호를 인가하게 되면, 외부 전기신호가 일측 금속막 패턴(34), N⁺영역(26), N-웰(22), 타측 금속막 패턴(34) 및 P⁺영역(28)을 통해서 외부로 인출됨으로써 완성된 반도체소자를 쇼트(Short)시키는 문제점이 있었다. 이것은 포토마스크의 로테이션키(14)로 기능하는 N-웰(22)이 셀영역(10)과 접촉되어 있기 때문이다.

본 발명의 목적은, 포토마스크의 로테이션키가 셀영역과 접촉되어 있음으로 인해서 이를 이용하여 완성된 반도체소자가 쇼트되는 것을 방지할 수 있는 반도체소자 제조용 포토마스크를 제공하는 데 있다.

도1은 P형 반도체기판 상에 형성된 일반적인 반도체소자의 구조를 설명하기 위한 단면도이다.

도2는 도1의 반도체소자를 제조하기 위한 포토마스크의 사용상태를 설명하기 위한 평면도이다.

도3은 도2에 도시된 포토마스크를 이용하여 P형 반도체기판 상에 로테이션키를 형성한 상태를 설명하기 위한 평면도이다.

도4는 본 발명에 따른 반도체소자 제조용 포토마스크의 일 실시예를 나타내는 평면도이다.

도5는 도4에 도시된 포토마스크를 이용하여 P형 반도체기판 상에 형성된 반도체소자의 단면도이다.

도6은 도4에 도시된 포토마스크를 이용하여 P형 반도체기판 상에 로테이션키를 형성한 상태를 설명하기 위한 평면도이다.

※도면의 주요부분에 대한 부호의 설명

10, 50 : 셀영역 12, 52 : 스크라이브라인영역

14, 44, 54, 84 : 로테이션키 20, 60 : P형 반도체기판

22, 62 : N-웰 24, 64 : P-웰

26, 66 : N⁺영역 28, 68 : P⁺영역

30, 70 : 필드산화막 32, 72 : 층간절연막

34, 74 : 금속막 패턴 36, 76 : 패드

40, 80 : 셀 42, 82 : 스크라이브라인

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자 제조용 포토마스크는, P형 반도체기판 상에 반도체소자의 셀을 형성하기 위한 패턴이 형성된 셀영역과 상기 P형 반도체기판의 상기 셀 주변부에 스크라이브라인을 형성하기 위하여 상기 셀영역의 주변부에 형성된 스크라이브라인영역을 구비하는 반도체소자 제조용 포토마스크에 있어서, 상기 셀영역과 소정간격 이격되어 로테이션키가 형성되어 있는 것을 특징으로 한다.

상기 로테이션키는 상기 셀영역과 30㎛이상 이격될 수 있다.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도4는 본 발명에 따른 반도체소자 제조용 포토마스크의 일 실시예를 나타내는 평면도이고, 도5는 도4에 도시된 포토마스크를 사용하여 제조된 반도체소자의 단면도이고, 도6은 도4에 도시된 포토마스크를 사용하여 제조된 반도체소자의 평면도이다.

본 발명에 따른 반도체소자 제조용 포토마스크는 도4에 도시된 바와 같이

셀영역(50)과 소정간격 이격된 위치의 스크라이브라인영역(52)에 로테이션키(54)가 형성되어 있는 것에 특징이 있다. 여기서 상기 셀영역(50)과 로테이션키(54)는 디자인룰(Design rule)을 감안하여 30㎛정도 이격되어 있다.

따라서, 상기 도4의 포토마스크를 이용하여 제조된 반도체소자는 도5에 도시된 바와 같이 P형 반도체기판(60)에 메인칩이 형성되는 셀과 완성된 반도체 칩을 슬라이싱하는 스크라이브라인이 한정되고, 상기 셀과 30㎛ 이격된 P형 반도체기판(60) 내부에 얼라인키 즉, 로테이션키로 기능하는 N-웰(62)이 형성되어 있다. 여기서 상기 N-웰(62)은 도4에 도시된 바와 같은 포토마스크를 포토레지스트가 전면에 도포된 P형 반도체기판(60) 상부에 위치시킨 후 노광하고 현상함으로써 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 이용한 이온주입공정을 수행함으로써 형성하는 것이다.

그리고, 상기 셀의 P형 반도체기판(60) 내부에 N⁺영역(66)이 형성되어 있고, 상기 N⁺영역(66)과 N-웰(62) 사이의 스크라이브라인의 P형 반도체기판(60) 내부에 P-웰(64)이 형성되어 있다.

그리고, 상기 N-웰(62) 내부에는 N⁺영역(66)이 형성되어 있고, 상기 P-웰(64) 내부에는 P⁺영역(68)이 형성되어 있다.

그리고, 상기 P형 반도체기판(60) 상에 필드산화막(70)이 형성되어 있고, 상기 필드산화막(70) 상부에 층간절연막 패턴(72)이 형성되어 있다.

또한, 상기 층간절연막 패턴(72) 양측에 금속막 패턴(74)이 형성되어 있고, 상기 금속막 패턴(74)의 일측에 외부 전기신호가 인가되는 패드(76)가 형성되어 있다.

이와 같은 구조의 로테이션키(84)는 도6에 도시된 바와 같이 셀(80)과셀(80)을 구분하는 스크라이브라인(82)에 형성되고, 상기 로테이션키(84)는 셀(80)과 30㎛정도 이격되어 형성되는 것이다.

따라서, P형 반도체기판(60)에 형성된 반도체소자의 패드(76)에 외부 전기신호를 인가하게 되면, 외부 전기신호는 종래와 같이 로테이션키로 기능하는 N-웰(62)을 경유하여 외부로 인출되는 것이 방지된다.

따라서, 본 발명에 의하면 P형 반도체기판 상의 셀과 이격된 위치에 로테이션키로 기능하는 N-웰을 형성함으로써 로테이션키의 형성위치의 이상에 의해서 완성된 반도체소자가 쇼트되는 것을 방지할 수 있는 효과가 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

1. P형 반도체기판 상에 반도체소자의 셀을 형성하기 위한 패턴이 형성된 셀영역과 상기 P형 반도체기판의 상기 셀 주변부에 스크라이브라인을 형성하기 위하여 상기 셀영역의 주변부에 형성된 스크라이브라인영역을 구비하는 반도체소자 제조용 포토마스크에 있어서,

   상기 셀영역과 소정간격 이격되어 로테이션키가 형성되어 있는 것을 특징으로 하는 반도체소자 제조용 포토마스크.
2. 제 1 항에 있어서,

   상기 로테이션키는 상기 셀영역과 30㎛이상 이격되어 있는 것을 특징으로 하는 상기 반도체소자 제조용 포토마스크.