KR100307222B1 - 마스크 프레임 - Google Patents

마스크 프레임 Download PDF

Info

Publication number
KR100307222B1
KR100307222B1 KR1019980020981A KR19980020981A KR100307222B1 KR 100307222 B1 KR100307222 B1 KR 100307222B1 KR 1019980020981 A KR1019980020981 A KR 1019980020981A KR 19980020981 A KR19980020981 A KR 19980020981A KR 100307222 B1 KR100307222 B1 KR 100307222B1
Authority
KR
South Korea
Prior art keywords
mask frame
alignment mark
semiconductor device
pattern
alignment
Prior art date
Application number
KR1019980020981A
Other languages
English (en)
Other versions
KR20000000991A (ko
Inventor
허철
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980020981A priority Critical patent/KR100307222B1/ko
Publication of KR20000000991A publication Critical patent/KR20000000991A/ko
Application granted granted Critical
Publication of KR100307222B1 publication Critical patent/KR100307222B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 마스크 프레임 ( mask frame ) 에 관한 것으로, 반도체기판의 정렬마크와 정렬시켜 반도체기판 상부의 감광막을 노광 및 현상하여 패턴을 형성할 수 있도록 하는 반도체소자의 마스크 프레임에 있어서, 후속 CMP 공정시 과도한 CMP 공정으로부터 정렬마크를 보호할 수 있는 더미패턴을 형성할 수 있도록 마스크 프레임의 오픈 영역에 다수의 차광영역이 구비되는 마스크 프레임을 형성하고 이를 이용하여 반도체소자를 형성함으로써 후속 CMP 공정시 정렬마크가 손상되는 현상을 방지할 수 있어 정렬도를 향상시킬 수 있어 반도체소자의 제조공정을 용이하게 실시할 수 있는 기술이다.

Description

마스크 프레임
본 발명은 마스크 프레임에 관한 것으로, 특히 반도체소자의 소자분리공정과 같이 후속공정으로 화학기계연마 ( chemical mechanical polishing, 이하에서 CMP라 함 ) 공정을 적용하는 마스크 프레임의 오픈영역에 별도의 패턴을 형성하여 후속공정인 CMP 공정시 정렬마크 또는 패턴이 손상되는 현상을 방지하는 기술에 관한 것이다.
일반적으로, 정렬마크나 중첩마크는 셀의 여유면적이나 셀과 셀 사이의 공간, 예를들면 스크라이브 라인이나 프레임 ( frame ) 등의 여유면적에 형성한다.
그리고, 상기 여유면적 상부에 정렬마크가 형성된 마스크 프레임을 이용하여 마스크를 정렬하고 노광 및 현상공정을 실시한다.
이때, 상기 프레임은 정렬마크의 정렬부분 외의 부분은 오픈시켜 형성된 것으로 이를 이용한 노광 및 현상공정시 셀부의 바깥부분을 정렬마크만이 형성된 상태로 형성한다.
그리고, 셀의 바깥부분에 위치한 정렬마크는 주변에 별도의 패턴이 형성되어 있지 않아 후속공정인 CMP 공정시 손상되기 용이하다.
그로인하여, 후속공정 진행시 정렬이 어려워지게되어 반도체소자의 제조공정을 어렵게 하는 문제점이 있다.
도 1 은 종래기술에 따른 마스크 프레임을 도시한 평면도이다.
먼저, 정렬마크(103)가 구비되고, 후속 마스크 공정에서 형성될 정렬마크가 위치하는 지역(107)을 도시한다.
그리고, "105"는 마스크 프레임의 오픈된 공간을 도시한다. (도 1)
상기한 바와같이 종래기술에 따른 반도체소자의 제조방법은, 오픈된 영역에 형성된 정렬마크가 CMP 공정시 손상되어 후속공정시 정렬에 어려움을 가지며 그에 따른 중첩정확도를 저하시켜 반도체소자의 제조를 어렵게 하는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기위하여, 정렬마크가 구비되는 반도체소자의 여유면적에 규칙적으로 정렬마크와 같은 높이의 절연패턴을 형성할 수 있도록 형성된 마스크 프레임을 제공하는데 그 목적이 있다.
도 1 는 종래기술에 따른 마스크 프레임을 도시한 평면을 도시한 계략도.
도 2 는 본 발명의 실시예에 따른 마스크 프레임을 도시한 평면을 도시한 계략도.
※ 도면의 주요 부분에 대한 부호의 설명
103,203 : 정렬마크 105 : 오픈된 공간
107 : 오픈되어 후속 마스크 공정에 정렬마크가 형성될 영역
205 : 오픈된 공간
207 : 차광영역
이상의 목적을 달성하기위해 본 발명에 마스크 프레임은,
반도체기판의 정렬마크와 정렬시켜 반도체기판 상부의 감광막을 노광 및 현상하여 패턴을 형성할 수 있도록 하는 반도체소자의 마스크 프레임에 있어서,
후속 CMP 공정시 과도한 CMP 공정으로부터 정렬마크를 보호할 수 있는 더미패턴을 형성할 수 있도록 마스크 프레임의 오픈 영역에 다수의 차광영역이 구비되는 것을 특징으로한다.
이상의 목적을 달성하기 위한 본 발명의 원리는, 정렬마크를 이용하여 마스크를 정렬시킬 수 있는 마스크 프레임에 정렬마크가 형성되는 부분과 후속공정으로 정렬마크가 형성될 오픈 영역에 일정한 간격, 예를들면 가로, 세로 각각 100 ㎛ 정도의 크기로 오픈된 영역과 차광영역을 형성함으로써 반도체기판 상부의 정렬마크 주변에 별도의 패턴이 형성되어 후속공정인 CMP 공정시 정렬마크가 손상되는 것을 방지할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체소자의 마스크 프레임을 도시한 평면도이다.
도 2a 를 참조하면, 마스크 프레임의 정렬마크(203) 부분을 제외한 모든 부분의 오픈 영역에 일정간격으로 차광영역을 형성하되, 이를 가로, 세로 각각 100 ㎛ 정도의 크기로 오픈영역(205)과 차광영역(207)을 형성한다.
이로인하여, 상기 마스크 프레임을 이용한 노광 및 현상공정으로 반도체기판 상부에 패턴을 형성하는 경우, 정렬마크가 형성되는 부분에 별도의 패턴, 즉 더미패턴이 구비되어 후속 CMP 공정시 상기 정렬마크가 과도하게 CMP 되어 손상되지않도록 한다.
이때, 상기 더미패턴은, 정렬마크 하나의 크기인 가로 세로 각각 100 ㎛ 의 크기로 형성할 수도 있으며, 가로 세로의 크기를 다르게 하여 형성할 수도 있다.
그리고, 상기 차광영역, 즉 더미패턴은 사각형, 원형 또는 삼각형과 같은 도형으로 형성할 수 있으며, 셀부, 주변회로부 또는 마스크 프레임 등에 형성할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 마스크 프레임은, 마스크 프레임의 여유공간에 일정간격으로 오픈영역과 차광영역을 형성하고 이를 이용한 후속공정시 정렬마크의 주변에 패턴을 형성함으로써 후속 CMP 공정시 정렬마크가 손상되는 현상을 방지할 수 있어 후속공정을 용이하게 실시할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 반도체기판의 정렬마크와 정렬시켜 반도체기판 상부의 감광막을 노광 및 현상하여 패턴을 형성할 수 있도록 하는 반도체소자의 마스크 프레임에 있어서,
    후속 CMP 공정시 과도한 CMP 공정으로부터 정렬마크를 보호할 수 있는 더미패턴을 형성할 수 있도록 마스크 프레임의 오픈 영역에 다수의 차광영역이 구비되는 마스크 프레임.
  2. 제 1 항에 있어서,
    상기 차광영역은 사각형, 원형 또는 삼각형과 같은 도형으로 형성되는 것을 특징으로하는 마스크 프레임.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 차광영역은 정렬마크 하나의 크기로 형성하는 것을 특징으로하는 마스크 프레임.
  4. 제 1 항에 있어서,
    상기 더미패턴은 셀부, 주변회로부 또는 마스크 프레임에 구비되는 것을 특징으로하는 마스크 프레임.
KR1019980020981A 1998-06-05 1998-06-05 마스크 프레임 KR100307222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980020981A KR100307222B1 (ko) 1998-06-05 1998-06-05 마스크 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020981A KR100307222B1 (ko) 1998-06-05 1998-06-05 마스크 프레임

Publications (2)

Publication Number Publication Date
KR20000000991A KR20000000991A (ko) 2000-01-15
KR100307222B1 true KR100307222B1 (ko) 2001-10-19

Family

ID=19538533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020981A KR100307222B1 (ko) 1998-06-05 1998-06-05 마스크 프레임

Country Status (1)

Country Link
KR (1) KR100307222B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500934B1 (ko) * 2000-05-31 2005-07-14 주식회사 하이닉스반도체 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263311A (ja) * 1994-03-22 1995-10-13 Oki Electric Ind Co Ltd 位置合わせ用マーク構造、その製法、リソグラフィマスク
JPH0963945A (ja) * 1995-08-25 1997-03-07 Toko Inc ウエハのアラインメントマークの配置方法
JPH09232223A (ja) * 1996-02-19 1997-09-05 Canon Inc アライメント方法
US5705320A (en) * 1996-11-12 1998-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Recovery of alignment marks and laser marks after chemical-mechanical-polishing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263311A (ja) * 1994-03-22 1995-10-13 Oki Electric Ind Co Ltd 位置合わせ用マーク構造、その製法、リソグラフィマスク
JPH0963945A (ja) * 1995-08-25 1997-03-07 Toko Inc ウエハのアラインメントマークの配置方法
JPH09232223A (ja) * 1996-02-19 1997-09-05 Canon Inc アライメント方法
US5705320A (en) * 1996-11-12 1998-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Recovery of alignment marks and laser marks after chemical-mechanical-polishing

Also Published As

Publication number Publication date
KR20000000991A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US7821142B2 (en) Intermediate semiconductor device structures
KR19980025511A (ko) 스티칭 노광 공정에 사용되는 마스크
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
KR100307222B1 (ko) 마스크 프레임
US3607267A (en) Precision alignment of photographic masks
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
KR100261164B1 (ko) 오버레이 측정 타겟 및 이의 제조방법
KR100392071B1 (ko) 피치가 최소패턴폭보다 좁고 패턴인식이 최소폭보다 넓은 식별패턴을 갖는 레티클
KR0135695B1 (ko) 반도체소자
KR100303799B1 (ko) 반도체소자용마스크패턴
KR20010045203A (ko) 레티클 및 이를 이용한 반도체 소자의 제조방법
KR0144925B1 (ko) 레티클 및 그를 이용한 반도체장치 제조방법
KR19990039033A (ko) 테스트 패턴 형성 방법
KR20060116491A (ko) 포토마스크
KR20020058440A (ko) 반도체장치 제조에 있어서의 더미패드를 이용한 공정마진확보를 위한 구조
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
KR0179778B1 (ko) 반도체 웨이퍼의 주변노광용 마스크
JP2682295B2 (ja) 露光方法
JPS623944B2 (ko)
KR100261178B1 (ko) 파인드타겟 감도향상방법
KR20000047051A (ko) 반도체소자의 미세패턴 형성방법
KR100297991B1 (ko) 테스트패턴
KR0145772B1 (ko) 고집적반도체소자의 얼라인먼트키이 배열방법
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee