KR20050020310A - 이온 주입의 오정렬 판단 방법 - Google Patents
이온 주입의 오정렬 판단 방법 Download PDFInfo
- Publication number
- KR20050020310A KR20050020310A KR1020030058127A KR20030058127A KR20050020310A KR 20050020310 A KR20050020310 A KR 20050020310A KR 1020030058127 A KR1020030058127 A KR 1020030058127A KR 20030058127 A KR20030058127 A KR 20030058127A KR 20050020310 A KR20050020310 A KR 20050020310A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- impurity ions
- implanting
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 238000005468 ion implantation Methods 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims description 119
- 150000002500 ions Chemical class 0.000 claims description 115
- 238000005259 measurement Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 230000008685 targeting Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000010923 batch production Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005389 semiconductor device fabrication Methods 0.000 description 3
- 238000004148 unit process Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 이온 주입시의 오정렬 여부를 이온주입 공정의 수행 완료 후 즉시, 파악할 수 있는 이온 주입의 오정렬 판단 방법에 관한 것으로서,
본 발명의 이온 주입의 오정렬 판단 방법은 소정의 형상을 갖는 저항 측정용 기준 패턴을 형성시키고 상기 저항 측정용 기준 패턴의 중앙을 기준으로 정의되는 제 1 영역과 제 2 영역의 소정 부분에 제 1 도전형의 불순물 및 제 2 도전형의 불순물 이온을 순차적으로 주입하는 단계;와, 상기 이온이 주입된 저항 측정용 기준 패턴에 대해 저항을 측정하는 단계;와, 반도체 기판 일측에 상기 저항 측정용 기준 패턴과 동일한 형상 및 동일한 재질로 이루어지며 제 1 영역과 제 2 영역을 구비하는 오정렬 판단 패턴을 형성시킨 상태에서 반도체 기판의 액티브 영역 및 상기 오정렬 판단 패턴을 대상으로 제 1 및 제 2 도전형의 불순물 이온을 순차적으로 주입하는 이온 주입 공정을 실시하는 단계;와, 상기 오정렬 판단 패턴에 대해 저항을 측정하는 단계;와, 상기 저항 측정용 기준 패턴의 저항과 상기 오정렬 판단 패턴의 저항을 비교하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 이온 주입의 오정렬 판단 방법에 관한 것으로서, 보다 상세하게는 이온 주입시의 오정렬 여부를 이온주입 공정의 수행 완료 후 즉시, 파악할 수 있는 이온 주입의 오정렬 판단 방법에 관한 것이다.
NMOS 트랜지스터와 PMOS 트랜지스터가 동일한 반도체 기판 상에 형성되는 CMOS(Complementary Metal Oxide Semiconductor) 소자에서는 상기 NMOS 트랜지스터와 PMOS 트랜지스터를 기판 내부에서 전기적으로 분리하기 위하여 어느 한 소자를 기판과 반대 도전형의 불순물 영역에 형성하여야 하며, 이러한 불순물 영역을 웰(Well)이라 한다.
통상적으로 상기 웰은 도판트(dopant)를 이온 주입한 후, 고온 장시간의 열처리 공정을 거쳐 상기 이온주입된 도판트를 적절한 깊이까지 확산시킴으로써 형성한다. 이러한 웰을 확산 웰이라 한다.
웰은 상기의 확산 웰 이외에도 웰의 형성 공정의 단순화 또는 웰 기능의 향상 등의 목적을 기하기 위해, 실리콘 기판에 소자 분리막을 먼저 형성한 후, 도판트가 적절한 깊이에 위치하도록 고 에너지 이온주입에 의해 웰을 형성하는 리트로그레이드 웰(retrograde well) 등의 다양한 종류의 웰 구조가 개발되어 있다.
그러나, 이러한 모든 종류의 웰의 형성에 있어서 공통적으로 준수되어야 하는 것은 실리콘 기판 내에 주입되는 n형 및 p형 도판트 주입시 및 주입에 따른 n형 및 p형 웰의 정렬(align) 상태이다. CMOS 소자의 구현에 있어서, 상기 n형 및 p형 웰이 정해진 정렬 기준에 맞게 형성되지 않는다면, 상기 n형 및 p형 웰을 기반으로 실리콘 기판 상에 형성되는 트랜지스터, 캐패시터 등의 소자 등은 누설 전류(leakage current) 등의 문제가 발생되어 그 기능을 다하지 못할 것이기 때문이다.
통상의 n형 및 p형 웰 형성 공정을 참조하여 상기의 오정렬 현상이 발생되는 경우를 설명하면 다음과 같다. 도 1a 내지 1c는 공지의 n형 및 p형 웰의 형성 방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시한 바와 같이, 일반적인 CMOS 소자의 웰 형성 방법은 먼저, 제 2 도전형 실리콘 기판(101)인 p형의 반도체 기판 표면의 소정 부분에 LOCOS(Local Oxidation of Silicon), STI(Shallow Trench Isolation) 공정 등을 이용하여 소자 분리막(102)을 형성함으로써 반도체 소자의 액티브 영역과 필드 영역을 정의한다. 이어, 제 2 도전형 웰인 p형 웰을 형성하기 위하여 p형 웰 형성 영역을 노출시키는 제 1 이온주입 마스크(103)를 포토레지스트를 이용하여 형성한다. 따라서, p형 웰 형성 영역의 기판 표면이 노출된다. 이어 도 1b를 참조하면, 상기 반도체 기판(101) 전면에 p형 이온주입을 실시하여 제 1 이온주입 마스크(103)로 보호되지 않는 영역의 기판 소정 깊이에 p형 이온주입층(104)을 형성한다.
이와 같은 상태에서, 도 1c에 도시한 바와 같이, 상기 제 1 이온주입 마스크(103)를 제거한 다음, 다시 상기 반도체 기판(101) 전면에 포토레지스트를 도포한 다음, 제 1 도전형 웰인 n형 웰이 형성될 영역을 노출시키는 제 2 이온주입 마스크(105)를 노광 및 현상을 통해 형성한다. 이어, 상기 반도체 기판(101) 전면에 n형 이온주입을 실시하여 상기 제 2 이온주입 마스크(105)로 보호되지 않는 영역의 기판 소정 깊이에 n형 이온 주입층(106)을 형성한다.
상기와 같이, 반도체 기판(101) 내부에 p형 및 n형 이온주입층이 형성된 상태에서 상기 실리콘 기판에 소정의 열처리 공정을 진행하여 상기 p형 및 n형 이온주입층의 이온들이 확산되도록 함으로써 각각 p형 웰 및 n형 웰을 형성시키면 일련의 p형 및 n형 웰 형성 공정은 완료된다.
이와 같은 웰 형성 공정에 있어서, n형 및 p형 웰을 형성하기 위해서는 상기와 같은 이온주입 마스크가 요구되는데 상기 각각의 이온주입 마스크가 미리 설정된 n형 또는 p형 웰 영역에 정확히 정렬되지 않으면 n형 또는 p형 불순물 이온을 각각 주입시, 주입되는 이온과는 다른 도전형의 웰 영역에 각각의 불순물 이온이 주입되는 등의 문제가 발생한다.
한편, 이온 주입시의 오정렬 현상은 상기와 같은 CMOS 소자에서의 n형 및 p형 웰 형성시 이외에도 소스/드레인 영역을 정의하기 위한 이온 주입시에도 발생할 수 있다. 반도체 기판에 소자 분리막을 형성하여 액티브(active) 영역을 정의한 상태에서 상기 액티브 영역 내의 소정 위치에 게이트 전극 패턴을 형성한 후 소스/드레인 영역을 형성하기 위해 상기 게이트 전극 패턴을 포함한 기판 전면에 n형 또는 p형 불순물 이온을 주입하게 된다. 이 때, 상기 액티브 영역 내에 소스/드레인 형성용으로 주입되는 불순물 이온은 동일형의 불순물 이온(예를 들어, 제 1 도전형 불순물 이온)이지만 상기 소자 분리막을 경계로 구분되고 이웃되는 다른 액티브 영역에서의 소스/드레인 형성용 이온은 다른 도전형의 불순물 이온(예를 들어, 제 2 도전형 불순물 이온)일 수도 있다. 이와 같이 소자 분리막을 경계로 복수의 액티브 영역에 제 1 도전형 불순물 이온 및 제 2 도전형 불순물 이온을 선택적으로 주입하여 소스/드레인 영역을 형성하기 위해서는 상기 웰의 형성에서와 마찬가지로 소정의 이온주입 마스크가 요구된다. 그에 따라, 전술한 바와 같은 웰 형성시 이온 주입의 오정렬 현상이 발생할 수 있음은 당연하다.
구체적으로, 상기 소스/드레인 형성시의 오정렬 현상의 예를 살펴보면 다음과 같다.
먼저, 도 2a의 경우 반도체 기판(201)에 복수의 액티브 영역을 정의하는 소자 분리막(202)이 형성된 상태에서 상기 복수의 액티브 영역 각각에 소스/드레인 형성용 이온인 n형 및 p형 불순물 이온을 선택적으로 주입된 경우이다. 이 때, 상기 n형 및 p형 불순물 이온을 선택적으로 주입하기 위해서는 각각의 불순물 주입시 반대 도전형의 이온이 주입될 해당 액티브 영역의 반도체 기판 상에는 소정의 이온주입 마스크가 형성되어 있음은 전술한 바와 같다. 도 2a의 경우는 이온주입 마스크가 정상적인 정렬을 하여 오정렬이 발생하지 않은 이온 주입 형태를 나타낸 것이다.
도 2b의 경우 n형 및 p형 이온 주입을 위한 상기 각각의 이온주입 마스크가 정상적인 정렬 상태에서 우측으로 편향된 상태에서 이온 주입이 실시된 것으로서, 이러한 경우 상기 반도체 기판이 p형이면 별다른 문제가 발생하지 않지만 반도체 기판이 n형이면 누설 전류가 발생하게 된다.
도 2c의 경우, n형 이온주입 마스크는 우측으로, p형 이온주입 마스크는 좌측으로 편향된 상태에서 소스/드레인 형성용 이온 주입이 실시된 것으로서, 소자 분리막 좌우의 소정 영역에 n형과 p형 불순물이 모두 주입된 경우로서, 실리콘 기판이 n형이라면 누설 전류가 발생하게 되고, p형일 경우에도 약간의 누설 전류가 발생하게 된다.
마지막으로 하나의 예를 더 살펴보면, 도 2d의 경우는 n형 이온주입 마스크는 좌측으로, p형 이온주입 마스크는 우측으로 편향된 상태에서 이온 주입이 실시된 것이다. 이러한 경우 실리콘 기판의 도전형 종류에 무관하게 누설 전류가 발생하게 된다.
상기와 같은 오정렬 현상의 예 이외에도 도 2e 내지 2i에 도시한 바와 같은 다양한 형태의 잘못된 이온 주입 현상이 있음을 알 수 있다. 또한, 도 2b 내지 2i에 도시한 이온 주입의 오정렬 현상은 소스/드레인 형성시 이외에도 웰 형성시에도 동일하게 발생할 수 있다.
CMOS 소자에 있어서, 웰의 형성 공정 및 소스/드레인 영역 형성 공정은 반도체 소자 제조의 시간적 흐름에 있어서 비교적 앞선 단계에서 실시되는 것이다. 따라서, 이 시점에서 공정의 오류가 발생되고 이 오류를 파악하지 못한 상태에서 후속의 단위 공정들이 진행된다면 후속 공정의 완벽한 공정 실시 여부에 관계없이 해당 소자는 불량으로 분류될 수 밖에 없다.
현재, 반도체 소자 제조 공정은 크게 반도체 소자를 제조하는 패브리케이션(Fabrication) 공정, 어셈블리(Assembly) 공정, 테스트 공정으로 이루어지는데, 상기와 같이 웰 및 소스/드레인 영역이 오정렬된 반도체 소자의 오류 여부는 최종의 반도체 소자 테스트 공정을 통해 밝혀지게 된다.
따라서, 이온 주입의 오정렬로 인해 근본적으로 불량을 내재하고 있는 반도체 소자에 대한 후속 공정의 실시 및 그에 대한 테스트 공정 수행은 시간적 낭비뿐만 아니라 불필요한 공정 수행에 따른 제조 원가의 상승을 야기한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 반도체 소자 제조에 있어서, 이온 주입시의 오정렬 여부를 이온주입 공정의 수행 완료 후 즉시, 파악할 수 있는 이온 주입의 오정렬 판단 방법을 제공하는 것을 목적으로 한다.
반도체 소자의 제조는 각각의 칩에 대하여 개별적으로 단위 공정이 적용되는 것이 아니고 대량의 칩에 대하여 동일 공정을 일괄 적용하는 대량 양산 체제를 갖추고 있다. 본 발명은 이와 같은 반도체 소자 제조의 일괄 공정 특성을 이용한다.
구체적으로 반도체 기판 예를 들어, 단결정 실리콘 기판 상에는 복수개의 단위 칩 영역이 존재하는데 이러한 복수개의 단위 칩 영역을 구분하는 것은 수직 및 수평으로 일정 간격으로 교차하는 스크라이브 라인에 의해 가능하다. 여기서, 상기 스크라이브 라인은 반도체 제조 공정 중 패브리케이션(fabrication) 공정이 완료되면 상기 단결정 실리콘 상의 복수개의 단위 칩을 개별적으로 분리하기 위한 절단 영역이다.
반도체 기판 상에는 상술한 바와 같이 다수의 단위 칩이 존재하고 각각의 단위 칩을 대상으로 반도체 소자 제조의 단위 공정을 동시에 적용시킨다. 일 예로, 반도체 기판 상에 특정의 패턴을 형성시키고자 소정의 물질층을 적층하고 적층된 물질층을 패터닝하는 등의 공정은 반도체 기판 상의 모든 단위 칩에 대해 동일하게 적용된다. 본 발명의 기술 분야인 이온 주입 공정 또한 반도체 기판 상의 모든 단위 칩에 대해 동일하게 적용됨은 물론이다.
이와 같은 전제 하에서, 본 발명의 기술 분야인 이온 주입 공정을 보다 상세히 살펴보기로 한다. 반도체 소자 제조 공정 중 이온 주입 공정은 패브리케이션 공정의 진행 과정에서 다양한 단계에서 적용되는데 대표적인 이온 주입 공정은 종래 기술에서 살펴본 바와 같은 웰(Well) 형성 공정과 소스/드레인 형성 공정을 들 수 있다. 또한, 이온 주입 공정은 근본적으로 반도체의 전류 흐름 메카니즘과 밀접한 관계를 맺고 있다. 즉, 반도체라는 것은 전기가 흐르기 위해서 소정의 불순물이 기판 내에 주입되고 주입된 불순물에 의해 전기가 흐르는 것을 기본적인 원리로 하며 이 때 주입되는 불순물들의 종류에 따라 n형 또는 p형으로 구분된다. 이에 따라, 상기 이온 주입 공정은 n형 불순물 이온 주입 공정과 p형 불순물 이온 주입 공정으로 세분화된다.
한편, 상기 단위 칩 내에는 트랜지스터, 캐패시터 등의 소자가 형성되는 복수의 액티브 영역과 이러한 액티브 영역을 구분 지어주는 필드 영역이 존재한다. 따라서, 실제 반도체 소자의 제조 공정이 적용되는 것은 상기 복수의 액티브 영역에 한한다. 또한, 상술한 반도체 소자의 복수개의 단위 칩을 대상으로 하는 일괄 공정 특성은 정확히는 단위 칩 내의 복수의 액티브 영역을 대상으로 적용되는 것이다.
단위 칩 내의 복수의 액티브 영역을 대상으로 일괄 적용되는 반도체 소자 제조 공정 예를 들어, 이온 주입 공정은 각각의 액티브 영역에 형성되는 소자의 특성에 따라 n형 불순물 이온 주입 공정 및 p형 불순물 이온 주입 공정이 선택적으로 적용된다.
이에 따라, n형 불순물 이온이 주입될 액티브 영역과 p형 불순물 이온이 주입될 액티브 영역이 구분되어 지며, 각각의 액티브 영역에 n형 불순물 이온과 p형 불순물 이온이 선택적으로 주입된다.
이와 같이, n형 불순물 이온과 p형 불순물 이온이 선택적으로 주입되기 위해서는 특정의 불순물 이온 예를 들어, n형 불순물 이온 주입 공정의 수행시에 p형 불순물 영역은 이온 주입을 억제하기 위한 소정의 방지막이 요구된다. 이러한 소정의 방지막의 예로서 일반적으로 포토레지스트 패턴이 사용된다. 상기 포토레지스트 패턴에 의해 특정의 불순물 이온을 특정의 액티브 영역에 선택적으로 주입할 수 있게 된다.
한편, 상기 포토레지스트 패턴은 소정의 도포 장치에 의해 반도체 기판 전면에 도포되고 통상의 포토리소그래피 공정에 의해 특정의 형태로 패터닝된다. 여기서 상기 포토리소그래피 공정은 도포된 포토레지스트 패턴의 특정 영역에 빛을 투과하는 노광 공정과, 노광이 적용된 포토레지스트 패턴에 대한 현상 공정과, 노광이 적용된 또는 비노광된 영역의 포토레지스트 패턴을 제거하여 원하는 특정 형태의 포토레지스트 패턴을 형성하는 박리 공정으로 이루어진다. 상기 노광 공정에 있어서, 포토레지스트 패턴의 특정 영역에 빛을 투과하는 하기 위해서 레티클이라는 장치를 이용한다. 상기 레티클은 복수의 액티브 영역에 형성되는 소자의 패턴 형태를 정의하는 미세 회로를 구비한다. 상기 레티클에 구비되는 미세 회로는 동일한 형태의 회로가 복수의 액티브 영역 단위로 또는 복수개의 단위 칩 단위로 형성되어 있어 반도체 기판 상의 복수개의 단위 칩에 대해 동일한 공정을 일괄적으로 적용할 수 있게 된다.
이상과 같이, 이온 주입 공정의 n형 불순물 이온 및 p형 불순물 이온의 선택적 주입의 필요성, n형 및 p형 불순물 이온의 선택적 주입을 위한 포토레지스트 패턴의 필요성, 상기 포토레지스트 패턴의 형성 방법과 일괄 공정 특성을 살펴보았다.
이제 본격적으로 본 발명에 따른 반도체 소자 이온 주입의 오정렬 판단 방법을 도면을 참조하여 설명하기로 한다.
먼저, 웰 형성 공정을 설명한다.
도 3a를 참조하면, 스크라이브 라인 영역에 의해 정의되는 복수개의 단위 칩 영역을 구비하는 반도체 기판(301)을 준비한다. 상기 반도체 기판(301)은 제 1 도전형의 단결정 실리콘 기판이 사용될 수 있다. 상기 제 1 도전형은 n형 또는 p형이 될 수 있다.
상기 제 1 도전형의 반도체 기판(301)에 LOCOS 또는 STI 공정을 이용하여 소자분리막(302)을 형성함으로써 스크라이브 라인 영역에 의해 구분되는 소자 영역 내에 복수의 액티브 영역을 정의한다.
액티브 영역이 정의된 상태에서 도 3b에 도시한 바와 같이, 제 1 또는 제 2 도전형 불순물 이온을 선택적으로 주입하기 위한 소정의 이온 주입 마스크를 형성하기 위해 반도체 기판 전면 상에 포토레지스트를 도포한다. 한편, 상기 기판의 소정 영역 예를 들어, 반도체 기판의 스크라이브 라인 영역 상에는 소정의 형상과 길이를 갖는 오정렬 판단 패턴(303)이 형성된다. 상기 오정렬 판단 패턴(303)은 상기 반도체 기판(301)과 동일한 재질로 형성되며 형성되는 시기는 상기 포토레지스트가 기판 전면에 도포되기 이전의 단계이면 무방하다. 즉, 소자분리막을 형성하기 전에 오정렬 판단 패턴을 형성할 수도 있으며 소자분리막 형성 후 포토레지스트 도포 전에 형성할 수도 있다. 이에 따라, 상기 기판 전면에 도포되는 포토레지스트는 상기 스크라이브 라인 영역 상의 오정렬 판단 패턴 상에도 도포된다. 여기서, 상기 오정렬 판단 패턴의 형성 이유 및 역할에 대해서는 후술하기로 한다.
이어, 상기 도포된 포토레지스트에 대해 포토리소그래피 공정을 적용하여 특정의 포토레지스트 패턴 즉, 이온 주입 마스크를 형성한다. 이 때, 형성되는 이온 주입 마스크는 상기 소자 영역에 형성되는 제 1 이온 주입 마스크(304)와 스크라이브 라인 영역의 오정렬 판단 패턴(303) 상의 제 3 이온 주입 마스크(305)로 구분되며, 상기 제 1 이온 주입 마스크(303)는 제 1 도전형 웰이 형성될 제 1 액티브 영역을 노출시키는 역할을 하며 상기 제 3 이온 주입 마스크(305)는 제 1 도전형 불순물 이온이 주입될 오정렬 판단 패턴(303)의 소정 영역 즉, 제 1 영역을 노출시키는 역할을 한다. 이러한 이온 주입 마스크(304, 305)는 전술한 레티클에 의해 복수의 액티브 영역 및 복수개의 단위 칩 내에 동일한 형태로 반복적으로 형성된다.
상기와 같이 이온 주입 마스크가 형성된 상태에서 도 3c에 도시한 바와 같이, 상기 스크라이브 라인 영역을 포함한 기판 전면에 제 1 도전형 불순물 이온 예를 들어, n형 불순물 이온을 주입한다. 이에 따라 상기 제 1 이온 주입 마스크(304)에 의해 노출된 소자 영역 즉, 제 1 액티브 영역에는 제 1 도전형 불순물 이온이 주입된 제 1 이온 주입 영역(306)이 형성되며 상기 오정렬 판단 패턴(303)의 제 1 영역에도 역시 제 1 도전형 불순물 이온이 주입되어 제 3 이온 주입 영역(307)이 형성된다.
이상과 같은 제 1 도전형 불순물 이온의 주입 공정이 완료되면 상기 제 1 및 제 3 이온 주입 마스크(304, 305) 즉, 포토레지스트 패턴을 애싱(ashing) 공정을 통하여 기판 상에서 제거하고 제 2 도전형 불순물 이온을 주입하기 위한 새로운 이온 주입 마스크를 형성하기 위하여 다시 기판 전면에 포토레지스트를 도포한다.
제 1 및 제 3 이온 주입 마스크의 형성시와 마찬가지로 상기 도포된 포토레지스트를 포토리소그래피 공정을 이용하여 특정의 형태로 패터닝한다(도 3d 참조). 이 때, 패터닝되는 이온 주입 마스크는 제 2 이온 주입 마스크(308)와 제 4 이온 주입 마스크(309)로서 상기 제 2 이온 주입 마스크(308)는 상기 소자 영역의 제 2 도전형 웰이 형성될 제 2 액티브 영역을 노출시키며 상기 제 4 이온 주입 마스크(309)는 제 2 도전형 불순물 이온이 주입될 오정렬 판단 패턴의 소정 영역 즉, 제 2 영역을 노출시킨다.
이와 같은 상태에서 도 3d에 도시한 바와 같이 기판 전면에 제 2 도전형 불순물 이온 예를 들어, p형 불순물 이온을 주입한다. 이에 따라, 상기 제 2 이온 주입 마스크에 의해 노출된 제 2 액티브 영역에는 제 2 도전형 불순물 이온이 주입된 제 2 이온 주입 영역(310)이 형성되며 상기 오정렬 판단 패턴의 제 2 영역에도 역시 제 2 도전형 불순물 이온이 주입되어 제 4 이온 주입 영역(311)이 형성된다.
상기 제 2 도전형 불순물 이온 주입 공정이 완료되면 도 3e에 도시한 바와 같이, 기판 상의 이온 주입 마스크를 전술한 바와 같은 애싱 공정을 이용하여 제거하고 기판에 대해 어닐링(annealing) 공정을 적용시켜 상기 각 영역에 주입된 제 1 및 제 2 도전형 불순물 이온들이 확산되도록 하여 소자 영역에 제 1 도전형 웰 및 제 2 도전형 웰을 형성시킨다. 이 때, 상기 어닐링에 의해 상기 오정렬 판단 패턴 내부에 주입된 제 1 도전형 및 제 2 도전형 불순물 이온들 역시 확산되어 소정의 확산 이온 영역을 각각 갖게 된다.
이상을 통해 이온 주입 공정이 완료된다.
이제, 상기와 같은 일련의 이온 주입 공정을 통해 형성된 제 1 도전형 웰 및 제 2 도전형 웰이 제대로 형성되었는지 여부를 판단해야 한다.
본 발명에 있어서 상기 스크라이브 라인 영역 상에 오정렬 판단 패턴을 형성시키고 상기 오정렬 판단 패턴을 대상으로 소자 영역에 적용되는 것과 동일하게 이온 주입 공정을 실시하는 이유는 상기 소자 영역에 형성된 제 1 도전형 웰 및 제 2 도전형 웰이 제대로 형성되었는지 여부를 판단하기 위함이다.
한편, 전술한 바에 의하면 반도체 소자의 제조 공정에 있어서 특히, 포토레지스트에 대한 포토리소그래피 공정을 진행함에 있어서 포토레지스트의 패터닝은 레티클을 이용한 노광을 핵심으로 하고 있으며 상기 레티클 내에 구비되는 미세회로는 동일한 형상이 반복되어 있으며 이에 따라 상기 레티클의 위치 정렬 상태에 따라 상기 반도체 기판 전체의 포토레지스트의 패터닝이 좌우된다. 즉, 레티클이 정상 상태에서 특정 방향으로 특정 거리만큼 오정렬된 위치에서 포토리소그래피 공정이 진행되었다면 노광 대상인 반도체 기판 상의 포토레지스트 역시 그에 상응하는 정도의 오정렬된 노광이 실시될 것이다. 이는 전술한 바와 같은 반도체 소자의 일괄 공정 특성의 일면이다.
본 발명은 이와 같은 반도체 소자의 일괄 공정 특성을 이용한 것으로서, 소자 영역의 제 1 도전형 웰 및 제 2 도전형 웰의 정렬 상태가 잘못되었다면 스크라이브 라인 영역 상에 형성된 오정렬 판단 장치에 주입된 불순물 이온들의 영역들 또한 당연히 오정렬될 것이라는 점으로부터 착안한 것이다.
이러한 구상을 구현하기 위해서 먼저, 앞서 종래 기술에서 설명한 8가지의 오정렬 현상이 발생된 경우를 되짚어보기로 한다. 전술한 8가지의 오정렬 경우는 상기 이온 주입 마스크가 오정렬되어 이온 주입 영역이 애초 설정된 정상 영역에서 벗어난 모든 경우를 나타낸 것으로서, 8가지의 오정렬 경우와 1가지의 정상 경우는 이온 주입 공정 과정에서 발생할 수 있는 모든 경우의 수를 의미한다. 또한, 상기 9가지 경우는 주입된 이온의 종류 및 주입된 이온 영역의 차이로 인해 이온 주입 후 각각에 대해 저항을 측정하면 다르게 나타난다. 본 발명은 이와 같이 상기 9가지 경우가 각각 다른 저항 특성을 나타냄을 이용한다.
이에 따라, 상술한 바와 같은 오정렬 판단 패턴 및 반도체 기판의 액티브 영역을 대상으로 하는 이온 주입 공정을 수행하기 전에 오정렬 여부를 판단할 수 있는 기초 정보를 축적해야 한다. 여기서 오정렬 여부 판단의 기초 정보를 상기 9가지 경우의 저항값을 말한다.
상기 9가지의 저항값을 얻기 위해, 상기의 이온 주입 공정 전에 다음과 같은 방법을 수행한다.
먼저, 반도체 기판(401) 상에 소정의 형상을 갖는 저항 측정용 기준 패턴(402)을 형성한다(도 4a 참조). 상기 저항 측정용 기준 패턴은 반도체 기판과 동일한 재질로 이루어지며 다결정 또는 단결정 실리콘을 예로 들 수 있다. 상기 저항 측정용 기준 패턴의 형성은 통상의 화학기상증착법 또는 물리기상증착법을 통해 기판 상에 단결정 또는 다결정실리콘층을 적층한 후 선택적으로 패터닝하여 구현될 수 있다. 또한, 상기 저항 측정용 기준 패턴은 상기 오정렬 판단 패턴과 동일한 형상을 갖으며 동일한 재질로 이루어진다.
저항 측정용 기준 패턴이 형성되면, 상기 저항 측정용 기준 패턴을 상기 오정렬 판단 패턴과 마찬가지로 제 1 영역 및 제 2 영역으로 구분시킨다. 여기서, 상기 제 1 영역과 제 2 영역에는 정상적인 경우에 각각 제 1 도전형 불순물 이온(예를 들어, n형 불순물 이온)과 제 2 도전형 불순물 이온(예를 들어, p형 불순물 이온)이 주입된다.
상기 저항 측정용 기준 패턴을 대상으로 상기 언급한 9가지의 이온 주입 형태를 실시한다.
구체적으로, 첫 번째 경우로서 이온 주입 마스크가 정상적으로 정렬된 상태에서 저항 측정용 기준 패턴의 제 1 영역 전체에 제 1 도전형 불순물 이온을 주입하고 이어, 상기 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입한다(도 4a 참조).
두 번째 경우는 상기 제 1 영역 전체에 제 1 도전형 불순물 이온을 주입한 다음 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입한 경우이다(도 4b 참조).
세 번째 경우는 상기 제 1 영역 전체 및 제 2 영역의 소정 부분에 제 1 도전형의 불순물 이온을 주입한 다음 상기 제 1 도전형 불순물 이온이 주입되지 않은 제 2 영역에 제 2 도전형 불순물 이온을 주입한 경우이다(도 4c 참조).
네 번째 경우는 상기 제 1 영역 전체 및 제 2 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음 제 2 영역 전체 및 제 1 영역의 소정 부분에 제 2 도전형 불순물 이온을 주입하는 경우이다(도 4d 참조).
다섯 번째 경우는 상기 제 1 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음 상기 제 2 영역의 소정 부분에 제 2 도전형 불순물 이온을 주입하는 경우이다(도 4e 참조).
여섯 번째 경우는 상기 제 1 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음 상기 제 1 도전형 불순물 이온이 주입되지 않은 제 1 영역 및 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입하는 경우이다(도 4f 참조).
일곱 번째 경우는 제 1 영역 전체에 제 1 도전형 불순물 이온을 주입한 다음상기 제 2 영역의 소정 부분에 제 2 도전형 불순물 이온을 주입하는 경우이다(도 4g 참조).
여덟 번째 경우는 제 1 영역 전체에 제 1 도전형 불순물 이온을 주입한 다음, 상기 제 1 영역의 소정 부분 및 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입하는 경우이다(도 4h 참조).
마지막 아홉 번째 경우는 상기 제 1 영역 전체 및 제 2 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음, 상기 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입하는 경우이다(도 4i 참조).
이상의 9가지 이온 주입 형태를 갖는 각각의 저항 측정용 기준 패턴에 대해서 소정의 어닐링 공정을 적용시킨 다음 저항을 측정하여 9가지 저항 측정용 기준 패턴의 저항값을 산출한다.
한편, 본 발명에서는 상기와 같이 이온 주입 마스크가 오정렬된 경우를 8가지에 한정하였지만 각각의 경우를 더욱 세분화할 수 있다. 예를 들어 각각의 경우에 있어서, 이온 주입 마스크의 오정렬된 길이를 차등화함으로써 좀 더 다양한 오정렬된 형태를 파악할 수 있다.
이상을 통해 얻어진 9가지 경우의 저항값을 바탕으로 실제 반도체 기판으로 진행된 이온 주입 공정이 오정렬되었는지 여부 및 오정렬된 경우, 이온 주입 마스크가 어느 방향으로 어느 정도의 거리만큼 오정렬되었는지를 파악할 수 있게 된다.
즉, 실제 이온 주입 공정이 적용된 상기 스크라이브 라인 영역 상의 오정렬 판단 패턴에 대해 저항값을 측정하여 기 산출된 9가지 경우의 저항 측정용 기준 패턴의 저항값들과 비교함으로써 오정렬 판단 패턴에 적용된 이온 주입 공정이 오정렬되었는지 여부를 파악할 수 있게 되고 오정렬이 발생한 경우 어느 방향으로 어느 정도의 거리만큼 오정렬되었는지를 알 수 있게 된다.
이와 같은 본 발명의 반도체 소자 이온 주입의 오정렬 판단 방법은 상술한 바와 같은 웰 형성 공정 이외에도 소스/드레인 형성 공정에도 적용할 수 있다.
전술한 바에 의하면 반도체 기판에는 복수개의 단위 칩이 존재하고 상기 각각의 단위 칩 내에는 복수의 액티브 영역을 구비한다. 또한, 상기 복수의 액티브 영역에는 특정 도전형의 불순물 이온이 주입되어 소스/드레인이 형성되는 것을 특징으로 하는 다수의 트랜지스터가 존재할 것이다. 그리고, 상기 복수의 액티브 영역은 주입되는 불순물 이온의 종류에 따라 제 1 도전형 불순물 이온이 주입되는 제 1 액티브 영역과 제 2 도전형 불순물 이온이 주입되는 제 2 액티브 영역으로 구분된다. 이와 같이 제 1 액티브 영역과 제 2 액티브 영역이 구분되면 특정 도전형의 불순물 이온 주입시 반대 도전형의 액티브 영역은 웰 형성 공정에서와 마찬가지로 이온 주입 마스크가 형성될 것이고 웰 형성 공정에서와 같은 오정렬된 이온 주입 형태가 발생할 것이다. 따라서 그와 같은 오정렬된 이온 주입 형태를 파악하기 위해 본 발명의 반도체 소자 이온 주입의 오정렬 판단 방법을 웰 형성 공정에서와 마찬가지로 동일하게 적용시킬 수 있게 된다.
상술한 바와 같은 본 발명의 이온 주입의 오정렬 판단 방법은 다음과 같은 효과가 있다.
웰 형성 공정, 소스/드레인 형성 공정 등에서와 같은 이온 주입 공정을 실시함에 있어서 주입된 이온이 기 설정된 이온 주입 영역에 정확히 주입되었는지 여부를 정확히 파악할 수 있게 된다.
도 1a 내지 1c는 공지의 n형 및 p형 웰의 형성 방법을 설명하기 위한 공정 단면도.
도 2a 내지 2i는 소스/드레인 형성 공정시 주입된 이온 영역이 오정렬된 경우 및 정상적인 경우를 나타낸 반도체 기판의 단면도.
도 3a 내지 3e는 본 발명의 이온 주입의 오정렬 판단 방법을 설명하기 위한 공정 단면도.
도 4a 내지 4i는 본 발명의 이온 주입의 오정렬 판단 방법에 사용되는 다양한 형태의 저항 측정용 기준 패턴의 단면도.
Claims (16)
- 소정의 형상을 갖는 저항 측정용 기준 패턴을 형성시키고 상기 저항 측정용 기준 패턴의 중앙을 기준으로 정의되는 제 1 영역과 제 2 영역의 소정 부분에 제 1 도전형의 불순물 및 제 2 도전형의 불순물 이온을 순차적으로 주입하는 단계;상기 이온이 주입된 저항 측정용 기준 패턴에 대해 저항을 측정하는 단계;반도체 기판 일측에 상기 저항 측정용 기준 패턴과 동일한 형상 및 동일한 재질로 이루어지며 제 1 영역과 제 2 영역을 구비하는 오정렬 판단 패턴을 형성시킨 상태에서 반도체 기판의 액티브 영역 및 상기 오정렬 판단 패턴을 대상으로 제 1 및 제 2 도전형의 불순물 이온을 순차적으로 주입하는 이온 주입 공정을 실시하는 단계;상기 오정렬 판단 패턴에 대해 저항을 측정하는 단계;상기 저항 측정용 기준 패턴의 저항과 상기 오정렬 판단 패턴의 저항을 비교하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴의 중앙은 반도체 소자의 제 1 도전형 및 제 2 도전형 불순물 이온 주입시의 경계에 해당하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역 전체에 제 1 도전형의 불순물 이온을 주입한 다음 제 2 영역 전체에 제 2 도전형의 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역 전체 및 제 2 영역의 소정 부분에 제 1 도전형의 불순물 이온을 주입한 다음 상기 제 1 도전형의 불순물 이온이 주입되지 않은 제 2 영역에 제 2 도전형 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역 전체 및 제 2 영역의 소정 부분에 제 1 도전형의 불순물 이온을 주입한 다음 상기 제 2 영역 전체 및 제 1 영역의 소정 부분에 제 2 도전형의 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음 상기 제 2 영역의 소정 부분에 제 2 도전형 불순물 이온을 주입하는 것을 특징으로 하는 반도체 소자의 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음, 상기 제 1 도전형 불순물 이온이 주입되지 않은 제 1 영역 및 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역 전체에 제 1 도전형 불순물 이온을 주입한 다음 상기 제 2 영역의 소정 부분에 제 2 도전형 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역 전체에 제 1 도전형 불순물 이온을 주입한 다음, 상기 제 1 영역의 소정 부분 및 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역 전체 및 제 2 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음, 상기 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴에 불순물 이온을 주입하는 단계는,상기 제 1 영역의 소정 부분에 제 1 도전형 불순물 이온을 주입한 다음, 상기 제 2 영역 전체에 제 2 도전형 불순물 이온을 주입하는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 제 1 도전형이 n형이면 제 2 도전형은 p형이며, 제 1 도전형이 p형이면 제 2 도전형은 n형인 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 반도체 기판의 액티브 영역 및 오정렬 판단 패턴에 불순물 이온을 주입하는 단계는,상기 액티브 영역은 제 1 도전형 불순물 이온이 주입되는 제 1 액티브 영역과 제 2 도전형 불순물 이온이 주입되는 제 1 액티브 영역으로 구분되고, 상기 제 1 액티브 영역과 제 2 액티브 영역이 구분되는 기준은 상기 오정렬 판단 패턴의 제 1 영역과 제 2 영역의 구분 기준과 상응하며, 상기 제 1 액티브 영역과 제 1 영역에 제 1 도전형 불순물 이온이 주입되며 상기 제 2 액티브 영역과 제 2 영역에 제 2 도전형 불순물 이온이 주입되는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 반도체 기판의 액티브 영역에 이온을 주입하는 단계는,웰 형성용 이온 주입 공정 또는 소스/드레인 형성용 이온 주입 공정 중 어느 하나인 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 저항 측정용 기준 패턴과 오정렬 판단 패턴은 상기 반도체 기판과 동일한 재질로 형성되는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
- 제 1 항에 있어서, 상기 오정렬 판단 패턴은 반도체 기판의 스크라이브 라인 영역 상에 형성되는 것을 특징으로 하는 이온 주입의 오정렬 판단 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030058127A KR100563096B1 (ko) | 2003-08-22 | 2003-08-22 | 이온 주입의 오정렬 판단 방법 |
| JP2004240794A JP2005072591A (ja) | 2003-08-22 | 2004-08-20 | イオン注入の誤整列判断方法 |
| US10/923,996 US7122388B2 (en) | 2003-08-22 | 2004-08-23 | Method of detecting misalignment of ion implantation area |
| US11/523,961 US7368749B2 (en) | 2003-08-22 | 2006-09-19 | Method of detecting misalignment of ion implantation area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030058127A KR100563096B1 (ko) | 2003-08-22 | 2003-08-22 | 이온 주입의 오정렬 판단 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050020310A true KR20050020310A (ko) | 2005-03-04 |
| KR100563096B1 KR100563096B1 (ko) | 2006-03-27 |
Family
ID=34192183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030058127A KR100563096B1 (ko) | 2003-08-22 | 2003-08-22 | 이온 주입의 오정렬 판단 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7122388B2 (ko) |
| JP (1) | JP2005072591A (ko) |
| KR (1) | KR100563096B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100050939A1 (en) * | 2008-08-26 | 2010-03-04 | Promos Technologies Inc. | Method for determining the performance of implanting apparatus |
| US8531203B2 (en) | 2010-06-11 | 2013-09-10 | International Business Machines Corporation | Mask alignment, rotation and bias monitor utilizing threshold voltage dependence |
| JP2013172035A (ja) * | 2012-02-21 | 2013-09-02 | Sumitomo Heavy Ind Ltd | 太陽電池の製造方法、太陽電池製造用マスク及び太陽電池製造システム |
| JP2015052573A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | パターン計測装置及びパターン計測方法 |
| WO2016003575A2 (en) * | 2014-07-02 | 2016-01-07 | Applied Materials, Inc. | Localized stress modulation for overlay and epe |
| CN104078337B (zh) * | 2014-07-25 | 2017-03-01 | 上海华力微电子有限公司 | P型轻掺杂离子注入对准度的监控结构及方法 |
| US10985077B2 (en) * | 2018-11-20 | 2021-04-20 | Nanya Technology Corporation | Semiconductor device and method for preparing the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3942861A1 (de) * | 1989-12-23 | 1991-06-27 | Bosch Gmbh Robert | Verfahren zur bestimmung der lage eines pn-uebergangs |
| US5082792A (en) * | 1990-08-15 | 1992-01-21 | Lsi Logic Corporation | Forming a physical structure on an integrated circuit device and determining its size by measurement of resistance |
| FR2694410B1 (fr) * | 1992-07-30 | 1994-10-28 | Sgs Thomson Microelectronics | Procédé de test de la résistance par carré de couches diffusées. |
| JPH06267878A (ja) * | 1993-03-10 | 1994-09-22 | Fuji Electric Co Ltd | 半導体集積回路装置の製造方法 |
| US5435089A (en) * | 1993-05-07 | 1995-07-25 | Rodney, Jr.; Frederick W. | Muzzle loader barrel having a counter bore to facilitate loading of a slug |
| KR100199349B1 (ko) * | 1996-12-16 | 1999-06-15 | 김영환 | 패턴간 정렬 오차 보상용 마스크들 및 이들 마스크를 이용한 패 턴간 정렬 오차 보상방법 |
| US5916715A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Process of using electrical signals for determining lithographic misalignment of vias relative to electrically active elements |
| US6107108A (en) * | 1998-08-14 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Dosage micro uniformity measurement in ion implantation |
| US5956566A (en) * | 1998-12-17 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and test site to monitor alignment shift and buried contact trench formation |
| JP2000292905A (ja) * | 1999-04-12 | 2000-10-20 | Hitachi Ltd | パタンデータの作成方法および固体素子の製造方法 |
| JP2001189263A (ja) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | 合わせずれ検査方法及び荷電ビーム露光方法 |
| US6441396B1 (en) * | 2000-10-24 | 2002-08-27 | International Business Machines Corporation | In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer |
| US6620526B1 (en) * | 2000-11-27 | 2003-09-16 | Horng-Huei Tseng | Method of making a dual damascene when misalignment occurs |
| US6828647B2 (en) * | 2001-04-05 | 2004-12-07 | Infineon Technologies Ag | Structure for determining edges of regions in a semiconductor wafer |
| US6636313B2 (en) * | 2002-01-12 | 2003-10-21 | Taiwan Semiconductor Manufacturing Co. Ltd | Method of measuring photoresist and bump misalignment |
-
2003
- 2003-08-22 KR KR1020030058127A patent/KR100563096B1/ko not_active IP Right Cessation
-
2004
- 2004-08-20 JP JP2004240794A patent/JP2005072591A/ja active Pending
- 2004-08-23 US US10/923,996 patent/US7122388B2/en not_active Expired - Fee Related
-
2006
- 2006-09-19 US US11/523,961 patent/US7368749B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070026546A1 (en) | 2007-02-01 |
| US7368749B2 (en) | 2008-05-06 |
| US20050042779A1 (en) | 2005-02-24 |
| KR100563096B1 (ko) | 2006-03-27 |
| JP2005072591A (ja) | 2005-03-17 |
| US7122388B2 (en) | 2006-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6117762A (en) | Method and apparatus using silicide layer for protecting integrated circuits from reverse engineering | |
| US7368749B2 (en) | Method of detecting misalignment of ion implantation area | |
| WO2008148090A1 (en) | Improved ldmos process integration | |
| US6423589B2 (en) | Methods for fabricating CMOS integrated circuits including source/drain compensating regions | |
| US6784001B2 (en) | Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same | |
| KR100937659B1 (ko) | 반도체 소자의 제조 방법 | |
| TW533528B (en) | Method of forming features in a layer of photoresist | |
| US8674355B2 (en) | Integrated circuit test units with integrated physical and electrical test regions | |
| US4397076A (en) | Method for making low leakage polycrystalline silicon-to-substrate contacts | |
| US5866447A (en) | Modified zero layer align method of twin well MOS fabrication | |
| KR20040059404A (ko) | 반도체 소자의 키 정렬 방법 | |
| KR100575333B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| KR20070070542A (ko) | 고전압 소자 및 그 제조방법 | |
| US7838376B2 (en) | Non-destructive inline epi pattern shift monitor using selective epi | |
| KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US20210398860A1 (en) | Method for manufacturing semiconductor element | |
| JP2018036498A (ja) | 半導体装置の製造方法 | |
| KR19990039033A (ko) | 테스트 패턴 형성 방법 | |
| KR0150680B1 (ko) | 롬의 게이트전극 제조방법 | |
| JPH0997876A (ja) | 半導体装置及びその製造方法 | |
| KR100356481B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR0180136B1 (ko) | 마스크름의 워드라인 형성 방법 | |
| KR100325460B1 (ko) | 비트 라인과 게이트용 도전막의 쇼트를 방지하기 위한반도체 소자의 제조방법 | |
| JP2018120002A (ja) | レチクルセット、半導体装置、及び、半導体装置の製造方法 | |
| KR101077057B1 (ko) | 바이폴라 접합 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110221 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |