CN104078337B - P型轻掺杂离子注入对准度的监控结构及方法 - Google Patents

P型轻掺杂离子注入对准度的监控结构及方法 Download PDF

Info

Publication number
CN104078337B
CN104078337B CN201410357335.9A CN201410357335A CN104078337B CN 104078337 B CN104078337 B CN 104078337B CN 201410357335 A CN201410357335 A CN 201410357335A CN 104078337 B CN104078337 B CN 104078337B
Authority
CN
China
Prior art keywords
type
lightly doped
trap
ion
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410357335.9A
Other languages
English (en)
Other versions
CN104078337A (zh
Inventor
范荣伟
陈宏璘
龙吟
顾晓芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410357335.9A priority Critical patent/CN104078337B/zh
Publication of CN104078337A publication Critical patent/CN104078337A/zh
Application granted granted Critical
Publication of CN104078337B publication Critical patent/CN104078337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

本发明提供了P型轻掺杂离子注入对准度的监控结构及方法，该监控结构包括光阻区和P型轻掺杂离子注入区，P型轻掺杂离子注入区包括：P型阱、P型轻掺杂离子阱、栅极、介质层以及对应于P型轻掺杂离子阱的接触孔；光阻区包括：P型阱、N型轻掺杂离子阱、栅极、介质层，以及对应于N型轻掺杂离子阱的接触孔；对P型轻掺杂离子注入区和光阻区分别注入P型轻掺杂离子和N型轻掺杂离子；在正电势电子束扫描模式，根据发生亮度变化的接触孔即可监控光阻区的对准度，从而实现对CMOS中P型轻掺杂离子注入对准度的实时监控，避免P型轻掺杂离子注入到NMOS的P型阱中而产生漏电现象。

Description

P型轻掺杂离子注入对准度的监控结构及方法
技术领域
本发明涉及半导体技术领域，特别涉及一种监控CMOS中P型轻掺杂离子注入对准度的监控结构及监控方法。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，各种工艺的工艺窗口越来越小，CMOS器件成为现有集成电路中重要的电子元件之一，在CMOS器件的制备过程中，对各种工艺制程的要求越来越高，比如源漏极离子注入对准度、轻掺杂离子注入对准度等；如图1所示，为经电子束扫描得到的NMOS的漏电缺陷示意图，经研究发现，NMOS产生漏电缺陷的形成原因之一是在P型轻掺杂离子注入时产生对准度偏差，从而导致在NMOS中的轻掺杂区中注入了P型轻掺杂离子，如图1中，虚线框中本应为暗孔的位置显示为亮孔，这说明NMOS的P型阱中注入了P型轻掺杂离子，也即是P型轻掺杂离子注入产生对准度偏差。NMOS产生漏电缺陷将导致整个CMOS器件甚至良率失效，从而增加成本。因此，针对此P型轻掺杂离子注入对准度进行监控是十分必要的。P型轻掺杂离子注入产生对准度偏差归根到底是由于P型轻掺杂离子注入时，覆盖在NMOS区域的光阻发生对准度偏差导致的。因此，监控P型轻掺杂离子注入对准度偏差可以通过监控该P型轻掺杂离子注入过程中的光阻对准度偏差来实现。
如图2所示，P型轻掺杂离子注入时光阻产生对准度偏差的各种情况示意图，其中，虚线表示异常位置，实线表示正常位置，可以看到，光阻发生偏差的情况包括：单一方向偏移型(图2a)、外溢型(图2b)、内收型(图2c)、旋转型(图2d)、综合性(图2e)。目前业界都采用光学检测进行监控，但是由于分辨率的限制和实际光刻胶工艺中对准度偏差的复杂性，因而很难得到准确的监控，更重要的是，其检测结果无法与所导致的漏电问题建立直接的联系。
因此，急需能够准确地对CMOS中P型轻掺杂离子注入对准度进行实时监控的测试结构和方法，从而避免NMOS器件产生漏电而导致整个器件失效的问题发生。
发明内容
为了克服以上问题，本发明旨在提供一种CMOS中P型轻掺杂离子注入对准度的监控结构及监控方法，利用P型轻掺杂离子注入时采用的光阻的对准度，来监控P型轻掺杂离子注入对准度，从而实现对P型轻掺杂离子注入对准度进行准确而有效的实时监控，避免NMOS器件中注入P型轻掺杂离子而产生漏电。
为了实现上述目的，本发明提供了一种CMOS中P型轻掺杂离子注入对准度的监控结构，所述监控结构位于半导体衬底的非功能区域中，其中，所述监控结构包括P型轻掺杂离子注入区和光阻区，所述光阻区为进行N型轻掺杂离子注入的区域；其中，
所述P型轻掺杂离子注入区为P型阱-P型轻掺杂离子阱结构，包括：在非功能区中设置的P型阱，在所述P型阱中设置的P型轻掺杂离子阱，位于所述P型轻掺杂离子阱之间的栅极，位于所述非功能区表面的介质层，以及位于所述介质层中且对应于所述P型轻掺杂离子阱的接触孔；
所述光阻区为P型阱-N型轻掺杂离子阱结构，包括：在非功能区中设置的P型阱，在所述P型阱中设置的N型轻掺杂离子阱，位于所述N型轻掺杂离子阱之间的栅极，位于非功能区表面的介质层，以及位于所述介质层中且对应于所述N型轻掺杂离子阱的接触孔；
其中，在正电势电子束扫描模式下，所述P型阱-N型轻掺杂离子阱结构对应的接触孔显示为暗孔，所述P型阱-P型轻掺杂离子阱结构对应的接触孔显示为亮孔。
优选地，所述P型轻掺杂离子注入区在所述光阻区周围环绕设置。
优选地，所述监控结构中的P型阱呈若干平行的列等间距排布，所述栅极呈若干平行的行等间距排布；且所述栅极所在的行与所述P型阱所在的列呈正交分布；
所述光阻区中，所述栅极之间的P型阱中设置有N型轻掺杂离子阱；所述P型轻掺杂离子注入区中，所述栅极之间的P型阱区中设置有P型轻掺杂离子阱。
进一步地，所述光阻区的图形为正方形，所述栅极之间的间距与所述P型阱的宽度相同。
优选地，所述光阻区各个轮廓线均能在相邻两个所述接触孔构成的直线中找到与之平行的直线。
本发明还提供了一种CMOS中P型轻掺杂离子注入对准度的监控方法，其包括监控结构的制备和电子束扫描两个过程，其中，
所述监控结构的制备包括：
步骤S01：提供一个半导体衬底的非功能区，并在所述非功能区中设置P型轻掺杂离子注入区和光阻区；
步骤S02：在所述非功能区中依次进行P型阱区和栅极的制备；
步骤S03：在所述光阻区上覆盖一层P型轻掺杂离子注入光阻；
步骤S04：向所述P型轻掺杂离子注入区的P型阱中进行P型轻掺杂离子注入，从而在该P型阱中形成P型轻掺杂离子阱；
步骤S05：去除所述P型轻掺杂离子注入光阻；
步骤S06：采用光刻工艺遮挡住所述光阻区之外的区域，向所述光阻区中的P型阱中进行N型轻掺杂离子注入，从而在该P型阱中形成N型轻掺杂离子阱；
步骤S07：在所述非功能区表面形成介质层，在所述介质层中且分别对应于所述P型轻掺杂离子阱和所述N型轻掺杂离子阱上方形成接触孔；
所述电子束扫描过程包括：
步骤S08：在正电势电子束扫描模式下，采用电子束对所述监控结构进行扫描，得到所述监控结构的实际电压衬度影像图；其中，所述P型阱-N型轻掺杂离子阱结构对应的接触孔显示为暗孔，所述P型阱-P型轻掺杂离子阱结构对应的接触孔显示为亮孔；
步骤S09：设置所述监控结构在无对准度偏差情况下的标准电压衬度影像图；其中，所述P型阱-N型轻掺杂离子阱结构对应的接触孔显示为暗孔，所述P型阱-P型轻掺杂离子阱结构对应的接触孔显示为亮孔；
步骤S10：将所述实际电压衬度影像图与所述标准电压衬度影像图进行对比，找出发生亮度变化的接触孔；其中，包括所述P型阱-N型轻掺杂离子阱结构中由暗孔变为亮孔或者所述P型阱-P型轻掺杂离子阱结构中由亮孔变为暗孔的接触孔；
步骤S11：根据发生亮度变化的所述接触孔的数据得到所述光阻区的对准度偏差，也即是所述P型轻掺杂离子注入对准度偏差。
优选地，所述步骤S08中，所述电子束对所述监控结构进行扫描的参数包括：像素为30～80nm，着陆能量为500～1200eV，电流为50～100nA。
优选地，所述步骤S11中，所述发生影响变化的接触孔的数据包括位置数据和数量数据。
优选地，所述步骤S11中，包括：根据所述发生亮度变化的接触孔在水平方向上和竖直方向上偏移量，计算所述接触孔偏移的角度的正切值，然后求反正切值即可得到所述接触孔的偏移角度；并结合所述偏移角度计算得到所述接触孔的偏移量，也即得到所述光阻区的对准度偏差。
优选地，所述P型轻掺杂离子注入区在所述光阻区周围环绕设置。
本发明的CMOS中P型轻掺杂离子注入对准度的监控结构及方法，利用监控结构中的光阻区的对准度来监控P型轻掺杂离子注入对准度，监控结构的制备中，在进行P型轻掺杂离子注入时，采用一光阻(P型轻掺杂离子注入光阻)将无需进行P型轻掺杂离子注入的区域遮挡住，在P型轻掺杂离子注入之后对光阻区进行N型轻掺杂离子注入，在后续正电势电子束扫描过程中，利用P型阱-P型轻掺杂离子阱结构、P型阱-N型轻掺杂离子阱结构对电子束的吸收情况不同，而使相应的接触孔显示不同的电压衬度影像来监控光阻区产生的对准度偏差：与标准电压衬度影像图相比，在光阻区产生对准度偏差的情况下，P型阱-N型轻掺杂离子阱结构中原有显示暗孔的接触孔则变为亮孔，P型阱-P型轻掺杂离子阱结构中原有显示亮孔的接触孔则变为暗孔，根据发生亮度变化的接触孔的位置可以得到光阻区产生的对准度偏差，也即是得到P型轻掺杂离子注入对准度偏差，从而实现对CMOS中P型轻掺杂离子注入对准度的实时监控，避免NMOS器件失效和成本的不必要的浪费。
附图说明
图1为经电子束扫描得到的NMOS的漏电缺陷示意图
图2为P型轻掺杂离子注入时光阻产生对准度偏差的各种情况示意图；其中，图2a为单一方向偏移型、图2b为外溢型、图2c为内收型、图2d为旋转型、图2e为综合性
图3为本发明的一个较佳实施例的CMOS中P型轻掺杂离子注入对准度的监控结构的俯视示意图
图4为本发明的一个较佳实施例的CMOS中P型轻掺杂离子注入对准度的监控结构的局部截面结构示意图
图5本发明的CMOS中P型轻掺杂离子注入对准度的监控方法的流程示意图
图6-12为本发明的一个较佳实施例的监控结构的各个制备步骤所对应的俯视结构示意图
图13为本发明的一个较佳实施例的正电势电子束扫描模式下含有P型轻掺杂离子注入区和光阻区的监控结构的截面结构及其接触孔的电压衬度影像示意图
图14为本发明的一个较佳实施例的监控结构的标准电压衬度影像图
图15为本发明的一个较佳实施例的进行电子束扫描后所形成的监控结构的实际电压衬度影像与标准电压衬度影像的对比示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明的监控结构和监控方法的原理是：根据电子束扫描过程中，P型阱-N型轻掺杂离子阱结构，P型阱-P型轻掺杂离子阱结构对电子束中的二次电子的吸收程度不同，从而得到的上述两种的结构对应的接触孔的颜色不同来进行判断，在正电势条件下，前者对应的接触孔显示为暗孔，后者对应的接触孔显示为亮孔；当P型轻掺杂离子注入过程中的光阻的位置发生对准度偏差时，则在监控结构中的光阻区也会发生变化，原本应当显示为亮孔(或暗孔)的接触孔则显示为暗孔(或亮孔)，根据产生变化的接触孔的位置得到光阻区的对准度偏差也即为P型轻掺杂离子注入的对准度偏差。
之所以P型阱-P型轻掺杂离子阱结构显示为亮孔，是由于：在正电势条件下，该结构导通，电子束中入射的二次电子大部分被该结构吸收，由P型轻掺杂离子阱流向P型阱，从而该结构对应的接触孔显示为亮孔；同理，P型阱-N型轻掺杂离子阱结构显示为暗孔，是由于：在正电势条件下，该结构不导通，电子束中入射的二次电子大部分被阻挡在该结构表面，从而该结构对应的接触孔显示为暗孔。
以下将结合附图3-4和具体实施例对CMOS中P型轻掺杂离子注入对准度的监控结构作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本发明的监控结构，设置于半导体衬底上，本发明采用的半导体衬底具有功能区和非功能区，非功能区是指不会影响半导体衬底功能的区域比如切割道、虚拟区域等。半导体衬底可以但不限于为硅衬底；本发明的监控结构则位于半导体衬底的非功能区域中，其包括有P型轻掺杂离子注入区和光阻区，光阻区为进行N型轻掺杂离子注入的区域。
这是因为，NMOS漏电现象的原因之一是P型轻掺杂离子注入时所采用的遮挡无需进行P型轻掺杂离子注入区域的光阻发生对准度偏差，从而导致在NMOS中注入了P型轻掺杂离子；由此，监控P型轻掺杂离子注入对准度可以通过监控该光阻的对准度来实现，而该光阻的对准度可以利用监控结构中的光阻区的对准度来进行监控。因此，在监控结构中设置P型轻掺杂离子注入区和光阻区，P型轻掺杂离子注入区为用于注入P型轻掺杂离子的区域，光阻区为用于注入N型轻掺杂离子的区域，在注入P型轻掺杂离子的过程中，光阻区上设置光阻用于阻挡P型轻掺杂离子注入到光阻区中，如果光阻区发生对准度偏差，则会导致P型轻掺杂离子注入发生对准度偏差，因此，通过监控光阻区的对准度偏差即可找到P型轻掺杂离子注入的对准度偏差。
P型轻掺杂离子注入区为P型阱-P型轻掺杂离子阱结构，包括：在非功能区中设置的P型阱，在P型阱中设置的P型轻掺杂离子阱，位于P型轻掺杂离子阱之间的栅极，位于非功能区表面的介质层，以及位于介质层中且对应于P型轻掺杂离子阱的接触孔。
光阻区为P型阱-N型轻掺杂离子阱结构，包括：在非功能区中设置的P型阱，在P型阱中设置的N型轻掺杂离子阱，位于N型轻掺杂离子阱之间的栅极，位于非功能区表面的介质层，以及位于介质层中且对应于N型轻掺杂离子阱的接触孔；需要说明的是，光阻区应当不遮挡在P型轻掺杂注入区的P型阱上方，因此，光阻区的轮廓线可以位于栅极的上方或P型阱之间的区域上方。
在正电势电子束扫描模式下，所述P型阱-N型轻掺杂离子阱结构对应的接触孔显示为暗孔，所述P型阱-P型轻掺杂离子阱结构对应的接触孔显示为亮孔。
需要说明的是，在本发明中，在光阻区或P型轻掺杂离子注入区中的栅极上方的介质层中也可以设置有接触孔。
请参阅图3，为本发明的一个较佳实施例的CMOS中P型轻掺杂离子注入对准度的监控结构的俯视示意图；在本实施例中，监控结构位于半导体衬底的非功能区1中，P型阱2设置成若干等间距排布的平行列，栅极3设置成若干等间距排布的平行行，且与P型阱2呈正交排布；虚线框内的区域为光阻区，虚线框外的区域为P型轻掺杂离子注入区，P型轻掺杂离子注入区在光阻区周围环绕设置；光阻区中，栅极3之间的P型阱2中设置有N型轻掺杂离子阱6；P型轻掺杂离子注入区中，栅极3之间的P型阱2中设置有P型轻掺杂离子阱5；在栅极3之间且分别在N型轻掺杂离子阱6和P型轻掺杂离子阱5上方设置有接触孔7；需要说明的是，为了便于表达，在附图3中未显示介质层。这里，光阻区(虚线框的形状)可以但不限于为正方形、长方形、六边形、三角形等形状，较佳的，光阻区的形状为正方形，这是由于正方形具有相同的边长，且具有已知的内角，便于计算光阻区发生偏移时的角度和大小；相对应的栅极之间的间距与所述P型阱的宽度相同，这样可以避免正方形的光阻区的轮廓线覆盖在P型轻掺杂离子注入区的P型阱上方。
本发明中光阻区还可以具有以下特点：光阻区各个轮廓线均能在相邻两个接触孔构成的直线中找到与之平行的直线。这样，在光阻区发生偏移时，可以保证与之各个轮廓线相平行的接触孔构成的直线上的各个接触孔发生亮度变化较为一致，从而能够有效的判断出光阻区发生偏移的方向；或者，当光阻区发生旋转时，根据与其轮廓线相平行的直线上的接触孔的亮度变化的情况，也可以有效的判断出旋转角度等数据。也即是与接触孔所在直线相平行的轮廓对光阻区的偏移或旋转均非常敏感，从而有效的检测出光阻区的对准度情况。需要说明的是，无论光阻区的轮廓线如何设置，其都不能遮挡到P型轻掺杂离子注入区中的P型阱上方，这就要求光阻区的轮廓线在P型阱之间的区域上方或栅极上方。
为了便于清楚完整的表达本发明的监控结构，请参阅图4，列出了本发明的一个较佳实施例的含有P型轻掺杂离子注入区和光阻区的截面结构示意图；其中，虚线框内为光阻区；P型轻掺杂离子注入区中包括：在非功能区1中设置的P型阱2，在P型阱2中设置的P型轻掺杂离子阱5，位于P型轻掺杂离子阱5之间的栅极(未显示)，位于非功能区1表面的介质层8，以及位于介质层8中且对应于P型轻掺杂离子阱5的接触孔7。光阻区包括：在非功能区1中设置的P型阱2，在P型阱2中设置的N型轻掺杂离子阱6，位于N型轻掺杂离子阱6之间的栅极(未显示)，位于非功能区1表面的介质层8，以及位于介质层8中且对应于N型轻掺杂离子阱6的接触孔7。
以下将结合附图5-15和具体实施例对CMOS中P型轻掺杂离子注入对准度的监控方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图5，为本发明的CMOS中P型轻掺杂离子注入对准度的监控方法的流程示意图；本发明的CMOS中P型轻掺杂离子注入对准度的监控方法包括监控结构的制备和电子束扫描两个过程：
首先，请参阅图6-12，为本发明的一个较佳实施例的监控结构的各个制备步骤所对应的俯视结构示意图；本实施例的监控结构采用上述附图3和附图4中的监控结构，以制备和采用电子束扫描附图3和附图4中的监控结构的方法为例进行说明；本实施例的监控结构的制备包括：
步骤S01：请参阅图6，提供一个半导体衬底的非功能区1，并在非功能区1中设置P型轻掺杂离子注入区和光阻区；
具体的，本发明中，半导体衬底包括用于制备CMOS器件的功能区以及用于制备监控结构的非功能区；半导体衬底可以为任意半导体衬底，在本实施例中，半导体衬底为硅衬底；为便于描述，在图6-12中，仅显示非功能区1的监控结构示意图，而功能区中的CMOS器件的结构和制备为现有技术，在此不再赘述。P型轻掺杂离子注入区在光阻区周围环绕设置。光阻区为进行N型轻掺杂离子注入的区域，如图6中虚线框住的区域；光阻区的形状可以但不限于为正方形、长方形、六边形或三角形等，较佳的，为正方形。本方法中的监控结构采用上述实施例中图3所示的结构，对其结构不再赘述。
步骤S02：请参阅图7，在非功能区1中依次进行P型阱2和栅极3的制备；
具体的，本实施例中，可以采用现有方法在非功能区1中依次进行P型阱2和栅极3的制备，本发明对此不再赘述；需要说明的是，为了实现对CMOS制备工艺中的P型轻掺杂离子注入的实时监控，在制备本发明中的监控结构的过程中，在功能区也在同步制备CMOS器件，这样，一旦在监控结构中发现光阻区出现对准度偏差，则可以知道NMOS器件的P型轻掺杂离子注入出现对准度偏差，从而可以停止制备，并作出相应的修正来消除P型轻掺杂离子注入对准度偏差。N型阱2设置成若干等间距排布的平行列，栅极3设置成若干等间距排布的平行行，且与N型阱2呈正交排布；栅极3之间的间距与P型阱2的宽度相同。
步骤S03：请参阅图8，在光阻区上覆盖一层P型轻掺杂离子注入光阻4；
具体的，本实施例中，由于在整个硅衬底的非功能区1上均进行P型轻掺杂离子注入过程，则需要采用光阻将进行N型轻掺杂离子注入区域遮挡住；这里，监控结构的制备过程中，P型轻掺杂离子注入时采用的光阻称为P型轻掺杂离子注入光阻4，P型轻掺杂离子注入光阻4对应的区域则为光阻区；也即是，光阻区是需要进行N型轻掺杂离子注入的区域，P型轻掺杂离子注入光阻4的图形与光阻区的图形相同。
步骤S04：请参阅图9，向P型轻掺杂离子注入区中的P型阱2中进行P型轻掺杂离子注入，从而在该P型阱中形成P型轻掺杂离子阱5；
具体的，本实施例中，在P型轻掺杂离子注入光阻4的保护下，仅对光阻区之外的区域需要进行P型轻掺杂离子注入的P型阱2中进行P型轻掺杂离子注入；P型轻掺杂离子注入的各个工艺参数可以根据实际工艺要求来设定，本发明对此不作限制。
步骤S05：请参阅图10，去除P型轻掺杂离子注入光阻4；
具体的，本实施例中，在P型轻掺杂离子注入完成后，可以但不限于湿法刻蚀去除P型轻掺杂离子注入光阻4。
步骤S06：请参阅图11，采用光刻工艺遮挡住光阻区之外的区域，向光阻区的P型阱2中进行N型轻掺杂离子注入，从而在该P型阱2中形成N型轻掺杂离子阱6；
具体的，本实施例中，可以在光阻区之外包括P型轻掺杂离子注入区上覆盖一层光阻，然后向光阻区的P型阱中进行N型轻掺杂离子注入，从而在P型阱2中制备出N型轻掺杂离子阱。N型轻掺杂离子注入的工艺参数可以根据实际工艺条件来设定，本发明对此不作限制。
步骤S07：请参阅图12，在非功能区表面形成介质层(图12中未显示介质层)，在介质层中且分别对应于P型轻掺杂离子阱5和N型轻掺杂离子阱6上方形成接触孔7；
具体的，本实施例中，可以但不限于采用化学气相沉积法沉积介质层，介质层的材料可以但不限限于为氧化硅。
本实施例中，可以采用现有技术形成接触孔，包括采用光刻和等离子体干法刻蚀工艺在介质层中形成接触孔结构，然后在接触孔结构中填充导电材料，比如金属钨，从而形成具有导电功能的接触孔。
至此，本实施例中的监控结构就制作完毕，以下结合附图13-15对实施例的电子束扫描过程作进一步说明，本实施例的电子束扫描过程包括以下步骤：
步骤S08：在正电势电子束扫描模式下，采用电子束对监控结构进行扫描，得到测试结构的实际电压衬度影像图；
具体的，本实施例中，电子束对监控结构进行扫描的参数可以根据实际工艺要求来设定，较佳的，可以为：像素为30～80nm，着陆能量为500～1200eV，电流为50～100nA。电压衬度影像反应在一图片中称之为电压衬度影像图；在正电势电子束扫描模式下，监控结构中的P型轻掺杂离子注入区中的接触孔显示为亮孔，光阻区中的接触孔显示为暗孔，如图13所示，为本发明的一个较佳实施例的正电势扫描模式下含有P型轻掺杂离子注入区和光阻区的监控结构的截面结构及其接触孔的电压衬度影像示意图，其中，虚线框为光阻区；接触孔显示亮孔或暗孔是根据接触孔所对应的结构对电子束中的二次电子的吸收程度来决定的；在正电势电子束扫描模式下，当接触孔所对应的结构导通时，则吸收大量的二次电子，从而接触孔显示为亮孔，反之，则显示为暗孔；在本实施例中，在正电势电子束扫描模式下，P型阱2-N型轻掺杂离子阱6构成的异质结结构呈不导通状态，大量的二次电子聚集在N型轻掺杂离子阱6表面，从而该结构对应的接触孔7显示为暗孔；而P型阱2-P型轻掺杂离子阱5构成的同型结结构呈导通状态，其可以吸收大量的二次电子，二次电子从P型轻掺杂离子阱5流向其下面的P型阱2，从而该结构对应的接触孔7显示为亮孔。
步骤S09：设置监控结构在无对准度偏差情况下的标准电压衬度影像图；
具体的，请参阅图14，为本发明的一个较佳实施例的监控结构的标准电压衬度影像图；标准电压衬度影像图反应在标准电压衬度影像图中，根据前述原理，在无对准度偏差的情况下，P型轻掺杂离子注入区中的接触孔显示为亮孔，光阻区(N型轻掺杂离子注入区中)的接触孔显示为暗孔。标准电压衬度影响图为物对准度偏差情况下的数据，可以根据现有的图形模拟软件将相关数据输入得到标准电压衬度影像图。
步骤S10：将实际电压衬度影像图与标准电压衬度影像图进行对比，找出发生影像变化的接触孔；其中，包括P型阱-N型轻掺杂离子阱结构中由暗孔变为亮孔或者P型阱-P型轻掺杂离子阱结构中由亮孔变为暗孔的接触孔；
具体的，请参阅图15，为本发明的一个较佳实施例的进行电子束扫描后所形成的监控结构的实际电压衬度影像与标准电压衬度影像的对比示意图，为了便于表达，图15中不显示监控结构中的N型轻掺杂离子阱和P型轻掺杂离子阱，以及半导体衬底的非功能区。
实际电压衬度影像图与标准电压衬度影像图对比之下，光阻区发生对准度偏差情况则可以有效的检测出来；当光阻区发生对准度偏差时，也即是实际光阻区发生各种不对准的情况下，某一接触孔在标准电压衬度影像图中所对应的数据与实际电压衬度影像图中所对应的数据会出现差异，这就表明实际光阻区产生了对准度偏差，产生影像变化的这些接触孔的位置或数量等数据则可以反映出光阻区发生对准偏差的情况。
在图15中，粗虚线表示实际光阻区，细虚线表示未发生偏移的光阻区，实际光阻区向左上方发生整体偏移，则标准电压衬度影像图中显示暗孔的接触孔在实际电压衬度影像图中显示为亮孔，标准电压衬度影像图中显示为亮孔的接触孔在实际电压衬度影像图中显示为暗孔，这就表明光阻区发生了对准度偏差。
步骤S11：根据发生影像变化的接触孔的数据得到光阻区的对准度偏差，也即是P型轻掺杂离子注入对准度偏差。
具体的，请参阅图15，根据发生影像变化的接触孔的数据比如接触孔间距、接触孔与光阻区的垂直距离等位置数据，以及发生异常变化的接触孔的数量等，则可以计算出光阻区偏移量，即对准度偏差；图15中，光阻区向左上方发生偏移，偏移量为水平方向上相邻的两个接触孔的间距和竖直方向上相邻的两个接触孔的间距的矢量和，假设该两种间距大小相同，设为d，则光阻区向左上方偏移量则为偏移(2d2)1/2，也即是P型轻掺杂离子阱离子注入对准度偏差。此外，还可以根据对应的接触孔的坐标数据来计算具体的偏移方向和偏移量，接触孔的偏移角度可以通过电压衬度影像对比数据采用数学三角函数进行计算，比如，图15中，光阻区中最右下角的接触孔，发现其向左偏移了一个间距，向上偏移了一个间距，则其偏移角度的正切值可以根据接触孔的间距的比值得到，然后再求该比值的反正切函数即可得到；同理，只要找出接触孔对应的水平偏移的间距数量，以及竖直方向上偏移的间距数量，然后乘以间距数量即可得到水平偏移量和竖直偏移量，然后再求反正切函数即可得到。以上为举例说明，然本发明的计算偏移量的方法不局限于此。
在实际监控过程中，光阻区偏移量可能存在不是接触孔间距的整数倍的情况，然当光阻区偏移造成光阻区的P型阱区中注入了P型轻掺杂离子时，该注入位置也会显示为亮孔，这就难免造成仅仅取接触孔间距的整数倍的数值的不准确性，此时，只要通过调整使实际的光阻区遮挡住其下面所有的P型阱即可。根据实际电压衬度影像图与标准电压衬度影像图的对比，可以采用现有的数学方法来得到光阻区的对准度偏差，本发明对此不作限制。例如，设定偏移量在x～x+1范围内，其中x为非负整数，采用二次迭代法或其它迭代法，来逐步选取偏移量，并根据此偏移量来调整光阻区的位置，重新制备监控结构和电子束扫描，直至实际电压衬度影像图与所述标准电压衬度影像图相同。
需要说明的是，针对CMOS的电子束扫描过程中，由于CMOS器件中存在不同类型的缺陷，则需要建立多个不同类型的监控结构，那么如何在电子束扫描时准确的找到所需要的监控结构的电压衬度影像也是十分重要的；因此，在本发明的另一个较佳实施例中，电子束扫描过程还可以具体包括：
步骤A01：在电子束扫描仪器中建立缺陷检测程式，根据缺陷检测程式得到监控结构中的接触孔的标准位置的电压衬度影像图；这里，接触孔的标准位置的电压衬度影像图可以通过数据模拟程序得到；
步骤A02：利用电子束扫描仪器根据缺陷检测程式对监控结构进行扫描得到监控结构中的接触孔的实际位置的电压衬度影像图；这里，接触孔的实际位置的电压衬度影像图可以通过拍摄电子扫描图片得到。
具体的，在缺陷检测程式中，设定不同类型的监控结构中至少有一个接触孔出现缺陷；所说的缺陷不一定是真正的缺陷，只是一种假设；根据假设出现缺陷的位置得到监控结构的类型数据，并与接触孔实际位置的电压衬度影像图进行对照，找到本发明中的监控结构的接触孔实际位置的电压衬度影像图。
步骤A03：根据实际位置的电压衬度影像图与标准位置的电压衬度影像图进行对比，得到接触孔的实际位置的对准度偏差分布数据；
步骤A04：根据上述对准度偏差分布数据得到光阻区的对准度偏差。
综上所述，本发明的CMOS中P型轻掺杂离子注入对准度的监控结构及监控方法，利用监控结构中的光阻区的对准度来监控P型轻掺杂离子注入对准度，监控结构的制备过程中，在进行P型轻掺杂离子注入时，采用一光阻(P型轻掺杂离子注入光阻)将需进行N型轻掺杂离子注入的区域遮挡住，在P型轻掺杂离子注入之后对光阻区进行N型轻掺杂离子注入，在后续正电势电子束扫描过程中，利用P型阱-P型轻掺杂离子阱结构、P型阱-N型轻掺杂离子阱结构对电子束的吸收情况不同，而使相应的接触孔显示不同的电压衬度影像来监控光阻区产生的对准度偏差：与标准电压衬度影像图相比，在光阻区产生对准度偏差的情况下，P型阱-N型轻掺杂离子阱结构中原有显示暗孔的接触孔则变为亮孔，P型阱-P型轻掺杂离子阱结构中原有显示亮孔的接触孔则变为暗孔，根据发生影像变化的接触孔的位置可以得到光阻区产生的对准度偏差，也即是得到P型轻掺杂离子注入对准度偏差，从而实现对CMOS中P型轻掺杂离子注入对准度的实时监控，避免NMOS器件失效和成本的不必要的浪费。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种P型轻掺杂离子注入对准度的监控结构，所述监控结构位于半导体衬底的非功能区域中，其特征在于，所述监控结构包括P型轻掺杂离子注入区和光阻区，所述光阻区为进行N型轻掺杂离子注入的区域；其中，
所述P型轻掺杂离子注入区由第一P型阱-P型轻掺杂离子阱结构构成，包括：在非功能区中设置的第一P型阱，在所述第一P型阱中设置的P型轻掺杂离子阱，位于所述P型轻掺杂离子阱之间的第一栅极，位于所述非功能区表面的第一介质层，以及位于所述第一介质层中且对应于所述P型轻掺杂离子阱的接触孔；
所述光阻区由第二P型阱-N型轻掺杂离子阱结构构成，包括：在非功能区中设置的第二P型阱，在所述第二P型阱中设置的N型轻掺杂离子阱，位于所述N型轻掺杂离子阱之间的第二栅极，位于非功能区表面的第二介质层，以及位于所述第二介质层中且对应于所述N型轻掺杂离子阱的接触孔；
其中，在正电势电子束扫描模式下，所述第二P型阱-N型轻掺杂离子阱结构对应的接触孔显示为暗孔，所述第一P型阱-P型轻掺杂离子阱结构对应的接触孔显示为亮孔。
2.根据权利要求1所述的监控结构，其特征在于，所述P型轻掺杂离子注入区在所述光阻区周围环绕设置。
3.根据权利要求1所述的监控结构，其特征在于，所述监控结构中的第一P型阱呈若干平行的列等间距排布，所述第一栅极呈若干平行的行等间距排布；且所述第一栅极所在的行与所述第一P型阱所在的列呈正交分布；所述监控结构中的第二P型阱呈若干平行的列等间距排布，所述第二栅极呈若干平行的行等间距排布；且所述第二栅极所在的行与所述第二P型阱所在的列呈正交分布；
所述光阻区中，所述第二栅极之间的第二P型阱中设置有N型轻掺杂离子阱；所述P型轻掺杂离子注入区中，所述第一栅极之间的第一P型阱区中设置有P型轻掺杂离子阱。
4.根据权利要求3所述的监控结构，其特征在于，所述光阻区的图形为正方形，所述第二栅极之间的间距与所述第二P型阱的宽度相同。
5.根据权利要求1所述的监控结构，其特征在于，所述光阻区各个轮廓线均能在相邻两个所述接触孔构成的直线中找到与之平行的直线。
6.一种P型轻掺杂离子注入对准度的监控方法，其特征在于，包括监控结构的制备和电子束扫描两个过程，其中，
所述监控结构的制备包括：
步骤S01：提供一个半导体衬底的非功能区，并在所述非功能区中设置P型轻掺杂离子注入区和光阻区；
步骤S02：在所述非功能区中依次进行P型阱区和栅极的制备；其中，P型阱区包括第一P型阱和第二P型阱，栅极包括第一栅极和第二栅极；
步骤S03：在所述光阻区上覆盖一层P型轻掺杂离子注入光阻；
步骤S04：向所述P型轻掺杂离子注入区的第一P型阱中进行P型轻掺杂离子注入，从而在该第一P型阱中形成P型轻掺杂离子阱；
步骤S05：去除所述P型轻掺杂离子注入光阻；
步骤S06：采用光刻工艺遮挡住所述光阻区之外的区域，向所述光阻区中的第二P型阱中进行N型轻掺杂离子注入，从而在该第二P型阱中形成N型轻掺杂离子阱；
步骤S07：在所述非功能区表面形成介质层，在所述介质层中且分别对应于所述P型轻掺杂离子阱和所述N型轻掺杂离子阱上方形成接触孔；
所述电子束扫描过程包括：
步骤S08：在正电势电子束扫描模式下，采用电子束对所述监控结构进行扫描，得到所述监控结构的实际电压衬度影像图；其中，第二P型阱-N型轻掺杂离子阱结构对应的接触孔显示为暗孔，第一P型阱-P型轻掺杂离子阱结构对应的接触孔显示为亮孔；
步骤S09：设置所述监控结构在无对准度偏差情况下的标准电压衬度影像图；其中，第二P型阱-N型轻掺杂离子阱结构对应的接触孔显示为暗孔，第一P型阱-P型轻掺杂离子阱结构对应的接触孔显示为亮孔；
步骤S10：将所述实际电压衬度影像图与所述标准电压衬度影像图进行对比，找出发生亮度变化的接触孔；其中，包括第二P型阱-N型轻掺杂离子阱结构中由暗孔变为亮孔或者第一P型阱-P型轻掺杂离子阱结构中由亮孔变为暗孔的接触孔；
步骤S11：根据发生亮度变化的所述接触孔的数据得到所述光阻区的对准度偏差，也即是所述P型轻掺杂离子注入对准度偏差。
7.根据权利要求6所述的监控方法，其特征在于，所述步骤S08中，所述电子束对所述监控结构进行扫描的参数包括：像素为30～80nm，着陆能量为500～1200eV，电流为50～100nA。
8.根据权利要求6所述的监控方法，其特征在于，所述步骤S11中，所述发生亮度变化的接触孔的数据包括位置数据和数量数据。
9.根据权利要求8所述的监控方法，其特征在于，所述步骤S11中，包括：根据所述发生亮度变化的接触孔在水平方向上和竖直方向上偏移量，计算所述接触孔偏移的角度的正切值，然后求反正切值即可得到所述接触孔的偏移角度；并结合所述偏移角度计算得到所述接触孔的偏移量，也即得到所述光阻区的对准度偏差。
10.根据权利要求6所述的监控方法，其特征在于，所述P型轻掺杂离子注入区在所述光阻区周围环绕设置。
CN201410357335.9A 2014-07-25 2014-07-25 P型轻掺杂离子注入对准度的监控结构及方法 Active CN104078337B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410357335.9A CN104078337B (zh) 2014-07-25 2014-07-25 P型轻掺杂离子注入对准度的监控结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410357335.9A CN104078337B (zh) 2014-07-25 2014-07-25 P型轻掺杂离子注入对准度的监控结构及方法

Publications (2)

Publication Number Publication Date
CN104078337A CN104078337A (zh) 2014-10-01
CN104078337B true CN104078337B (zh) 2017-03-01

Family

ID=51599527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410357335.9A Active CN104078337B (zh) 2014-07-25 2014-07-25 P型轻掺杂离子注入对准度的监控结构及方法

Country Status (1)

Country Link
CN (1) CN104078337B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192674A (zh) * 2018-09-04 2019-01-11 深圳市南硕明泰科技有限公司 一种测量注入层光刻对准偏差的方法
US10985077B2 (en) * 2018-11-20 2021-04-20 Nanya Technology Corporation Semiconductor device and method for preparing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021897A (zh) * 2012-11-12 2013-04-03 上海华力微电子有限公司 半导体器件电性失效的检测方法
US8531203B2 (en) * 2010-06-11 2013-09-10 International Business Machines Corporation Mask alignment, rotation and bias monitor utilizing threshold voltage dependence
CN103346107A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103489808A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 一种可按照离子注入区域分类的电子束缺陷检测方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273954A (ja) * 1989-04-14 1990-11-08 Fujitsu Ltd 半導体装置の製造方法
KR100563096B1 (ko) * 2003-08-22 2006-03-27 동부아남반도체 주식회사 이온 주입의 오정렬 판단 방법
JP2007250880A (ja) * 2006-03-16 2007-09-27 Fujifilm Corp 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531203B2 (en) * 2010-06-11 2013-09-10 International Business Machines Corporation Mask alignment, rotation and bias monitor utilizing threshold voltage dependence
CN103021897A (zh) * 2012-11-12 2013-04-03 上海华力微电子有限公司 半导体器件电性失效的检测方法
CN103346107A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103489808A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 一种可按照离子注入区域分类的电子束缺陷检测方法

Also Published As

Publication number Publication date
CN104078337A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN103354212B (zh) 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354211B (zh) 测算接触孔与多晶硅栅极对准偏差值的方法
CN102194794B (zh) 等离子体损伤检测结构、其检测方法及其形成方法
US7561983B2 (en) Technique for improving ion implantation based on ion beam angle-related information
CN104733343B (zh) 栅氧层缺陷检测方法及器件漏电检测方法
CN104124231B (zh) 利用同型结监控p型轻掺杂离子注入对准度的结构及方法
JP2020521324A (ja) アレイ基板及びその作製方法、タブレットディテクタ及び映像装置
CN104078337B (zh) P型轻掺杂离子注入对准度的监控结构及方法
KR101628604B1 (ko) 디지털 엑스레이 디텍터
CN104124233B (zh) N型轻掺杂离子注入对准度的监控结构及方法
CN102122637A (zh) 检测结构、检测方法及形成检测结构的方法
CN108550601A (zh) 用于具有减少的掩模数目的金属氧化物薄膜晶体管的射线照相成像阵列制备工艺
US8658438B2 (en) Measurement of lateral diffusion of implanted ions in doped well region of semiconductor devices
US7883909B2 (en) Method to measure ion beam angle
CN110391308A (zh) 一种平板探测器及其制造方法
CN104091795B (zh) Cmos中n型源漏注入对准度的监控结构及方法
CN104124234B (zh) Cmos中p型源漏离子注入对准度的监控结构及方法
CN104091769A (zh) 一种通孔刻蚀不足的检测方法
CN104124232B (zh) 利用同型结监控n型轻掺杂离子注入对准度的结构及方法
CN104078380B (zh) 利用同型结监控n型源漏离子注入对准度的结构及方法
CN105223773A (zh) 一种光掩模图案透光强度修正的方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN103165578B (zh) 用于cmos器件的测试器件、制作方法及其使用方法
CN105576036B (zh) 薄膜晶体管和像素结构及制备方法、阵列基板、显示装置
CN106098583B (zh) 针对多晶硅氧化物栅极缺失的电子束扫描检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant