CN105576036B - 薄膜晶体管和像素结构及制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管和像素结构及制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN105576036B
CN105576036B CN201610006883.6A CN201610006883A CN105576036B CN 105576036 B CN105576036 B CN 105576036B CN 201610006883 A CN201610006883 A CN 201610006883A CN 105576036 B CN105576036 B CN 105576036B
Authority
CN
China
Prior art keywords
layer
hyaline layer
electrode
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610006883.6A
Other languages
English (en)
Other versions
CN105576036A (zh
Inventor
张洁
李付强
陈小川
薛海林
樊君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610006883.6A priority Critical patent/CN105576036B/zh
Publication of CN105576036A publication Critical patent/CN105576036A/zh
Application granted granted Critical
Publication of CN105576036B publication Critical patent/CN105576036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明属于显示技术领域，提供薄膜晶体管及其制备方法、像素结构及其制备方法、阵列基板、显示装置。该薄膜晶体管包括信号电极、扫描电极、透明层，透明层采用兼具电学传导和光学透明性质的材料形成，信号电极、扫描电极以及透明层彼此之间绝缘设置，信号电极与扫描电极的正投影面积无重叠，信号电极和扫描电极均落入透明层的正投影面积内，信号电极与透明层至少局部电性连接，该透明层具有漏极和有源层的功能。该薄膜晶体管不仅制备工艺简单，而且其水平方向的遮光面积较小、运用于像素结构中能够显著提高像素结构的开口率。可解决现有的薄膜晶体管的制备工艺繁多、且其水平方向的遮光面积较大以及现有的像素结构的开口率低的问题。

Description

薄膜晶体管和像素结构及制备方法、阵列基板、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制备方法、像素结构及其制备方法、阵列基板、显示装置。
背景技术
在显示领域，现有的像素结构一般如图1所示，包括薄膜晶体管001和存储电容002，薄膜晶体管001包括源极01、漏极02、栅极03以及用于导通源极01与漏极02的有源层04，存储电容002包括公共电极05和像素电极06。其中，薄膜晶体管001中的源极01和漏极02分别对应设置在有源层04的两端，并分别通过开设过孔，使源极01与有源层04电性连接以及漏极02与有源层04电性连接。
这样的薄膜晶体管，不仅制备工艺繁多，而且其水平方向的不透光的面积较大。然而，在像素结构中，存储电容对应着像素结构的有效显示区，薄膜晶体管因为其包括的源极、漏极、栅极均为不透光结构，所以，薄膜晶体管对应着像素结构的区域为非有效显示区、薄膜晶体管水平方向的遮光面积较大将直接导致像素结构的有效显示区的面积减小，从而，导致像素结构的开口率较低，降低显示效果。
所以，设计一种制备工艺简单、且水平方向的遮光面积较小的薄膜晶体管，以及相应设计一种开口率更高的像素结构是亟待解决的技术问题。
发明内容
本发明针对现有的上述技术问题，提供一种薄膜晶体管及其制备方法、像素结构及其制备方法、阵列基板、显示装置。该薄膜晶体管不仅制备工艺简单，而且其水平方向的遮光面积较小、运用于像素结构中能够显著提高像素结构的开口率；阵列基板和显示装置均采用上述像素结构，能够显著提高明亮度和显示效果。
解决本发明技术问题所采用的技术方案是提供一种薄膜晶体管，包括信号电极、扫描电极、透明层，所述透明层采用兼具电学传导和光学透明性质的材料形成，所述信号电极、所述扫描电极以及所述透明层彼此之间绝缘设置，所述信号电极与所述扫描电极的正投影面积无重叠，所述信号电极和所述扫描电极均落入所述透明层的正投影面积内；
所述信号电极与所述透明层至少局部区域电性连接，所述透明层对应着所述扫描电极的区域具备有源层的功能，所述透明层除以上两部分以外的其他区域具备漏极的功能。
优选的是，还包括第一绝缘层和第二绝缘层，所述第一绝缘层或所述第二绝缘层设置于所述信号电极与所述透明层之间，所述透明层采用掺杂的多晶硅材料形成。
优选的是，所述透明层对应着所述扫描电极的区域的掺杂量范围为1010～1012离子数/平方厘米，所述透明层对应着所述信号电极的区域的掺杂量范围为1014～1016离子数/平方厘米。
优选的是，所述信号电极设置于所述扫描电极的上方，所述透明层设置于所述扫描电极的下方，所述第一绝缘层设置于所述扫描电极与所述透明层之间，所述第二绝缘层设置于所述信号电极与所述扫描电极之间，所述第一绝缘层和所述第二绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层电性连接。
优选的是，所述信号电极设置于所述透明层的上方，所述扫描电极设置于所述透明层的下方，所述第一绝缘层设置于所述信号电极与所述透明层之间，所述第二绝缘层设置于所述透明层与所述扫描电极之间，所述第一绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层电性连接。
本发明提供另一种技术方案：一种像素结构，设置于像素区内，包括上述薄膜晶体管以及设置在所述薄膜晶体管上方的钝化层和导电层。
优选的是，所述透明层为板状结构、且延伸至覆盖整个所述像素区，所述导电层设置在所述钝化层的上方、且未覆盖所述信号电极和所述扫描电极所在的区域。
优选的是，所述透明层对应着所述导电层的区域的掺杂量范围为1014～1016离子数/平方厘米。
本发明提供另一种技术方案：一种阵列基板，包括上述的像素结构。
本发明提供另一种技术方案：一种显示装置，包括上述的阵列基板。
本发明提供另一种技术方案：一种薄膜晶体管的制备方法，包括形成信号电极、扫描电极、透明层的步骤，其中：所述透明层采用兼具电学传导和光学透明性质的材料形成，所述信号电极、所述扫描电极以及所述透明层彼此之间绝缘设置，所述信号电极与所述扫描电极的正投影面积无重叠，所述信号电极和所述扫描电极均落入所述透明层的正投影面积内；
所述信号电极与所述透明层至少局部区域电性连接，所述透明层对应着所述扫描电极的区域具备有源层的功能，所述透明层除以上两部分以外的其他区域具备漏极的功能。
优选的是，包括：依次形成透明层、第一绝缘层、扫描电极、第二绝缘层、信号电极的步骤，其中，所述第一绝缘层和所述第二绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层连接，所述透明层采用掺杂的多晶硅材料形成。
优选的是，包括：依次形成扫描电极、第二绝缘层、透明层、第一绝缘层、信号电极，其中，所述第一绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层连接，所述透明层采用掺杂的多晶硅材料形成。
优选的是，所述透明层对应着所述扫描电极的区域的掺杂量范围为1010～1012离子数/平方厘米，所述透明层对应着所述信号电极的区域的掺杂量范围为1014～1016离子数/平方厘米。
本发明提供另一种技术方案：一种像素结构的制备方法，在上述的薄膜晶体管的制备方法的基础上，还包括：
步骤1：在像素区内，所述透明层制成板状结构、且延伸至覆盖整个所述像素区；
步骤2：在所述薄膜晶体管的上方依次形成钝化层、导电层，所述导电层未覆盖所述信号电极和所述扫描电极所在的区域。
优选的是，所述透明层对应着所述导电层的区域的掺杂量范围为1014～1016离子数/平方厘米。
本发明提供的薄膜晶体管以及相应的薄膜晶体管的制备方法，均采用掺杂的多晶硅材料形成透明层，该透明层具有现有薄膜晶体管中漏极和有源层的功能，因此，相比于现有薄膜晶体管，在制备工艺上减少了漏极的制备步骤、以及漏极与有源层之间的过孔的制备步骤，使整个制备工艺更加简单；此外，本发明的薄膜晶体管因为不具有现有薄膜晶体管中的漏极，所以，其水平方向的遮光面积相应减小，运用于像素结构中能够显著提高像素结构的开口率。
本发明提供的像素结构以及相应的像素结构的制备方法，采用了上述薄膜晶体管、并将透明层对应着导电层的区域掺杂，使掺杂区域具有了现有像素结构中的像素电极的功能，不仅在制备工艺上减少了像素电极的制备步骤，而且减小了薄膜晶体管对应的非有效显示区的面积、增大了导电层对应的有效显示区的面积，即增大了像素结构的开口率。
本发明提供的阵列基板和显示装置，均采用了上述像素结构，不仅简化了制备工艺过程，而且能够显著提高其明亮度和显示效果。
附图说明
图1为现有的像素结构的剖视图；
图2为本发明的实施例1的薄膜晶体管的剖视图；
图3为本发明的实施例2的薄膜晶体管的剖视图；
图4为本发明的实施例3的一种像素结构的剖视图；
图5为本发明的实施例3的另一种像素结构的剖视图；
其中，附图标记为：
001、薄膜晶体管；002、存储电容；01、源极；02、漏极；03、栅极；04、有源层；05、公共电极；06、像素电极；
100、(顶栅型)薄膜晶体管；101、(底栅型)薄膜晶体管；200、存储电容；
1、信号电极；2、扫描电极；3、透明层；4、第一绝缘层；5、第二绝缘层；6、钝化层；7、导电层；8、基板；9、遮光金属层；10、缓冲层；
a、透明层3对应着信号电极1的区域；
b、透明层3对应着扫描电极2的区域；
c、透明层3对应着导电层7的区域。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
本实施例提供一种薄膜晶体管，该薄膜晶体管相比于现有薄膜晶体管，在制备工艺上减少了漏极的制备步骤、以及漏极与有源层之间的过孔的制备步骤，使整个制备工艺更加简单；并且其水平方向的面积相应减小，运用于像素结构中能够显著提高像素结构的开口率。
薄膜晶体管包括信号电极、扫描电极、透明层，透明层采用兼具电学传导和光学透明性质的材料形成，信号电极、扫描电极以及透明层彼此之间绝缘设置，信号电极与扫描电极的正投影面积无重叠，信号电极和扫描电极均落入透明层的正投影面积内；
信号电极与透明层至少局部区域电性连接，透明层对应着扫描电极的区域具备有源层的功能，透明层除以上两部分以外的其他区域具备漏极的功能。
为了实现信号电极、扫描电极以及透明层彼此之间绝缘设置，薄膜晶体管还包括第一绝缘层和第二绝缘层，第一绝缘层或第二绝缘层设置于信号电极与透明层之间。重要的是，透明层采用掺杂的多晶硅材料形成，将透明层对应着扫描电极和其它区域相应掺杂，使透明层具有现有薄膜晶体管中有源层和漏极的功能。
具体结构如图2所示，薄膜晶体管100为顶栅型结构，其中，信号电极1设置于扫描电极2的上方，透明层3设置于扫描电极2的下方，第一绝缘层4设置于扫描电极2与透明层3之间，第二绝缘层5设置于信号电极1与扫描电极2之间，第一绝缘层4和第二绝缘层5对应着信号电极1的区域开设有通孔，信号电极1穿过通孔与透明层3电性连接。这里的第一绝缘层4可以是层间介质层(ILD),第二绝缘层5可以是现有的栅绝缘层(GI)。
重要的是，透明层3采用掺杂的多晶硅材料形成。为了清楚说明透明层3的掺杂情况，将透明层3对应着信号电极1的区域称为a区，将透明层3对应着扫描电极2的区域称为b区。
为了使透明层3对应着信号电极1的a区与信号电极1能够良好地电导性，设计a区的掺杂量为重掺杂，相应的掺杂量范围为1014～1016离子数/平方厘米；为了使透明层3对应着扫描电极2的b区具有现有薄膜晶体管中有源层的功能，设计b区的掺杂量为轻掺杂，相应的掺杂量范围为1010～1012离子数/平方厘米；为了使透明层3右端的部分区域具有现有薄膜晶体管中漏极的功能，设计透明层3右端的部分区域的掺杂量也为重掺杂，相应的掺杂量范围为1014～1016离子数/平方厘米；透明层3的其他区域可以设计为轻掺杂，相应的掺杂量范围可以为1012～1014离子数/平方厘米。
容易理解的是，透明层3上各个区域的掺杂量并不局限于以上给出的范围，只要能够使透明层3上各个区域能够实现其各自的功能即可。
这样，透明层3右端的部分区域便具有了现有薄膜晶体管中漏极的功能，不需要在本实施例的薄膜晶体管100中再去形成漏极以及连接漏极与有源层的过孔，具有结构简单的特点。并且，透明层3采用掺杂的多晶硅材料形成，本身具有透光的性质。也就是说，薄膜晶体管100中扫描电极2右侧的区域均能透光，相比于现有薄膜晶体管在水平方向上具有更小的遮光面积，所以，薄膜晶体管100运用于像素结构中，能够显著提高像素结构的开口率。
本实施例还提供上述薄膜晶体管的制备方法，包括形成信号电极、扫描电极、透明层的步骤，其中：透明层采用兼具电学传导和光学透明性质的材料形成，信号电极、扫描电极以及透明层彼此之间绝缘设置，信号电极与扫描电极的正投影面积无重叠，信号电极和扫描电极均落入透明层的正投影面积内；
信号电极与透明层至少局部区域电性连接，透明层对应着扫描电极的区域具备有源层的功能，透明层除以上两部分以外的其他区域具备漏极的功能。
本实施例中薄膜晶体管的具体方法包括：依次形成透明层3、第一绝缘层4、扫描电极2、第二绝缘层5、信号电极1，其中，第一绝缘层4和第二绝缘层5对应开设有通孔，信号电极1穿过通孔与透明层3连接。
透明层3采用掺杂的多晶硅材料形成。并且透明层3对应着信号电极1的区域和透明层3右端的部分区域的掺杂量为重掺杂，相应的掺杂量范围为1014～1016离子数/平方厘米；透明层3上除了上述两个重掺杂区域以外的其他区域均为轻掺杂，其中，对应着扫描电极2的区域的掺杂量范围为1010～1012离子数/平方厘米，剩余的其他区域掺杂量范围可以为1012～1014离子数/平方厘米。
这样，透明层3对应着扫描电极2的区域具备现有薄膜晶体管中有源层的功能，透明层3右端的部分区域具备现有薄膜晶体管中漏极的功能。
本实施例的薄膜晶体管的制备方法，相比于现有薄膜晶体管的制备方法，在制备过程中减少了漏极的制备步骤、以及漏极与有源层之间的过孔的制备步骤，使整个制备工艺更加简单，并且制备而成的薄膜晶体管在水平方向上具有更小的遮光面积。
实施例2：
本实施例提供一种薄膜晶体管，该薄膜晶体管是实施例1中薄膜晶体管对应的底栅型结构，能够解决实施例1中薄膜晶体管要解决的技术问题，并能取得相同的技术效果。
具体结构如图3所示，薄膜晶体管101为底栅型结构，其中，信号电极1设置于透明层3的上方，扫描电极2设置于透明层3的下方，第一绝缘层4设置于信号电极1与透明层3之间，第二绝缘层5设置于透明层3与扫描电极2之间，第一绝缘层4对应开设有通孔，信号电极1穿过通孔与透明层3电性连接。
本实施例薄膜晶体管101中的其它结构与实施例1中薄膜晶体管100相应的结构相同，这里不再赘述。
本实施例还提供上述薄膜晶体管的制备方法，该制备方法能够解决实施例1中薄膜晶体管的制备方法要解决的技术问题，并能取得相应的技术效果。
该制备方法包括：依次形成扫描电极2、第二绝缘层5、透明层3、第一绝缘层4、信号电极1，其中，第一绝缘层4对应开设有通孔，信号电极1穿过通孔与透明层3连接，透明层3采用掺杂的多晶硅材料形成。
透明层3的掺杂方式与实施例1中对应的方式相同，这里不再赘述。
实施例3：
本实施例提供一种像素结构，设置于像素区内，该像素结构包括实施例1或实施例2的薄膜晶体管，能够显著增大像素结构的开口率。
包含(顶栅型)薄膜晶体管100的像素结构如图4所示，在薄膜晶体管100上方设置有钝化层6和导电层7、且导电层7设置在钝化层6的上方。导电层7未覆盖信号电极1和扫描电极2所在的区域；透明层3为板状结构、且延伸至覆盖整个像素区。
为了使透明层3对应着导电层7的区域具有现有像素结构中像素电极的功能，对透明层3对应着导电层7的区域进行掺杂工艺处理。
为了便于说明透明层的掺杂情况，这里将透明层3对应着导电层7的区域称为c区。c区的掺杂量为重掺杂，相应的掺杂量范围为1014～1016离子数/平方厘米；这里也可以是，c区的掺杂量等于a区的掺杂量。总之，使c区具有现有像素结构中像素电极的功能即可。这样，导电层7与透明层3的c区以及两者之间的钝化层6共同组成了存储电容200。
这样，上述像素结构中透明层b区的右侧均可以充当存储电容200的区域，并且存储电容200所在的区域在像素结构中为透光区域、即有效显示区域。上述像素结构相比于现有的像素结构(如图1所示)，薄膜晶体管100对应的遮光区域(非有效显示区域)水平方向的面积减小，存储电容200对应的透光区域(有效显示区域)水平方向的面积增大，因此，上述像素结构的开口率增大，运用于显示装置中能够获得更高的明亮度和显示效果。
相应的，本实施例还提供上述包含(顶栅型)薄膜晶体管100的像素结构的制备方法。
该制备方法在实施例1中薄膜晶体管的制备方法的基础上，还包括：
首先，在基板8上依次形成遮光金属层9和缓冲层10；
然后，按照实施例1中(顶栅型)薄膜晶体管的制备方法形成(顶栅型)薄膜晶体管，其中，透明层3制成板状结构、且延伸至覆盖整个像素区；
最后，在(顶栅型)薄膜晶体管的上方依次形成钝化层6、导电层7，导电层7未覆盖信号电极1和扫描电极2所在的区域。
此外，为了使透明层3对应着导电层7的区域(c区)具有现有像素结构中像素电极的功能，透明层3对应着导电层7的区域(c区)的掺杂量为重掺杂，相应的掺杂量范围为1014～1016离子数/平方厘米。
作为示例，本实施例还提供一种包含(底栅型)薄膜晶体管101的像素结构，如图5所示，该像素结构与图4所示的像素结构除了具有不同类型的薄膜晶体管之外、其它结构相同，同样也能解决图4所示的像素结构要解决的技术问题、并取得相同的技术效果。
本实施例还提供包含(底栅型)薄膜晶体管101的像素结构的制备方法。
该制备方法在实施例2中薄膜晶体管的制备方法的基础上，还包括：
首先，在基板8上按照实施例2中(底栅型)薄膜晶体管的制备方法形成(底栅型)薄膜晶体管，其中，透明层3制成板状结构、且延伸至覆盖整个像素区；
然后，在(底栅型)薄膜晶体管的上方依次形成钝化层6、导电层7，导电层7未覆盖信号电极1和扫描电极2所在的区域。
本制备方法的其它步骤与上述包含(顶栅型)薄膜晶体管100的像素结构的制备方法相同，这里不再赘述。
本实施例中提供的像素结构，由于采用了实施例1或实施例2中的薄膜晶体管，不仅具有上述薄膜晶体管的优点，而且该像素结构中将透明层对应着导电层的区域掺杂，使掺杂区域具有了现有像素结构中的像素电极的功能，从而使整个像素结构中薄膜晶体管对应的遮光区面积减小，存储电容对应的透光区面积增大，进而增大了像素结构的开口率。
本实施例中提供的像素结构的制备方法是在实施例1或实施例2中薄膜晶体管的制备方法的基础上进行的，不仅具有实施例1或实施例2中薄膜晶体管的制备方法的优点，而且本制备方法在制备过程中减少了像素电极的制备步骤，使制备方法更加简单。该制备方法获得的像素结构同样具有更大的开口率。
实施例4：
本实施例提供一种阵列基板，该阵列基板包括实施例3中任一种像素结构。
该阵列基板中的多个像素结构以矩阵形式排列，因为该阵列基板采用的像素结构具有较大的开口率、且制备工艺简单，所以，该阵列基板能够具有更高的明亮度和更好的显示效果。
实施例5：
本实施例提供一种显示装置，其包括实施例4中的阵列基板。
显示装置可以为：液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
因为该显示装置采用的阵列基板能够具有更高的明亮度和更好的显示效果，所以，该显示装置同样具有更高的明亮度和更好的显示效果，能够给观看者更好的视觉体验。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (16)

1.一种薄膜晶体管，其特征在于，包括信号电极、扫描电极、透明层，所述透明层采用兼具电学传导和光学透明性质的材料形成，所述信号电极、所述扫描电极以及所述透明层彼此之间绝缘设置，所述信号电极与所述扫描电极的正投影面积无重叠，所述信号电极和所述扫描电极均落入所述透明层的正投影面积内；
所述信号电极与所述透明层至少局部区域电性连接，所述透明层对应着所述扫描电极的区域具备有源层的功能，所述透明层除以上两部分以外的其他区域具备漏极的功能。
2.根据权利要求1所述的薄膜晶体管，其特征在于，包括第一绝缘层和第二绝缘层，所述第一绝缘层或所述第二绝缘层设置于所述信号电极与所述透明层之间，所述透明层采用掺杂的多晶硅材料形成。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述透明层对应着所述扫描电极的区域的掺杂量范围为1010～1012离子数/平方厘米，所述透明层对应着所述信号电极的区域的掺杂量范围为1014～1016离子数/平方厘米。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述信号电极设置于所述扫描电极的上方，所述透明层设置于所述扫描电极的下方，所述第一绝缘层设置于所述扫描电极与所述透明层之间，所述第二绝缘层设置于所述信号电极与所述扫描电极之间，所述第一绝缘层和所述第二绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层电性连接。
5.根据权利要求2所述的薄膜晶体管，其特征在于，所述信号电极设置于所述透明层的上方，所述扫描电极设置于所述透明层的下方，所述第一绝缘层设置于所述信号电极与所述透明层之间，所述第二绝缘层设置于所述透明层与所述扫描电极之间，所述第一绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层电性连接。
6.一种像素结构，设置于像素区内，其特征在于，包括权利要求1-5任一所述的薄膜晶体管以及设置在所述薄膜晶体管上方的钝化层和导电层。
7.根据权利要求6所述的像素结构，其特征在于，所述透明层为板状结构、且延伸至覆盖整个所述像素区，所述导电层设置在所述钝化层的上方、且未覆盖所述信号电极和所述扫描电极所在的区域。
8.根据权利要求6所述的像素结构，其特征在于，所述透明层对应着所述导电层的区域的掺杂量范围为1014～1016离子数/平方厘米。
9.一种阵列基板，其特征在于，包括权利要求6-8任一所述的像素结构。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
11.一种薄膜晶体管的制备方法，其特征在于，包括形成信号电极、扫描电极、透明层的步骤，其中：所述透明层采用兼具电学传导和光学透明性质的材料形成，所述信号电极、所述扫描电极以及所述透明层彼此之间绝缘设置，所述信号电极与所述扫描电极的正投影面积无重叠，所述信号电极和所述扫描电极均落入所述透明层的正投影面积内；
所述信号电极与所述透明层至少局部区域电性连接，所述透明层对应着所述扫描电极的区域具备有源层的功能，所述透明层除以上两部分以外的其他区域具备漏极的功能。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，包括：依次形成透明层、第一绝缘层、扫描电极、第二绝缘层、信号电极的步骤，其中，所述第一绝缘层和所述第二绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层连接，所述透明层采用掺杂的多晶硅材料形成。
13.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，包括：依次形成扫描电极、第二绝缘层、透明层、第一绝缘层、信号电极，其中，所述第一绝缘层对应开设有通孔，所述信号电极穿过所述通孔与所述透明层连接，所述透明层采用掺杂的多晶硅材料形成。
14.根据权利要求12或13所述的薄膜晶体管的制备方法，其特征在于，所述透明层对应着所述扫描电极的区域的掺杂量范围为1010～1012离子数/平方厘米，所述透明层对应着所述信号电极的区域的掺杂量范围为1014～1016离子数/平方厘米。
15.一种像素结构的制备方法，其特征在于，在权利要求11-14任一所述的薄膜晶体管的制备方法的基础上，还包括：
步骤1：在像素区内，所述透明层制成板状结构、且延伸至覆盖整个所述像素区；
步骤2：在所述薄膜晶体管的上方依次形成钝化层、导电层，所述导电层未覆盖所述信号电极和所述扫描电极所在的区域。
16.根据权利要求15所述的像素结构的制备方法，其特征在于，所述透明层对应着所述导电层的区域的掺杂量范围为1014～1016离子数/平方厘米。
CN201610006883.6A 2016-01-04 2016-01-04 薄膜晶体管和像素结构及制备方法、阵列基板、显示装置 Active CN105576036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610006883.6A CN105576036B (zh) 2016-01-04 2016-01-04 薄膜晶体管和像素结构及制备方法、阵列基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610006883.6A CN105576036B (zh) 2016-01-04 2016-01-04 薄膜晶体管和像素结构及制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN105576036A CN105576036A (zh) 2016-05-11
CN105576036B true CN105576036B (zh) 2019-01-22

Family

ID=55885966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610006883.6A Active CN105576036B (zh) 2016-01-04 2016-01-04 薄膜晶体管和像素结构及制备方法、阵列基板、显示装置

Country Status (1)

Country Link
CN (1) CN105576036B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115735156A (zh) * 2021-06-29 2023-03-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202208A (ja) * 1993-12-28 1995-08-04 Nec Corp 透明絶縁性基板および薄膜トランジスタ
CN103594498A (zh) * 2013-12-03 2014-02-19 北京理工大学 一种透明导电薄膜

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015049426A (ja) * 2013-09-03 2015-03-16 パナソニック液晶ディスプレイ株式会社 液晶表示装置
KR20150061415A (ko) * 2013-11-27 2015-06-04 네오뷰코오롱 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조방법, 액티브 매트릭스형 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202208A (ja) * 1993-12-28 1995-08-04 Nec Corp 透明絶縁性基板および薄膜トランジスタ
CN103594498A (zh) * 2013-12-03 2014-02-19 北京理工大学 一种透明导电薄膜

Also Published As

Publication number Publication date
CN105576036A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN105527767B (zh) 一种阵列基板以及液晶显示器
CN203894515U (zh) 一种阵列基板及显示装置
CN106855670A (zh) 阵列基板、显示面板和显示装置
CN105097675A (zh) 阵列基板及其制备方法
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
CN104503172A (zh) 阵列基板及显示装置
WO2017128557A1 (zh) 阵列基板及液晶显示装置
CN109696781B (zh) 阵列基板、阵列基板的制作方法和显示装置
CN102655156A (zh) 一种阵列基板及其制造方法
CN105652541A (zh) 阵列基板的制作方法及液晶显示面板
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
GB2561117A (en) Array substrate used in liquid crystal panel and method for manufacturing same
CN105529366A (zh) 金属氧化物薄膜晶体管及其制造方法
CN111627936B (zh) 一种阵列基板及其制备方法和远程触控液晶显示装置
CN104157696A (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN106024906A (zh) 一种薄膜晶体管、显示基板以及液晶显示装置
CN103926768B (zh) 一种阵列基板、显示面板和显示装置
CN102629590B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN103424925A (zh) 一种阵列基板及其制造方法、显示装置
CN103091921A (zh) 一种阵列基板及其制作方法、显示装置
CN105244383A (zh) 一种光学传感器
CN104536611A (zh) 一种阵列基板的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant