CN103346107A - 检测多晶硅栅极与接触孔对准度的方法 - Google Patents
检测多晶硅栅极与接触孔对准度的方法 Download PDFInfo
- Publication number
- CN103346107A CN103346107A CN2013102648809A CN201310264880A CN103346107A CN 103346107 A CN103346107 A CN 103346107A CN 2013102648809 A CN2013102648809 A CN 2013102648809A CN 201310264880 A CN201310264880 A CN 201310264880A CN 103346107 A CN103346107 A CN 103346107A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- wafer
- detection
- type
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及一种检测多晶硅栅极与接触孔对准度的方法,方法包括以下步骤:提供一检测晶圆;采用第一类型离子对所述检测晶圆进行阱区离子注入工艺,以在所述检测晶圆中形成同一类型的阱区;继续采用第二类型离子对所述检测晶圆进行有源区离子注入工艺,以在所述检测晶圆中形成同一类型的有源区;于形成有阱区和有源区的检测晶圆上制备栅极结构和接触孔后,对将所述检测晶圆进行接触孔平坦化工艺,并继续对该检测晶圆进行检测工艺,以确定漏电的接触孔位置;根据所述漏电的接触孔位置检测所述多晶硅栅极与所述接触孔对准度;其中,所述第一类型离子与所述第二类型的离子的类型相反。
Description
技术领域
本发明涉及一种半导体芯片制造过程中的检测方法,尤其涉及一种检测多晶硅栅极与接触孔对准度的方法。
背景技术
随着集成电路工艺的发展,集成电路器件的关键尺寸正在被等比例地进行缩小,随之带来的是工艺要求的不断提高,因此,在现有的微小器件的制造过程中,对工艺精度的要求也就越来越高,特别是不同结构之间连接的精确度就显得尤为重要。
由于如今的集成电路工艺要求关键尺寸越来越小,而在关键尺寸很小的情况下,对于接触孔和器件结构之间的连接的精确度的要求就显得越发重要,尤其在工艺进入到65nm以下时,如果接触孔和多晶硅栅极的对准度稍有偏差,就会引起器件整体性能的失效。
为了避免因该问题的发生而导致的器件失效,一般需要对制造完成的集成电路器件进行结构对准的偏差值检测。目前,业界通常采用纯光学的方法来进行偏差值的检测,但是由于光学方法本身存在着一定的缺陷,如极易收到分辨率大小的限制等。因此,在器件尺寸很小的情况下,采用该方法进行检测就不能满足工艺精确度的要求。
中国专利(公开号:CN102832152A)公开了一种在线检测接触孔的方法,该方法包括:进行自对准接触孔刻蚀;确定晶圆检测区域,该检测区域为可能出现接触孔形状异常缺陷的区域;关键尺寸扫描电子显微镜对该检测区域中的接触孔俯视图像的内圈直径进行测量;如果测量得到的内圈直径不再预设范围内,则电子显微镜提示存在接触孔形状异常缺陷。该专利采用了光学的方法对接触孔进行检测,该方法由于采用了光学的手段,因此在所检测的结构的关键尺寸很小的情况下不可避免的会存在误差,从而影响检测的精度;另外该专利并未涉及对接触孔和多晶硅对准度的检测方法。
可见,对于在关键尺寸极小的集成电路器件中,通过何种更优的方法检测接触孔和多晶硅栅极的对准度在目前有着很大的现实意义。
发明内容
鉴于上述问题,本发明提供一种检测多晶硅栅极与接触孔对准度的方法。
本发明解决技术问题所采用的技术方案为:
一种检测多晶硅栅极与接触孔对准度的方法,其中,所述方法包括以下步骤:
提供一检测晶圆;
采用第一类型离子对所述检测晶圆进行阱区离子注入工艺,以在所述检测晶圆中形成同一类型的阱区;
继续采用第二类型离子对所述检测晶圆进行有源区离子注入工艺,以在所述检测晶圆中形成同一类型的有源区;
于形成有阱区和有源区的检测晶圆上制备栅极结构和接触孔后,对将所述检测晶圆进行接触孔平坦化工艺,并继续对该检测晶圆进行检测工艺,以确定漏电的接触孔位置;
根据所述漏电的接触孔位置检测所述多晶硅栅极与所述接触孔对准度;
其中,所述第一类型离子与所述第二类型的离子的类型相反。
所述的检测多晶硅栅极与接触孔对准度的方法,其中,所述同一类型的阱区为N型阱区;
所述同一类型的有源区为P型有源区。
所述的检测多晶硅栅极与接触孔对准度的方法,其中,采用电子束缺陷扫描仪在负负载条件下对所述检测晶圆进行检测;
所述电子束缺陷扫描仪的扫描参数为:
着陆电压:2300eV~2800eV,电流:100nA~120nA,像素:50nm~80nm之间。
所述的检测多晶硅栅极与接触孔对准度的方法,其中,通过所述电子束缺陷扫描仪获得的影像表征中所出现的暗接触孔,表明该接触孔漏电。
所述的检测多晶硅栅极与接触孔对准度的方法,其中,所述同一类型的阱区为P型阱区;
所述同一类型的有源区为N型有源区。
所述的检测多晶硅栅极与接触孔对准度的方法,其中,采用电子束缺陷扫描仪在正负载条件下对所述检测晶圆进行检测。
所述的检测多晶硅栅极与接触孔对准度的方法,其中,通过所述电子束缺陷扫描仪获得的影像表征中所出现的亮接触孔,表明该接触孔漏电。
上述技术方案具有如下优点或有益效果:
本发明通过一个制备一个与产品晶圆结构相对位置相同,但仅由N阱PMOS构成的检测晶圆,并对该检测晶圆进行电子束扫描仪负负载下的检测,由于检测晶圆上仅有PMOS结构,因此仅在负负载条件下便能够同时确定产品晶圆上NMOS结构区域和PMOS结构区域的漏电情况,并通过漏电情况找出具有对准偏差的接触孔位置。因此,本发明可以精确反应在线产品接触孔和多晶硅栅极在平面内的对准情况,为半导体器件的在线制造与良率提升提供相应的保障。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是本发明方法实施例中产品晶圆的结构示意图;
图2是本发明方法实施例中检测晶圆上的漏电检测表征示意图。
具体实施方式
本发明提供一种检测多晶硅栅极与接触孔对准度的方法,应用于半导体器件制造工艺中的检测过程中。
本发明可用于技术节点为大于等于130nm、90nm、65/55nm、45/40nm、32/28nm和小于等于22nm等的工艺中;本发明可用于Logic、Memory、HVFlash、等技术平台中。
本发明旨在提供一种检测多晶硅栅极与接触孔对准度的方法,尤其是一种可在微小集成电路中实现多晶硅栅极与接触孔对准度精确检测的方法。
在本发明方法中包括两种晶圆,一种是通过正常流片工艺生产的产品晶圆,该产片晶圆需要进行其上的多晶硅栅极和接触孔对准度的检测;另一种是检测晶圆,检测晶圆与产片晶圆的区别在于,在整个检测晶圆的衬底中的阱区都为N型的阱区,并且整个检测晶圆的衬底中的有源区都为P型的有源区,因此,在整个检测晶圆的结构都为N阱PMOS结构。除上述区别外,检测晶圆的其余结构均与产片晶圆向同。
由于检测晶圆是为了检测产品晶圆而产生的晶圆,因此检测晶圆的结构中与产品晶圆结构相同的部分必须保持高度的一致,不然很可能造成检测结果的误差,因此,有必要对检测晶圆的制造方法进行说明。
检测晶圆的制备过程如下:将一晶圆按照正常的产品晶圆的流片过程至阱注入离子工艺步骤,在该步骤中将产品晶圆的阱注入离子工艺稍作改动,具体为,跳过P阱离子注入的工艺步骤,并且将N阱离子注入工艺改为无光阻的离子注入,从而使得在检测晶圆的衬底上的阱区全部成为N型;然后,按照常规流片过程,将检测晶圆流片至有源区离子注入工艺步骤,在该步骤中将产品晶圆的有源区离子注入工艺稍作改动,具体为,跳过N型有源区的离子注入工艺步骤,并且将P型有源区离子注入工艺改为无光阻的离子注入,从而使检测晶圆的有源区全部为P型有源区,以在后续正常的流片工艺过程中实现整片晶圆上都为N阱PMOS结构。
在上述的形成了整个检测晶圆的N型阱区和P型有源区之后,将检测晶圆按照与产品晶圆相同的流片工艺流片至接触孔平坦化工艺制程。因为采用了与产品晶圆相同的流片工艺,因此可以保证在检测晶圆的衬底上方形成与产品晶圆衬底上方相同的结构,也就保证了检测晶圆中的接触孔的位置与产品晶圆中的接触孔的位置相同。
然后,采用电子束缺陷扫描仪对检测晶圆进行缺陷检测,由于电子束缺陷扫描仪在负负载条件下对N阱PMOS结构进行检测时,如接触孔和其连接结构之间漏电,检测得到的表征影像就会以暗部区域来呈现,相反地,如果接触孔和其连接结构之间不漏电,即正常接触,则检测得到的表征影像就会以亮部区域来呈现。因此,利用这一规律,由于在检测晶圆中仅包含N阱PMOS结构,所以采用电子束缺陷扫描仪并在负负载条件下对检测晶圆进行接触孔的漏电缺陷就可以反应出检测晶圆中接触孔的漏电情况。在检测晶圆中,与产品晶圆中NMOS结构相对应的PMOS结构得到的影像表征中,如果出现暗的接触孔,那么表明检测晶圆中该位置的接触孔存在漏电,由于由接触孔和多晶硅栅极对准度而导致的漏电是在P型(产品晶圆的PMOS器件)接触孔与N型(产品晶圆的NMOS器件)接触孔都产生漏电,因此,当电子束缺陷扫描仪在负负载条件下对检测晶圆进行检测的结果中同时出现PMOS接触孔和NMOS接触孔都漏电,则表示该PMOS接触孔和该NMOS接触孔下方的多晶硅与该两个接触孔存在偏差。
最后,可以通过对整个晶圆范围内的偏差位置进行统计,得到偏差的缺陷分布情况。
下面结合具体的实施例对本发明方法进行阐述:
图1是本实施例中的晶圆结构以及接触孔的分布示意图,如图1所示,图1中绘示的是一个6T SRAM(6-Transistor静态随机存储器)的结构以及接触孔的分布情况。该电路分布在通过正常流片工艺后形成的产品晶圆上,在该电路中包括分为NMOS结构区域1和PMOS结构区域2。
首先,在一晶圆上进行与产品晶圆正常的流片工艺至阱区离子注入步骤,在该步骤中,对晶圆进行无光阻的N型离子注入,使得晶圆的衬底全部成为N阱离子区;继续按照常规制程流片到有源区离子注入步骤,对晶圆进行无光阻的P型有源区离子注入,并最终实现整片晶圆的N阱PMOS结构。
然后将晶圆流片至接触孔平坦化制程中,在完成在制程后,采用电子束缺陷扫描仪对该晶圆进行缺陷检测,检测的具体参数为:仪器的着陆电压:2300eV~2800eV(如2300eV、2400Ev、2500eV、2600eV、2700eV、2800eV等),电流:100nA~120nA(100nA、110nA、120nA等),采用的像素为50nm~80nm(如50nm、60nm、70nm、80nm等)。其检测结果如图2所示,在检测晶圆上出现了多个表征为暗的接触孔,这些接触孔中的一部分分布于检测晶圆相对于产品晶圆的PMOS结构区域,而另一部分分布于检测晶圆相对于产品晶圆的NMOS结构区域,分别为位于检测晶圆上相对于产品晶圆上NMOS区域的接触孔11,和位于检测晶圆上相对于产品晶圆上PMOS区域的接触孔21。这些接触控股表征为暗表明其为漏电。其中,接触孔11与接触孔21又是通过同一个多晶硅栅极3所连接,因此,该接触孔11与接触孔21的底部所连接的多晶硅与该两个接触孔之间存在对准偏差。
然后,对整个晶圆范围内,对该对准偏差的分布进行统计,从而可以获得整个晶圆上的接触孔和多晶硅栅极在平面内的对准情况,进而反应晶圆上对准度的变化趋势,为半导体在线制造与良率提升提供保证。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (7)
1.一种检测多晶硅栅极与接触孔对准度的方法,其特征在于,所述方法包括以下步骤:
提供一检测晶圆;
采用第一类型离子对所述检测晶圆进行阱区离子注入工艺,以在所述检测晶圆中形成同一类型的阱区;
继续采用第二类型离子对所述检测晶圆进行有源区离子注入工艺,以在所述检测晶圆中形成同一类型的有源区;
于形成有阱区和有源区的检测晶圆上制备栅极结构和接触孔后,对将所述检测晶圆进行接触孔平坦化工艺,并继续对该检测晶圆进行检测工艺,以确定漏电的接触孔位置;
根据所述漏电的接触孔位置检测所述多晶硅栅极与所述接触孔对准度;
其中,所述第一类型离子与所述第二类型的离子的类型相反。
2.如权利要求1所述的检测多晶硅栅极与接触孔对准度的方法,其特征在于,所述同一类型的阱区为N型阱区;
所述同一类型的有源区为P型有源区。
3.如权利要求2所述的检测多晶硅栅极与接触孔对准度的方法,其特征在于,采用电子束缺陷扫描仪在负负载条件下对所述检测晶圆进行检测;
所述电子束缺陷扫描仪的扫描参数为:
着陆电压:2300eV~2800eV,电流:100nA~120nA,像素:50nm~80nm之间。
4.如权利要求3所述的检测多晶硅栅极与接触孔对准度的方法,其特征在于,通过所述电子束缺陷扫描仪获得的影像表征中所出现的暗接触孔,表明该接触孔漏电。
5.如权利要求1所述的检测多晶硅栅极与接触孔对准度的方法,其特征在于,所述同一类型的阱区为P型阱区;
所述同一类型的有源区为N型有源区。
6.如权利要求5所述的检测多晶硅栅极与接触孔对准度的方法,其特征在于,采用电子束缺陷扫描仪在正负载条件下对所述检测晶圆进行检测。
7.如权利要求6所述的检测多晶硅栅极与接触孔对准度的方法,其特征在于,通过所述电子束缺陷扫描仪获得的影像表征中所出现的亮接触孔,表明该接触孔漏电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102648809A CN103346107A (zh) | 2013-06-27 | 2013-06-27 | 检测多晶硅栅极与接触孔对准度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102648809A CN103346107A (zh) | 2013-06-27 | 2013-06-27 | 检测多晶硅栅极与接触孔对准度的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103346107A true CN103346107A (zh) | 2013-10-09 |
Family
ID=49280895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013102648809A Pending CN103346107A (zh) | 2013-06-27 | 2013-06-27 | 检测多晶硅栅极与接触孔对准度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103346107A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104078337A (zh) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | P型轻掺杂离子注入对准度的监控结构及方法 |
CN104124231A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控p型轻掺杂离子注入对准度的结构及方法 |
CN104124232A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控n型轻掺杂离子注入对准度的结构及方法 |
CN104752408A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 用于测量电路器件中接触孔和栅极套准精度的测试结构 |
CN104124233B (zh) * | 2014-07-25 | 2017-02-15 | 上海华力微电子有限公司 | N型轻掺杂离子注入对准度的监控结构及方法 |
CN108695185B (zh) * | 2018-05-18 | 2020-07-17 | 上海华虹宏力半导体制造有限公司 | 检测对准偏移的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030040176A1 (en) * | 2001-08-24 | 2003-02-27 | Promos Technologies Inc. | Inline detection device for self-aligned contact defects |
US20090057664A1 (en) * | 2007-08-28 | 2009-03-05 | Chartered Semiconductor Manufacturing, Ltd. | E-beam inspection structure for leakage analysis |
CN102376601A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 接触孔偏移检测方法以及检测结构 |
-
2013
- 2013-06-27 CN CN2013102648809A patent/CN103346107A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030040176A1 (en) * | 2001-08-24 | 2003-02-27 | Promos Technologies Inc. | Inline detection device for self-aligned contact defects |
US20090057664A1 (en) * | 2007-08-28 | 2009-03-05 | Chartered Semiconductor Manufacturing, Ltd. | E-beam inspection structure for leakage analysis |
CN102376601A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 接触孔偏移检测方法以及检测结构 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752408A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 用于测量电路器件中接触孔和栅极套准精度的测试结构 |
CN104752408B (zh) * | 2013-12-31 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 用于测量电路器件中接触孔和栅极套准精度的测试结构 |
CN104078337A (zh) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | P型轻掺杂离子注入对准度的监控结构及方法 |
CN104124231A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控p型轻掺杂离子注入对准度的结构及方法 |
CN104124232A (zh) * | 2014-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 利用同型结监控n型轻掺杂离子注入对准度的结构及方法 |
CN104124233B (zh) * | 2014-07-25 | 2017-02-15 | 上海华力微电子有限公司 | N型轻掺杂离子注入对准度的监控结构及方法 |
CN104124232B (zh) * | 2014-07-25 | 2017-02-15 | 上海华力微电子有限公司 | 利用同型结监控n型轻掺杂离子注入对准度的结构及方法 |
CN104078337B (zh) * | 2014-07-25 | 2017-03-01 | 上海华力微电子有限公司 | P型轻掺杂离子注入对准度的监控结构及方法 |
CN104124231B (zh) * | 2014-07-25 | 2017-03-01 | 上海华力微电子有限公司 | 利用同型结监控p型轻掺杂离子注入对准度的结构及方法 |
CN108695185B (zh) * | 2018-05-18 | 2020-07-17 | 上海华虹宏力半导体制造有限公司 | 检测对准偏移的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9269639B2 (en) | Method of detecting and measuring contact alignment shift relative to gate structures in a semicondcutor device | |
CN103346107A (zh) | 检测多晶硅栅极与接触孔对准度的方法 | |
CN102944196B (zh) | 一种检测半导体圆形接触孔圆度的方法 | |
CN103346103B (zh) | 检测多晶硅栅极与接触孔对准度的方法 | |
Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
US10451666B2 (en) | Methodology for early detection of TS to PC short issue | |
US8987013B2 (en) | Method of inspecting misalignment of polysilicon gate | |
US8754372B2 (en) | Structure and method for determining a defect in integrated circuit manufacturing process | |
Chen et al. | Mechanism and application of NMOS leakage with intra-well isolation breakdown by voltage contrast detection | |
CN103354211B (zh) | 测算接触孔与多晶硅栅极对准偏差值的方法 | |
CN104425302A (zh) | 半导体器件的缺陷检测方法和装置 | |
CN103822948B (zh) | 半导体器件的测试方法 | |
CN104134619B (zh) | 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法 | |
CN108107059B (zh) | 一种接触孔底部钨栓缺陷的检测结构及检测方法 | |
CN103646885B (zh) | 一种减小电子显微镜观察晶圆缺陷误差的方法 | |
US7495254B2 (en) | Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices | |
CN113629038B (zh) | 测试阵列结构、晶圆结构与晶圆测试方法 | |
CN114783500A (zh) | 半导体器件的电性测试方法及测试结构 | |
CN108172526B (zh) | 一种检测多晶硅是否出现短路的检测方法 | |
CN106298572A (zh) | 一种检测连接栅极的首层金属块刻蚀不足缺陷的方法 | |
CN203631540U (zh) | 测试结构 | |
US9685387B1 (en) | Test key for checking the window of a doped region and method of using the test key | |
Chen et al. | Alternative voltage-contrast inspection for pMOS leakage due to adjacent nMOS contact-to-poly misalignment | |
CN110879344A (zh) | 共享接触孔及其刻蚀缺陷检测方法 | |
CN203800036U (zh) | 一种源漏极漏电流测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131009 |