CN103346103B - 检测多晶硅栅极与接触孔对准度的方法 - Google Patents

Abstract

本发明涉及一种检测多晶硅栅极与接触孔对准度的方法，所述方法包括以下步骤：提供一待检测的晶圆，所述待检测的晶圆上包括多晶硅栅极和接触孔；采用电子束缺陷扫描仪在正负载条件下对所述晶圆进行漏电缺陷检测，获取若干第一漏电接触孔的位置；采用电子束缺陷扫描仪在负载条件下对所述晶圆进行漏电缺陷检测，获取若干第二漏电接触孔的位置；在若干第一漏电接触孔与若干第二漏电接触孔中获取由多晶硅所连接的第一漏电接触孔和第二漏电接触孔，所述第一漏电接触孔与所述第二漏电接触孔与其底部的所述多晶硅存在对准偏差。

Description

检测多晶硅栅极与接触孔对准度的方法

技术领域

本发明涉及一种半导体芯片制造过程中的检测方法，尤其涉及一种检测多晶硅栅极与接触孔对准度的方法。

背景技术

随着集成电路工艺的发展，集成电路器件的关键尺寸正在被等比例地进行缩小，随之带来的是工艺要求的不断提高，因此，在现有的微小器件的制造过程中，对工艺精度的要求也就越来越高，特别是不同结构之间连接的精确度就显得尤为重要。

由于如今的集成电路工艺要求关键尺寸越来越小，而在关键尺寸很小的情况下，对于接触孔和器件结构之间的连接的精确度的要求就显得越发重要，尤其在工艺进入到65nm以下时，如果接触孔和多晶硅栅极的对准度稍有偏差，就会引起器件整体性能的失效。

为了避免因该问题的发生而导致的器件失效，一般需要对制造完成的集成电路器件进行结构对准的偏差值检测。目前，业界通常采用纯光学的方法来进行偏差值的检测，但是由于光学方法本身存在着一定的缺陷，如极易受到分辨率大小的限制等。因此，在器件尺寸很小的情况下，采用该方法进行检测就不能满足工艺精确度的要求。

中国专利（公开号：CN102832152A）公开了一种在线检测接触孔的方法，该方法包括：进行自对准接触孔刻蚀；确定晶圆检测区域，该检测区域为可能出现接触孔形状异常缺陷的区域；关键尺寸扫描电子显微镜对该检测区域中的接触孔俯视图像的内圈直径进行测量；如果测量得到的内圈直径不再预设范围内，则电子显微镜提示存在接触孔形状异常缺陷。该专利采用了光学的方法对接触孔进行检测，该方法由于采用了光学的手段，因此在所检测的结构的关键尺寸很小的情况下不可避免的会存在误差，从而影响检测的精度；另外该专利并未涉及对接触孔和多晶硅对准度的检测方法。

可见，对于在关键尺寸极小的集成电路器件中，通过何种更优的方法检测接触孔和多晶硅栅极的对准度在目前有着很大的现实意义。

发明内容

鉴于上述问题，本发明提供一种检测多晶硅栅极与接触孔对准度的方法。

本发明解决技术问题所采用的技术方案为：

一种检测多晶硅栅极与接触孔对准度的方法，其中，所述方法包括以下步骤：

提供一待检测的晶圆，所述待检测的晶圆上包括多晶硅栅极和接触孔；

采用电子束缺陷扫描仪在正负载条件下对所述晶圆进行漏电缺陷检测，获取若干第一漏电接触孔的位置；

采用电子束缺陷扫描仪在负负载条件下对所述晶圆进行漏电缺陷检测，获取若干第二漏电接触孔的位置；

在若干第一漏电接触孔与若干第二漏电接触孔中获取由多晶硅所连接的第一漏电接触孔和第二漏电接触孔，所述第一漏电接触孔与所述第二漏电接触孔与其底部的所述多晶硅存在对准偏差。

所述的检测多晶硅栅极和接触孔对准度的方法，其中，采用所述电子束缺陷扫描仪对所述晶圆进行拍照，以获取缺陷影像，通过所述缺陷影像获取所述漏电接触孔的位置。

所述的检测多晶硅栅极和接触孔对准度的方法，其中，采用电子束缺陷扫描仪在正负载条件下对所述晶圆进行拍照，以获取第一漏电接触孔的位置，其工艺参数为：

像素：50nm～80nm，着陆电压：600eV～1200eV，电流：7nA～20nA。

所述的检测多晶硅栅极和接触孔对准度的方法，其中，所述第一漏电接触孔是与NMOS结构相连接的接触孔。

所述的检测多晶硅栅极和接触孔对准度的方法，其中，所述缺陷影像中，若接触孔呈现明亮，则该接触孔漏电，若接触孔灰暗，则该接触孔不漏电。

所述的检测多晶硅栅极和接触孔对准度的方法，其中，采用电子束缺陷扫描仪在负负载条件下对所述晶圆进行拍照，以获取第二漏电接触孔的位置，其工艺参数为：

像素：50nm～80nm，着陆电压：2300eV～2800eV，电流：100nA～120nA。

所述的检测多晶硅栅极和接触孔对准度的方法，其中，所述第二漏电接触孔是与PMOS结构相连接的接触孔。

所述的检测多晶硅栅极和接触孔对准度的方法，其中，所述缺陷影像中，若接触孔呈现灰暗，则该接触孔漏电，若接触孔灰暗，则该接触孔不漏电。

上述技术方案具有如下优点或有益效果：

本发明通过采用电子束缺陷扫描仪分别在正负载下和在负负载下对晶圆进行检测扫描，以获取两种负载下的晶圆检测影像，并且通过该两种影像中的漏电缺陷位置来判断晶圆上接触孔与多晶硅栅极之间的对准度偏差。本发明方法能够对在线的产品晶圆进行检测，所检测的结果可以反应同一批次或者同一工艺流程中的产品晶圆中的接触孔与多晶硅栅极的对准度偏差的分布情况，从而为制程窗口优化和在线监控提供了方法论，同时也为半导体的在线制造和良率提升提供了保障。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1是本发明实施例中晶圆表面6TSRAN结构的示意图；

图2是本发明实施例中晶圆表面结构的漏电情况示意图。

具体实施方式

本发明提供一种检测多晶硅栅极与接触孔对准度的方法，应用于半导体器件制造工艺中的检测过程中。

本发明可用于技术节点为大于等于130nm、90nm、65/55nm、45/40nm、32/28nm和小于等于22nm等的工艺中；本发明可用于Logic、Memory、HVFlash、等技术平台中。

本发明旨在提供一种检测多晶硅栅极与接触孔对准度的方法，尤其是一种可在微小集成电路中实现多晶硅栅极与接触孔对准度精确检测的方法。

由于当接触孔与多晶硅栅极的对准度存在偏差时，会造成N型（常规制程晶圆中的NMOS结构）接触孔和P型（常规制程晶圆中的PMOS结构）接触孔均产生漏电缺陷。本发明正是基于这一原理而产生的，下面对本发明方法进行详细说明。

本发明方法具体包括：

将在线晶圆按照常规的流片步骤至接触孔平坦化工艺制程中，对晶圆进行接触孔平坦化工艺，在接触孔平坦化工艺完成之后，采用电子束缺陷扫描仪对晶圆进行漏电缺陷检测。

对晶圆进行漏电缺陷检测的方法为：分别选择正负载条件和负负载条件对晶圆进行扫描，以获得被测晶圆在正负载条件和负负载条件下的影像。

对晶圆进行漏电缺陷检测的工艺步骤可以为：首先，采用电子束缺陷扫描仪在正负载条件下对晶圆进行扫描，其扫描的参数为：像素：50nm～80nm；着陆电压：600eV～1200eV；电流：7nA～20nA。经过该扫描，可以获得正负载下的扫描影像。表1是电子束缺陷扫描仪在正负载条件下所成影像和在负负载条件下所成影像中的明暗表征。

如表1所示，在正负载的条件下形成的影像中，如果N型接触孔发生漏电，则在影像中表现为明亮的接触孔影像，如果N型接触孔不发生漏电，则在影像中表现为灰暗的接触孔影像，如果P型接触孔不发生漏电，则在影像中表现为明亮的接触孔影像，如果P型接触孔发生漏电，则在影像中同样表现为明亮的接触孔影像，可见，此处对晶圆在正负载条件下进行扫描所获得的结果中仅能够获得N型接触孔的漏电位置。因此，需要进一步对晶圆进行第二次的扫描，在第二次的扫描过程中，同样采用电子束缺陷扫描仪对被测晶圆进行扫描，但是与之前不同的是，在本次扫描过程中是在负负载条件下进行的，其扫描参数为：像素：50nm～80nm；着陆电压：2300eV～2800eV；电流：100nA～120nA。同样，经过该扫描可以获得负负载下的扫描影像。如表1所示，在负负载的条件下形成的影像中，如果N型的接触孔不发生漏电，则在影像中表现为灰暗的接触孔影像，如果N型的接触孔发生漏电，则在影像中同样表现为灰暗的接触孔影像，如果P型的接触孔不发生漏电，则在影像中表现为明亮的接触孔影像，如果P型的接触孔发生漏电，则在影像中表现为灰暗的接触孔影像，可见，在负负载条件下的影像中，可以通过PMOS区域中的接触孔所对应的影像的亮暗来确定接触孔是否漏电。

因此，通过上述两步对晶圆进行扫描后，可以得到整个晶圆上的NMOS结构区域和PMOS结构区域的漏电接触孔的分布情况，然后在晶圆上甄选出由同一根多晶硅连接的NMOS上的漏电接触孔和PMOS上的漏电接触孔，该接触孔与其下方的该多晶硅之间存在对准偏差。然后可通过在整个晶圆上选出全部的由同一多晶硅连接的NMOS结构区域内的漏电接触孔以及PMOS结构区域内的漏电接触孔，这些漏电接触孔所在的位置就反应着晶圆上对准度存在偏差的位置，对这些位置进行汇总统计，可以获得整个晶圆范围内接触孔和多晶硅栅极的对准情况。

下面以晶圆上形成6TSRAM结构为例对本发明方法进行说明。

首先，产品晶圆按照常规流程流片至接触孔平坦化工艺步骤，对晶圆进行接触孔平坦化工艺之后，晶圆的表面形成如图1所示的6TSRAM结构，其中SRAM结构中包括NMOS结构区域1和PMOS结构区域2，NMOS结构区域内的接触孔均为N型接触孔，PMOS结构区域内的接触孔均为P型接触孔。

然后，采用电子束缺陷扫描仪对形成有6TSRAM结构的晶圆进行漏电缺陷检测，以检测出晶圆上存在漏电缺陷的接触孔的位置。检测的具体方法为：采用电子束缺陷扫描仪在正负载条件下对晶圆表面进行缺陷扫描，其中，扫描的参数为：像素：50nm～80nm；着陆电压：600eV～1200eV；电流：7nA～20nA。经过本次扫描后获得在正负载下的晶圆的扫描影像。再次采用电子束缺陷扫描仪在负负载条件下对晶圆表面进行缺陷扫描，其中扫描的参数为：像素：50nm～80nm；着陆电压：2300eV～2800eV；电流：100nA～120nA。经过本次扫描后获得在负负载下的晶圆的扫描影像。

由于当接触孔与多晶硅栅极对准度存在偏差时，会使得对应的N型接触孔和P型接触孔均产生漏电，在图2所示的6TSRAM结构中，当多晶硅栅极相对于接触孔整体向下偏移时，会导致电子束缺陷扫描仪在负负载条件下的sharedct（共享接触孔）12漏电缺陷，并且与导致sharedct（共享接触孔）12漏电缺陷的多晶硅栅极3距离最近的vssct（CMOS的源极引脚接触孔）11也会产生漏电，因此，通过将上述扫描后得到的两个扫描影像中的漏电缺陷进行分类，具体的，在正负载条件下的扫描影像中，如果在NMOS区域中出现明亮的接触孔，则表示该接触孔为漏电接触孔；在负负载条件下的扫描影像中，如果在PMOS区域中出现灰暗的接触孔，则表示该接触孔为漏电接触孔。根据漏电缺陷分类甄选出与图2中所示的漏电接触孔之间相对位置相同的漏电缺陷位置，所甄选出的漏电缺陷位置即为接触孔与多晶硅栅极存在对准度偏差的位置。

综上所述，本发明通过先后两次采用电子束缺陷扫描仪并且分别在正负载条件下和负负载条件下对晶圆进行缺陷扫描，以获取晶圆上不同位置接触孔的漏电情况，并根据由对准度偏差而导致的漏电会在N型接触孔和P型接触孔中都存在这一事实来确定接触孔和多晶硅栅极对准度存在偏差的具体位置。通过本发明方法能够利用在线晶圆准确地反应同一批次产品晶圆中接触孔和多晶硅栅极在平面内的对准情况，并且可以获得整个晶圆范围内的对准度分布情况，从而为制程窗口的优化和在线监控提供方法论，也为半导体在线制造与良率提升提供保障。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种检测多晶硅栅极与接触孔对准度的方法，其特征在于，所述方法包括以下步骤：

提供一设置有若干多晶硅栅极和若干接触孔的待测晶圆及每个多晶硅栅极与相应的接触孔连接的设计规则；

对所述晶圆进行第一漏电缺陷检测，获取若干第一漏电接触孔的位置；

继续对所述晶圆进行第二漏电缺陷检测，获取若干第二漏电接触孔的位置；

根据所述设计规则，若在同一多晶硅栅极上同时连接第一漏电缺陷接触孔和第二漏电缺陷接触孔，则所述多晶硅栅极与所述第一漏电缺陷接触孔和所述第二漏电缺陷接触孔之间存在对准度的偏差。

2.如权利要求1所述的检测多晶硅栅极与接触孔对准度的方法，其特征在于，采用电子束缺陷扫描仪对所述晶圆进行拍照，以获取缺陷影像，通过所述缺陷影像获取所述漏电接触孔的位置。

3.如权利要求2所述的检测多晶硅栅极与接触孔对准度的方法，其特征在于，采用电子束缺陷扫描仪在正负载条件下对所述晶圆进行拍照，以获取第一漏电接触孔的位置，其工艺参数为：

像素：50nm～80nm，着陆电压：600eV～1200eV，电流：7nA～20nA。

4.如权利要求3所述的检测多晶硅栅极与接触孔对准度的方法，其特征在于，所述第一漏电接触孔是与NMOS结构相连接的接触孔。

5.如权利要求4所述的检测多晶硅栅极与接触孔对准度的方法，其特征在于，所述缺陷影像中，若接触孔呈现明亮，则该接触孔漏电，若接触孔灰暗，则该接触孔不漏电。

6.如权利要求2所述的检测多晶硅栅极与接触孔对准度的方法，其特征在于，采用电子束缺陷扫描仪在负负载条件下对所述晶圆进行拍照，以获取第二漏电接触孔的位置，其工艺参数为：

像素：50nm～80nm，着陆电压：2300eV～2800eV，电流：100nA～120nA。

7.如权利要求6所述的检测多晶硅栅极与接触孔对准度的方法，其特征在于，所述第二漏电接触孔是与PMOS结构相连接的接触孔。

8.如权利要求7所述的检测多晶硅栅极与接触孔对准度的方法，其特征在于，所述缺陷影像中，若接触孔呈现灰暗，则该接触孔漏电，若接触孔明亮，则该接触孔不漏电。