CN102376601A - 接触孔偏移检测方法以及检测结构 - Google Patents

接触孔偏移检测方法以及检测结构 Download PDF

Info

Publication number
CN102376601A
CN102376601A CN2010102673900A CN201010267390A CN102376601A CN 102376601 A CN102376601 A CN 102376601A CN 2010102673900 A CN2010102673900 A CN 2010102673900A CN 201010267390 A CN201010267390 A CN 201010267390A CN 102376601 A CN102376601 A CN 102376601A
Authority
CN
China
Prior art keywords
contact hole
test pattern
along
spacing
graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102673900A
Other languages
English (en)
Other versions
CN102376601B (zh
Inventor
吴浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010267390 priority Critical patent/CN102376601B/zh
Publication of CN102376601A publication Critical patent/CN102376601A/zh
Application granted granted Critical
Publication of CN102376601B publication Critical patent/CN102376601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种接触孔偏移检测方法以及检测结构,所述方法包括:提供晶圆,在检测区域内半导体衬底上至少形成两组平行于平面坐标轴且正交排布的检测图形;所述检测图形包括沿其排布方向间隔设置的第一图形以及第二图形,所述第一图形与第二图形的导电性质具有差异,且相邻的第一图形之间具有第一间距;进行接触孔制作工艺,分别在各检测图形上形成沿坐标轴方向排布的接触孔,使得相邻的接触孔之间具有不同于第一间距的第二间距;采用电子束扫描晶圆的表面,并获取晶圆表面各接触孔位置的扫描亮度;根据各接触孔位置的扫描亮度,判断接触孔的局部偏移方向以及幅度。本发明能够精确检测晶圆上接触孔的偏移方向以及幅度。

Description

接触孔偏移检测方法以及检测结构
技术领域
本发明涉及半导体制造技术领域,特别涉及一种接触孔偏移检测方法以及检测结构。
背景技术
在半导体制造工艺中,晶圆形成半导体器件后,制作接触孔,是进行金属互连的重要步骤。需要对应有源区的位置,形成相应的掩模版用于接触孔的刻蚀。其中,接触孔是否对准有源区将直接影响接触孔的质量,假如形成的接触孔不能准确地对准底部有源区,将导致该接触孔失效。由于光刻工艺的精度限制等多方面原因,在进行接触孔的形成工艺时,会发生局部接触孔的偏移现象,即部分区域的接触孔的形成位置发生改变,不能正常对准底部的有源区,进而导致接触孔的失效,因此在进行正式的生产前,需要对接触孔的偏移进行检测,以检测机台进行接触孔制作工艺时的局部偏移情况。
现有对接触孔偏移进行检测,主要通过直接测量接触孔图形相对底部器件图形的偏移并结合接触孔的失效情况进行分析。而现有对接触孔失效(开路/短路)的方法主要采用电子束色差区分法,即利用电压衬度像(VoltageContrast,VC)技术,使用电子束在形成有接触孔的晶圆表面进行扫描,检测接触孔以及其他区域的电子束亮度差,判断接触孔是否失效。专利号为US5970167的美国专利,详细阐述了如何应用上述电子束色差区分法进行接触孔的检测。具体方法包括:
如图1所示,提供一个已形成半导体器件的晶圆1,然后在所述晶圆1上进行接触孔制造工艺。所述晶圆1形成有CMOS器件图形,包括NMOS晶体管11以及PMOS晶体管12。所述NMOS晶体管11与PMOS晶体管区域12之间通过浅沟槽相隔离,在上述各有源区上形成接触孔。
所述接触孔包括如下情况:需要对准N型掺杂的有源区(例如NMOS晶体管的源/漏极)的接触孔13a,需要对准P型掺杂的有源区(例如PMOS晶体管的源/漏极)的接触孔13b,需要对准多晶硅栅极的接触孔13c。
图2展示了现有的失效评估方法中,在一个形成有接触孔的晶圆表面进行电子束扫描后形成的色差图。
结合图1以及图2所示,对于CMOS器件而言,有源区与其底部阱区的掺杂类型相反,NMOS晶体管的源/漏极形成于P阱中,而PMOS晶体管的源/漏极形成于N阱中。在接触孔与有源区正常对准的情况下,当电子束未扫描至接触孔时(扫描在介质层或隔离层等绝缘区域),电荷没有可以释放的导电通路,则扫描亮度为完全的暗色(黑色区域);当电子束扫描至接触孔13a时,由于N型掺杂的有源区位于P阱中,相当于构成一个反向偏置的二极管,导电能力较弱,则扫描亮度为相对的暗色(灰色光斑),亮度大于周围的绝缘区域;当电子束扫描至接触孔13b时,由于P型掺杂的有源区位于N阱中,相当于构成一个正向偏置的二极管,导电能力较强,则扫描亮度为高亮(白色光斑);当电子束扫描至栅极13c时,由于栅极底部形成有绝缘介质层,不具备导电能力,因此扫描亮度与绝缘区域相同,呈现为黑色区域。
根据上述原理,需比较每个接触孔位置的扫描亮度与同区域其他接触孔的扫描亮度,而判断该接触孔是否对准。例如本应当形成于PMOS晶体管源极或漏极上的接触孔,正常情况下在色差图上应当呈现白色光斑,如果未能对准源极以及漏极而偏移至栅极或周围绝缘区域上,则亮度迅速降低。
现有技术存在如下问题:依靠电压衬像技术,只能检测指定接触孔是否失效,基于上述电压衬像技术比较接触孔图形与底层器件图形的偏移,只能较为粗略的分析晶圆上个别接触孔的偏移情况,而无法精确检测接触孔局部区域的偏移方向以及偏移幅度。
发明内容
本发明解决的问题是在提供一种接触孔偏移检测方法,能够检测到接触孔的局部偏移,并获知偏移的方向以及幅度。
本发明提供的一种接触孔偏移检测方法,用于检测机台进行接触孔制作工艺时的局部偏移情况,包括:
提供包括半导体衬底的晶圆,在晶圆的检测区域内,半导体衬底上至少形成两组平行于平面坐标轴且正交排布的检测图形;所述检测图形包括沿其排布方向间隔设置的第一图形以及第二图形,所述第一图形与第二图形的导电性质具有差异,且相邻的第一图形之间具有第一间距;
进行接触孔制作工艺,分别在各检测图形上形成沿坐标轴方向排布的接触孔,使得相邻的接触孔之间具有不同于第一间距的第二间距;
采用电子束扫描晶圆的表面,并获取晶圆表面各接触孔位置的扫描亮度;根据各接触孔位置的扫描亮度,判断接触孔的局部偏移方向以及幅度。
可选的,所述第一图形包括多个形成于半导体衬底表面的多晶硅栅桥;所述第二图形包括形成于半导体衬底内的P阱,位于所述多晶硅栅桥两侧P阱内的多个N型有源区。
作为另一个可选方案,所述第一图形包括多个形成于半导体衬底内的N阱及其上方的P型有源区;所述第二图形包括间隔于所述第一图形之间的多个绝缘隔离区。
可选的,定义检测图形的一端为起始端,所述各接触孔与其同侧相邻的第一图形之间的间距,自起始端起沿检测图形的排布方向等差减小。则所述判断接触孔的局部偏移方向以及幅度包括:自起始端起沿所述检测图形的排布方向,计算本应当与第一图形发生重叠的接触孔位置,将上述位置和实际扫描亮度发生变化的接触孔位置相比较。如果本应当与第一图形发生重叠的接触孔位置和扫描亮度发生变化的接触孔位置一致,则该区域接触孔未发生局部偏移;如果沿检测图形排布方向,提前出现扫描亮度发生变化的接触孔,则该区域的接触孔沿检测图形排布相反的方向偏移;如果沿检测图形排布方向,滞后出现扫描亮度发生变化的接触孔,则该区域的接触孔沿检测图形排布相反的方向偏移。如果沿检测图形排布方向,相较于本应当与第一图形发生重叠的接触孔,所述出现扫描亮度发生变化的接触孔提前或滞后的距离越大,则该区域的接触孔偏移幅度越大。
可选的,半导体衬底上还可以形成两对共四组检测图形,且每对检测图形的排布方向相反。
基于上述检测方法,本发明还提供了一种检测结构,包括:
形成于半导体衬底上的至少两组平行于平面坐标轴且正交排布的检测图形;所述检测图形包括沿其排布方向间隔设置的第一图形以及第二图形,所述第一图形与第二图形的导电性质具有差异,且相邻的第一图形之间具有第一间距;位于检测图形上沿坐标轴方向排布的接触孔,所述相邻的接触孔之间具有不同于第一间距的第二间距。
可选的,所述检测结构包括两对共四组检测图形,且每对检测图形的排布方向相反。
本发明所述接触孔偏移检测方法,通过在半导体晶圆上形成有特定检测图形,并在检测图形上进行接触孔形成工艺,结合电子束扫描形成的晶圆表面色差图,能够精确检测接触孔的偏移方向以及幅度,用于检测机台进行接触孔制作工艺时的局部偏移情况。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制,重点在于示出本发明的主旨。在附图中为清楚起见,放大了层和区域的尺寸。
图1是晶圆上形成半导体器件以及接触孔的剖面示意图;
图2是现有的接触孔失效评估方法获取的晶圆表面电子束扫描色差图;
图3是本发明接触孔偏移检测方法的步骤流程图;
图4是本发明第一实施例检测图形的俯视示意图;
图5是沿图4所示检测图形A-A’剖线的剖面示意图;
图6是应用图4所示检测图形制作接触孔进行偏移检测的示意图;
图7是沿图6中A-A’剖线的剖面示意图;
图8是本发明第二实施例检测图形的俯视示意图;
图9是沿图8所示检测图形B-B’剖线的剖面示意图;
图10是应用图8所示检测图形制作接触孔进行偏移检测的示意图;
图11是沿图10中B-B’剖线的剖面示意图。
具体实施方式
现有的接触孔检测方法中,采用电压衬度像PVC技术形成晶圆表面色差图时,仅仅能够判断指定接触孔是否失效,而不能检测接触孔局部偏移的方向以及幅度;此外还存在因为无法区分接触孔位置的亮度变化,而无法判断是否存在接触孔偏移的情况。本发明则通过在半导体晶圆上形成特定的检测图形,所述检测图形沿平面坐标轴排布,并在检测图形上进行接触孔形成工艺,构成参照标尺的效果,同时结合电子束扫描形成的晶圆表面色差图,检测接触孔的偏移方向以及幅度。
下面结合具体实施例,对本发明进行详细介绍。本发明所述接触孔偏移检测方法的流程图如图3所示,基本步骤包括:
S101、提供包括半导体衬底的晶圆,在所述半导体衬底上至少形成两组平行于平面坐标轴且正交排布的检测图形;所述检测图形包括其排布方向间隔设置的第一图形以及第二图形,所述第一图形与第二图形的导电性质具有差异,且相邻的第一图形之间具有第一间距;
其中,沿晶圆表面设立平面直角坐标系,然后在半导体衬底上形成至少两组平行于坐标轴且正交排布的检测图形。作为另一个可选方案,还可以形成两对共四组检测图形,且每对检测图形的排布方向相反,即沿每个坐标轴的正方向以及负方向分别设置检测图形,而形成四向检测图形的结构。所述第一图形以及第二图形的导电性质是指:当向第一图形或第二图形注入电荷时,该区域导电能力的强弱。所述相邻的第一图形之间具有第一间距是指:沿坐标轴方向,相邻第一图形之间是等距的,且距离为第一间距。
需要另行指出的是,通常为了在产品晶圆上全面地检测各区域的接触孔局部漂移情况,所述检测图形可以成组地设置于需要进行接触孔局部偏移检测的区域内,且每个检测区域内可以分别设置不同的平面直角坐标系。本发明仅以单个检测区域内的检测图形作为示例,本领域技术人员应当容易根据本发明揭示内容,进行推广应用。
S102、进行接触孔制作工艺,分别在各检测图形上形成沿坐标轴方向排布的接触孔,使得相邻的接触孔之间具有与第一间距不同的第二间距;
其中,所述接触孔在检测图形上沿坐标轴方向排布,即与检测图形中第一图形以及第二图形的间隔排布方向相同,相邻的接触孔之间也是等距的,且距离为第二间距。但所述第二间距与第一间距应当不相同,否则接触孔与第一图形的间距会是定值,而沿坐标轴方向不会发生变化;根据几何学原理,当第二间距与第一间距存在差别时,所述接触孔与同侧相邻的第一图形的间距沿坐标轴方向必然是等差变化的。而调节第一间距与第二间距的大小,并定义检测图形的起始端,即定义接触孔以及第一图形的初始位置,可以调整上述等差变化的变化幅度以及变化趋势。
需要另行指出的是,上述接触孔是理想状态下的排布,而在实际生产操作中,由于光刻精度限制或其他因素的影响,接触孔会发生局部偏移,使得实际形成的接触孔位置并非按照上述理想位置排布。本发明即为了检测并检测机台进行接触孔制作工艺时的局部偏移情况。
S103、采用电子束扫描晶圆的表面,并获取晶圆表面各接触孔位置的扫描亮度;
其中,采用电压衬度像PVC技术,对晶圆表面进行电子束扫描,其中根据接触孔底部区域导电性质的不同,所述接触孔在扫描色差图上也呈现出不同的亮度。
S104、根据各接触孔位置的扫描亮度,判断接触孔的局部偏移方向以及幅度。
由于检测图形中,第一图形以及第二图形具有不同的导电性质,因此位于其表面的接触孔,也应当具有不同的扫描亮度,如果接触孔位置与第一图形不重叠,而位于第二图形上时,接触孔的扫描亮度不会发生变化。但由于前述工艺制作接触孔时,接触孔与第一图形的间距沿坐标轴方向等差变化,因此接触孔总会与第一图形相重叠(包括部分重叠),且这些发生重叠的接触孔位置应当是可以根据第一间距、第二间距以及接触孔与第一图形的初始位置而计算推得的;即在晶圆表面的扫描色差图中应当在特定位置处出现扫描亮度发生变化的接触孔,起到标尺的作用。如果所述扫描亮度发生变化的接触孔出现的实际位置与上述推定位置不一致,则可以判断该区域的接触孔发生了偏移,而偏移的方向和幅度,则可以根据上述位置差异容易推得。
需要指出的是,由于在晶圆上单个检测区域内,至少形成有两组沿坐标轴方向且正交排布的检测图形,因此所述接触孔在晶圆表面上的偏移可以分成两个互相垂直的分量,根据在每组检测图形得到的偏移方向以及幅度,可以通过计算得出该区域内接触孔局部偏移的实际方向以及幅度。
下面结合说明书附图,提供两个具体实施例。
第一实施例
图4是本发明方法在晶圆上形成的检测图形的俯视示意图,而图5是沿图4所示检测图形A-A’剖线的剖面示意图。
具体的,图4仅提供了晶圆表面单个检测区域内一组检测图形示意图,包括两组正交排布的检测图形,分别平行于沿晶圆表面建立的平面直角坐标系的x轴以及y轴。需要指出的是,所述检测图形平行坐标轴即可,并定义其中任意一端作为起始端,该检测图形自起始端起向其另一端排布,而不需要获知检测图形在坐标系中的具体坐标位置。为简化检测流程,上述检测图形除排布方向不同外,结构尺寸完全相同。另外,图4中所示的检测图形仅作为示意,并非限定第一图形以及第二图形的器件形状。
结合图4以及图5所示,所述检测图形10包括沿其排布方向间隔设置的第一图形以及第二图形,其中第一图形包括形成于半导体衬底100表面的多晶硅栅桥101,所述相邻的多晶硅栅桥101等距,且距离为D;所述第二图形包括形成于半导体衬底100内的P阱200,位于所述多晶硅栅桥101两侧P阱200内的N型有源区201。
由于所述检测图形10形成于普通产品晶圆上,通常为了与CMOS工艺兼容便于制造,上述结构可以采用与NMOS晶体管相似的制造工艺形成,并将所述P阱200延伸连接。基本的形成工艺包括:首先在半导体衬底100内进行离子掺杂形成P阱200;在所述P阱200的表面沉积多晶硅层,并刻蚀形成等距排布的多晶硅栅桥101,然后形成多晶硅栅桥101的侧壁(图中卫示出);最后在多晶硅栅桥101两侧也即相邻多晶硅栅桥101之间的P阱200内进行重掺杂形成N+型有源区201(相当于NMOS晶体管的源/漏极),最终获得图4以及图5所示检测图形。
图6是应用图4所示检测图形制作接触孔进行偏移检测的示意图,图7是沿图6中沿A1-A1’剖线的剖面示意图。
结合图6以及图7所示,在检测图形10的表面形成层间介质层300,并在所述层间介质层300内形成填充有互连金属的接触孔301。假设所述接触孔301,自检测图形10的初始位置端起,沿x轴正方向向检测图形10的另一端等距排布,相邻的接触孔301的间距为d。然后采用电子束扫描晶圆的表面,并获取晶圆表面各接触孔位置的扫描亮度,形成晶圆表面的色差图。
在第二图形中,N型有源区201与其底部的P阱200构成反向偏置的PN结二极管,因此释放电荷的能力较弱,故形成于第二图形上(也即位于P型有源区201上)的接触孔301,在色差图上呈相对较暗的灰色光斑;在第一图形中,所述多晶硅栅桥101由于基于底部的栅绝缘层,无电荷释放能力,故形成于第一图形上(也即位于多晶硅栅桥101上)的接触孔301,在色差图上呈现为黑色区域。
以图6中沿x轴的正方向排布的检测图形10及位于其上的接触孔301为例,假设接触孔301的初始位置位于两个多晶硅栅桥101的中线处,且所述相邻的接触孔301的间距d小于相邻的多晶硅栅桥101的间距D,但大于D/2。则第一个接触孔301a与相邻的第一个多晶硅栅桥101a的间距为D/2,由于第二个接触孔301b与第一接触孔301a的间距为d,第二个多晶硅栅桥101b与第一个多晶硅栅桥101a的间距为D,根据上述几何关系可以推得,所述第二个接触孔301b与第二个多晶硅栅桥101b的间距为(d-D/2);进一步的,经过计算,所述第三个接触孔301c与第三个多晶硅栅桥101c的间距为(2d-3D/2)...可见所述接触孔301与相邻的多晶硅栅桥101的间距沿x轴方向等差减小,公差为(D-d)。随着接触孔301与相邻的多晶硅栅桥101的间距逐渐减小,所述接触孔301总会靠近多晶硅栅桥101并开始重叠。
在正常情况下,假设所有接触孔301都对准而无偏移,则根据上述等差变化关系,从第一个接触孔301a所在初始位置起沿x轴正方向,推得第n个接触孔301n与相邻的多晶硅栅桥101n发生重叠(接触孔301n部分落至多晶硅栅桥101n上),也即在色差图上第n个接触孔301n处,亮度会迅速降低,且其后的接触孔与多晶硅栅桥101重叠的部分越来越多,可能呈现为黑色区域。
在日常生产中,如果检测区域中的接触孔发生了偏移,则所述发生亮度变化的接触孔301将根据具体的偏移方向,提前出现或滞后出现。以图6所示情况为例,所述第n-1个接触孔301n-1靠近了多晶硅栅桥101,其扫描亮度提前发生了变化,则可以推定,该区域的接触孔沿x轴的负方向发生了偏移,且偏移的幅度为-(n-1-n)*间距公差。本实施例中,所述接触孔301与多晶硅栅桥101的间距公差为(D-d),故在图6所示情况中,接触孔的偏移幅度即(D-d)。根据上述公式可知扫描亮度发生变化的接触孔301越提前出现,所述偏移的幅度越大。相反的,如果扫描亮度发生变化的接触孔301是滞后出现的,例如直到第n+x个接触孔301n+x,其扫描亮度才发生变化,则可以推定,该区域的接触孔沿x轴正方向发生了偏移,且偏移幅度为(n+x-n)*(D-d)。
故根据上述关系,可以容易获知接触孔301沿x轴的偏移方向以及幅度。
同理对于沿y轴方向设置的另一组检测图形,采用相同的检测推定方式,最终将该区域接触孔301沿x轴以及y轴方向的偏移情况进行汇总,根据直角坐标系的几何关系,可以计算出该区域接触孔301的实际偏移方向以及偏移幅度。
综合晶圆上各检测区域的接触孔偏移情况,最终可以获得整个晶圆的接触孔偏移信息,可以评估机台进行接触孔制作工艺时的对准能力。
第二实施例
图8是本发明方法第二实施例在晶圆上形成的检测图形的俯视示意图,而图9是沿图8所示检测图形B-B’剖线的剖面示意图。与前述实施例相同,本实施例也仅提供了晶圆表面单个检测区域内一组检测图形的示意图,但本实施例中包括两对共四组检测图形,且每对检测图形的排布方向相反。在上述四组检测图形中,定义任意一端作为该检测图形的起始端,使得沿所述起始端指向另一端的方向,可以分别对应晶圆表面平面直角坐标系的x轴的正方向、x轴的负方向以及y轴的正方向、y轴的负方向。同样上述各检测图形除排布方向不同,结构尺寸完全相同。
结合图8以及图9所示,所述检测图形20也包括间隔设置的第一图形以及第二图形,其中第二图形包括多个形成于半导体衬底100内的N阱400及其上方的P型有源区401,所述第一图形包括多个间隔于相邻第二图形之间的绝缘介质层501。
为了在制造时与CMOS工艺兼容,上述结构可以采用如下形成工艺,具体包括:首先在半导体衬底100内定义第一图形以及第二图形区域,在所述第一图形区域内刻蚀形成沟槽,然后使用氧化硅或氮化硅等绝缘介质填充所述沟槽,并进行表面平整化,在所述沟槽内形成绝缘介质层501;在相邻的绝缘介质501之间的半导体衬底100内进行离子掺杂,形成N阱400;在所述N阱400的表面区域内进行重掺杂,形成P+型有源区401.,最终获得图8以及图9所示的检测图形。
图10是应用图8所示检测图形制作接触孔进行偏移检测的示意图,图11是图10中沿B1-B1’剖线的剖面示意图。
结合图10以及图11所示,在检测图形20的表面形成层间介质层600,并在所述层间介质层600内形成填充有互连金属的接触孔601,所述接触孔601沿坐标轴方向等距排布。然后采用电子束扫描晶圆的表面,并获取晶圆表面各接触孔位置的扫描亮度,形成晶圆表面的色差图。
在第一图形中,所述绝缘介质层501基本没有电荷释放能力,故形成于第一图形上(也即位于绝缘介质层501上)的接触孔601,在色差图上呈黑色区域;在第二图形中,所述P型有源区401与其底部的N阱400构成正向偏置的PN结二极管,因此具有较强的电荷释放能力,故形成于第二图形上(也即位于P型有源区401上)的接触孔601,在色差图上呈较亮的白色光斑。
与第一实施例相同,对于每组检测图形,在色差图上将实际的扫描亮度发生变化的接触孔601位置,也即本实施例中白色光斑亮度开始降低的位置与正常情况下扫描亮度发生变化的接触孔位置相比较判断沿该检测图形所对应的坐标轴方向,接触孔601的偏移方向以及偏移幅度。
由于本实施例中,至少包括四条检测图形,分别对应各坐标轴的正方向以及负方向。因此在对应同条坐标轴但不同方向的两条检测图形上所检测得的接触孔偏移情况601,可以用于比对并校正误差,以获取更精确的偏移幅度。然后将该区域接触孔601沿x轴以及y轴方向的偏移情况进行汇总,计算出该检测区域接触孔601的实际偏移方向以及偏移幅度。
综合晶圆上各检测区域的接触孔偏移情况,最终可以获得整个晶圆的接触孔偏移信息,可以评估机台进行接触孔制作工艺的对准能力。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种接触孔偏移检测方法,用于检测机台进行接触孔制作工艺时的局部偏移情况,其特征在于,包括:
提供包括半导体衬底的晶圆,在晶圆的检测区域内,半导体衬底上至少形成两组平行于平面坐标轴且正交排布的检测图形;所述检测图形包括沿其排布方向间隔设置的第一图形以及第二图形,所述第一图形与第二图形的导电性质具有差异,且相邻的第一图形之间具有第一间距;
进行接触孔制作工艺,分别在各检测图形上形成沿坐标轴方向排布的接触孔,使得相邻的接触孔之间具有不同于第一间距的第二间距;
采用电子束扫描晶圆的表面,并获取晶圆表面各接触孔位置的扫描亮度;
根据各接触孔位置的扫描亮度,判断接触孔的局部偏移方向以及幅度。
2.如权利要求1所述的检测方法,其特征在于,所述第一图形包括多个形成于半导体衬底表面的多晶硅栅桥;所述第二图形包括形成于半导体衬底内的P阱,位于所述多晶硅栅桥两侧P阱内的多个N型有源区。
3.如权利要求1所述的检测方法,其特征在于,所述第一图形包括多个形成于半导体衬底内的N阱及其上方的P型有源区;所述第二图形包括间隔于所述第一图形之间的多个绝缘隔离区。
4.如权利要求1所述的检测方法,其特征在于,定义检测图形的一端为起始端,所述各接触孔与其同侧相邻的第一图形之间的间距,自起始端起沿检测图形的排布方向等差减小。
5.如权利要求4所述的检测方法,其特征在于,所述判断接触孔的局部偏移方向以及幅度包括:自起始端起沿所述检测图形的排布方向,计算本应当与第一图形发生重叠的接触孔位置,将上述位置和实际扫描亮度发生变化的接触孔位置相比较。
6.如权利要求5所述的检测方法,其特征在于,如果本应当与第一图形发生重叠的接触孔位置和扫描亮度发生变化的接触孔位置一致,则该区域接触孔未发生局部偏移;如果沿检测图形排布方向,提前出现扫描亮度发生变化的接触孔,则该区域的接触孔沿检测图形排布相反的方向偏移;如果沿检测图形排布方向,滞后出现扫描亮度发生变化的接触孔,则该区域的接触孔沿检测图形排布相反的方向偏移。
7.如权利要求6所述的检测方法,其特征在于,如果沿检测图形排布方向,相较于本应当与第一图形发生重叠的接触孔,所述出现扫描亮度发生变化的接触孔提前或滞后的距离越大,则该区域的接触孔偏移幅度越大。
8.如权利要求1所述的检测方法,其特征在于,在所述晶圆的检测区域内,半导体衬底上形成两对共四组检测图形,且每对检测图形的排布方向相反。
9.一种用于检测接触孔偏移的检测结构,其特征在于,包括:
形成于半导体衬底上的至少两组平行于平面坐标轴且正交排布的检测图形;所述检测图形包括沿其排布方向间隔设置的第一图形以及第二图形,所述第一图形与第二图形的导电性质具有差异,且相邻的第一图形之间具有第一间距;
位于检测图形上沿检测图形排布方向分布的接触孔,所述相邻的接触孔之间具有不同于第一间距的第二间距。
10.如权利要求9所述的检测结构,其特征在于,所述检测结构包括两对共四组检测图形,且每对检测图形的排布方向相反。
CN 201010267390 2010-08-24 2010-08-24 接触孔偏移检测方法以及检测结构 Active CN102376601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010267390 CN102376601B (zh) 2010-08-24 2010-08-24 接触孔偏移检测方法以及检测结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010267390 CN102376601B (zh) 2010-08-24 2010-08-24 接触孔偏移检测方法以及检测结构

Publications (2)

Publication Number Publication Date
CN102376601A true CN102376601A (zh) 2012-03-14
CN102376601B CN102376601B (zh) 2013-05-29

Family

ID=45795000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010267390 Active CN102376601B (zh) 2010-08-24 2010-08-24 接触孔偏移检测方法以及检测结构

Country Status (1)

Country Link
CN (1) CN102376601B (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944196A (zh) * 2012-11-02 2013-02-27 上海华力微电子有限公司 一种检测半导体圆形接触孔圆度的方法
CN103346103A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103346107A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103346100A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测接触孔与多晶硅栅极对准度的方法
CN103354212A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354211A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103811369A (zh) * 2013-10-21 2014-05-21 上海华力微电子有限公司 铜连接孔刻蚀不足缺陷在线检测方法
CN104078380A (zh) * 2014-07-25 2014-10-01 上海华力微电子有限公司 利用同型结监控n型源漏离子注入对准度的结构及方法
CN104091795A (zh) * 2014-07-25 2014-10-08 上海华力微电子有限公司 Cmos中n型源漏注入对准度的监控结构及方法
CN104915516A (zh) * 2015-06-29 2015-09-16 上海华力微电子有限公司 一种孤立孔寻址图形设计及其在测量中的应用
CN107507777A (zh) * 2016-06-14 2017-12-22 台湾积体电路制造股份有限公司 串联(in‑line)器件电性能测算方法及其测试结构
CN107579014A (zh) * 2017-08-29 2018-01-12 上海华力微电子有限公司 一种多晶硅上接触孔高阻值缺陷检测方法
CN108107059A (zh) * 2017-11-16 2018-06-01 上海华力微电子有限公司 一种接触孔底部钨栓缺陷的检测结构及检测方法
CN109935527A (zh) * 2017-12-15 2019-06-25 长鑫存储技术有限公司 接触孔检测方法
CN110459529A (zh) * 2019-08-29 2019-11-15 上海华力微电子有限公司 金属填充缺陷的检测结构及其方法
CN110729212A (zh) * 2019-09-30 2020-01-24 长江存储科技有限责任公司 一种三维存储器漏电分析方法
CN108695185B (zh) * 2018-05-18 2020-07-17 上海华虹宏力半导体制造有限公司 检测对准偏移的方法
CN112635344A (zh) * 2020-12-02 2021-04-09 华虹半导体(无锡)有限公司 接触孔和多晶硅图形的套刻偏差的检测方法
CN113375579A (zh) * 2021-06-25 2021-09-10 上海工程技术大学 一种栅极组件栅极面间距检测方法及检测平台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772846A (en) * 1986-12-29 1988-09-20 Hughes Aircraft Company Wafer alignment and positioning apparatus for chip testing by voltage contrast electron microscopy
US5970167A (en) * 1995-11-08 1999-10-19 Alpha Innotech Corporation Integrated circuit failure analysis using color voltage contrast
CN1905150A (zh) * 2005-07-25 2007-01-31 台湾积体电路制造股份有限公司 集成电路的连线缺陷的检测方法与制程监控电路结构
JP4489873B2 (ja) * 1999-08-18 2010-06-23 株式会社アマダ 被加工物のクランプずれ検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772846A (en) * 1986-12-29 1988-09-20 Hughes Aircraft Company Wafer alignment and positioning apparatus for chip testing by voltage contrast electron microscopy
US5970167A (en) * 1995-11-08 1999-10-19 Alpha Innotech Corporation Integrated circuit failure analysis using color voltage contrast
JP4489873B2 (ja) * 1999-08-18 2010-06-23 株式会社アマダ 被加工物のクランプずれ検出装置
CN1905150A (zh) * 2005-07-25 2007-01-31 台湾积体电路制造股份有限公司 集成电路的连线缺陷的检测方法与制程监控电路结构

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944196A (zh) * 2012-11-02 2013-02-27 上海华力微电子有限公司 一种检测半导体圆形接触孔圆度的方法
CN102944196B (zh) * 2012-11-02 2015-08-19 上海华力微电子有限公司 一种检测半导体圆形接触孔圆度的方法
US8865482B2 (en) 2012-11-02 2014-10-21 Shanghai Huali Microelectronics Corporation Method of detecting the circular uniformity of the semiconductor circular contact holes
CN103354211B (zh) * 2013-06-25 2016-01-27 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354212A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103354211A (zh) * 2013-06-25 2013-10-16 上海华力微电子有限公司 测算接触孔与多晶硅栅极对准偏差值的方法
CN103346100A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测接触孔与多晶硅栅极对准度的方法
CN103346103B (zh) * 2013-06-27 2016-03-23 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103346107A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103346100B (zh) * 2013-06-27 2016-04-20 上海华力微电子有限公司 检测接触孔与多晶硅栅极对准度的方法
CN103346103A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 检测多晶硅栅极与接触孔对准度的方法
CN103811369A (zh) * 2013-10-21 2014-05-21 上海华力微电子有限公司 铜连接孔刻蚀不足缺陷在线检测方法
CN103811369B (zh) * 2013-10-21 2016-09-07 上海华力微电子有限公司 铜连接孔刻蚀不足缺陷在线检测方法
CN104078380B (zh) * 2014-07-25 2017-02-01 上海华力微电子有限公司 利用同型结监控n型源漏离子注入对准度的结构及方法
CN104091795A (zh) * 2014-07-25 2014-10-08 上海华力微电子有限公司 Cmos中n型源漏注入对准度的监控结构及方法
CN104078380A (zh) * 2014-07-25 2014-10-01 上海华力微电子有限公司 利用同型结监控n型源漏离子注入对准度的结构及方法
CN104091795B (zh) * 2014-07-25 2017-03-01 上海华力微电子有限公司 Cmos中n型源漏注入对准度的监控结构及方法
CN104915516B (zh) * 2015-06-29 2018-02-27 上海华力微电子有限公司 一种掩膜板及孤立孔寻址图形在测量中的应用方法
CN104915516A (zh) * 2015-06-29 2015-09-16 上海华力微电子有限公司 一种孤立孔寻址图形设计及其在测量中的应用
CN107507777A (zh) * 2016-06-14 2017-12-22 台湾积体电路制造股份有限公司 串联(in‑line)器件电性能测算方法及其测试结构
CN107579014A (zh) * 2017-08-29 2018-01-12 上海华力微电子有限公司 一种多晶硅上接触孔高阻值缺陷检测方法
CN108107059B (zh) * 2017-11-16 2021-03-05 上海华力微电子有限公司 一种接触孔底部钨栓缺陷的检测结构及检测方法
CN108107059A (zh) * 2017-11-16 2018-06-01 上海华力微电子有限公司 一种接触孔底部钨栓缺陷的检测结构及检测方法
CN109935527A (zh) * 2017-12-15 2019-06-25 长鑫存储技术有限公司 接触孔检测方法
CN109935527B (zh) * 2017-12-15 2022-11-04 长鑫存储技术有限公司 接触孔检测方法
CN108695185B (zh) * 2018-05-18 2020-07-17 上海华虹宏力半导体制造有限公司 检测对准偏移的方法
CN110459529B (zh) * 2019-08-29 2020-12-04 上海华力微电子有限公司 金属填充缺陷的检测结构及其方法
CN110459529A (zh) * 2019-08-29 2019-11-15 上海华力微电子有限公司 金属填充缺陷的检测结构及其方法
CN110729212A (zh) * 2019-09-30 2020-01-24 长江存储科技有限责任公司 一种三维存储器漏电分析方法
CN112635344A (zh) * 2020-12-02 2021-04-09 华虹半导体(无锡)有限公司 接触孔和多晶硅图形的套刻偏差的检测方法
CN112635344B (zh) * 2020-12-02 2022-08-16 华虹半导体(无锡)有限公司 接触孔和多晶硅图形的套刻偏差的检测方法
CN113375579A (zh) * 2021-06-25 2021-09-10 上海工程技术大学 一种栅极组件栅极面间距检测方法及检测平台
CN113375579B (zh) * 2021-06-25 2022-08-23 上海工程技术大学 一种栅极组件栅极面间距检测方法及检测平台

Also Published As

Publication number Publication date
CN102376601B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
CN102376601B (zh) 接触孔偏移检测方法以及检测结构
CN102376600B (zh) 接触孔失效评估方法
CN103354212B (zh) 测算接触孔与多晶硅栅极对准偏差值的方法
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
CN103354211B (zh) 测算接触孔与多晶硅栅极对准偏差值的方法
CN101719477B (zh) 对准标记及缺陷检测方法
CN103346104A (zh) 一种芯片缺陷检测方法
US6905897B1 (en) Wafer acceptance testing method and structure of a test key used in the method
CN103346107A (zh) 检测多晶硅栅极与接触孔对准度的方法
US20150130031A1 (en) Semiconductor Device With An Overlay Mark Including Segment Regions Surrounded By A Pool Region
US11320700B2 (en) Panel structure, display device, and alignment detection method of panel structure
JP2007250880A (ja) 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法
US8946706B2 (en) Test pattern of semiconductor device, method of manufacturing test pattern and method of testing semiconductor device by using test pattern
CN102790038B (zh) 监测闸极导体对深沟渠电容错位的测试方法
CN102142383B (zh) 阱区位置检测方法
US6838296B2 (en) Device and method for detecting alignment of deep trench capacitors and active areas in DRAM devices
US10247766B2 (en) System, method and test layout for detecting leakage current
JP2006310607A (ja) 半導体装置のpn接合面とトレンチの底部との位置関係を評価する評価方法
TWI730385B (zh) 插塞偏移的監控測試結構
US20140132283A1 (en) Overlay mark and measurement method thereof
CN104425605A (zh) 检测结构及其形成方法、检测方法
US20230074595A1 (en) Manufacturing method and inspection method of semiconductor device
US7446013B2 (en) Method of measuring pattern shift in semiconductor device
KR100744234B1 (ko) 반도체소자의 웰 접합간 누설 측정 방법
TW201725692A (zh) 測試鍵結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121029

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant