CN103354212B - 测算接触孔与多晶硅栅极对准偏差值的方法 - Google Patents

Abstract

本发明的利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法，包括：在半导体衬底上建立测试模块矩阵；对测试模块矩阵中的各个测试模块区域进行离子注入，使各个测试模块的结构均形成NMOS/P型阱区结构；经光刻和刻蚀工艺，在各个测试模块上形成接触孔；平坦化接触孔后，采用电子束缺陷扫描仪在正负载条件下对接触孔进行缺陷检测，得到漏电影像特征图；根据漏电影像特征图测算栅极间的接触孔与多晶硅栅极的对准偏差值。本发明的方法不仅可以统计到接触孔和多晶硅栅极的对准偏差的缺陷分布图和严重程度，还可以为在线监控提供理论基础，为半导体器件的在线制造与良率提升提供保障。

Description

测算接触孔与多晶硅栅极对准偏差值的方法

技术领域

本发明涉及半导体制造技术领域，具体涉及利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法。

背景技术

随着集成电路工艺的发展以及关键尺寸按比例缩小，一些新材料和新工艺都会被引入到集成电路的工艺中来以满足整体功能的要求，不同结构之间连接的精准度就显的很重要。当工艺制程进入到65纳米以下时，栅极间接触孔和多晶硅栅极的对准度即使有细微偏差都会造成器件整体性能的下降甚至失效。

如图1中所示，图1是6管静态随随机访问存储器结构（6TSRAM）的透射电子显微镜下的结构示意图，多晶硅栅极102和103之间的接触孔101向多晶硅栅极102发生了偏移，导致多晶硅栅极102的右边变薄，它们之间的这种位置偏差会造成整个器件结构的失效。

因此，对接触孔和多晶硅栅极之间的对准偏差值的检测十分重要。目前，对接触孔和多晶硅栅极之间的对准偏差值的检测方法主要是通过光学的方法来检测，请参阅图2，图2是常规的采用光学方法检测接触孔和多晶硅栅极的对准偏差值的流程示意图，包括：

步骤S1：在半导体衬底的有源区上设置多晶硅栅极；

步骤S2：在多晶硅栅极和剩余有源区上等距设置多个相同的接触孔；

步骤S3：采用光学方法检测并计算接触孔与多晶硅栅极之间的对准偏差值；其中，多晶硅栅极的长度根据接触孔孔径、孔间距和栅极过境鬼的宽度决定。

但是，由于光学本身的受到分辨率大小的限制，当器件尺寸不断缩小时，光学检测方法不能精确检测出接触孔和多晶硅栅极之间的对准偏差值，从而不能满足对工艺精确控制的要求。因此，急需研究出能够精确测算出接触孔和多晶硅栅极之间的对准偏差值的方法。

发明内容

为了克服上述问题，本发明的目的旨在提高接触孔和多晶硅栅极的对准度。

本发明提供了一种利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法，包括：

步骤S01：在半导体衬底上建立测试模块矩阵；

步骤S02：对所述测试模块矩阵中的各个测试模块区域进行离子注入，使所述各个测试模块的结构均形成NMOS/P型阱区结构；

步骤S03：经光刻和刻蚀工艺，在所述各个测试模块上形成接触孔；

步骤S04：平坦化所述接触孔后，采用电子束缺陷扫描仪在正负载条件下对所述接触孔进行缺陷检测，得到漏电影像特征图；

步骤S05：根据漏电影像特征图测算所述栅极间的接触孔与所述多晶硅栅极的对准偏差值。

优选地，所述的测试模块包括有N型有源区，P型阱区，和所述多晶硅栅极。

优选地，所述NMOS/P型阱区结构的形成方法，包括：

步骤S11：对所述半导体衬底进行N型阱区的离子注入，采用光阻遮挡住所述测试模块矩阵；

步骤S12：对所述半导体衬底进行P型阱区离子注入，将所述光阻去除，所述半导体器件衬底形成P型阱区；

步骤S13：对所述半导体衬底进行P型有源区离子注入，采用光阻遮挡住所述测试模块矩阵；

步骤S14：对所述半导体衬底进行N型有源区离子注入，将所述光阻去除，从而形成所述NMOS/P型阱区结构的测试模块矩阵。

优选地，建立所述的测试模块矩阵的方法，包括：

在所述半导体器件衬底上选取测试区域；

选取要测试的所述接触孔与所述多晶硅栅极的关键尺寸，以形成关键尺寸矩阵；

将所述的关键尺寸矩阵中的每组数据作为一个测试模块区域的数据，根据所述每组数据建立测试模块区域，将所述测试模块区域排布在所述测试区域内，从而得到所述的测试模块矩阵。

优选地，所述测试模块的排布为：所述N型有源区呈纵向排布，所述多晶硅栅极呈横向排布。

优选地，所述关键尺寸矩阵中，所述关键尺寸按照从小到大的顺序排布。

优选地，所述测试模块矩阵中每行至少有3个所述测试模块，所述测试模块等距排布。

优选地，所述的接触孔包括栅极间接触孔、有源区接触孔和栅源共享接触孔。

优选地，所述电子束缺陷扫描仪采用的着陆电压为500eV-1200eV，电流为80-120nA。

优选地，所述电子束缺陷扫描仪采用的像素为30-100nm。

本发明的利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法，通过建立测试模块矩阵，利用NMOS/P-Well结构的测试模块，采用电子束缺陷扫描仪在正负载下检测出接触孔漏电影像特征图，再根据漏电影像特征图中接触孔漏电的特征分布从而测算出接触孔和多晶硅栅极的对准偏差值。

所采用的原理为：当接触孔和多晶硅栅极之间不对准，即存在对准偏差时，其它区域的比如在P型阱区的接触孔会产生漏电现象，采用电子束缺陷扫描仪在正负载下可以得到接触孔漏电影像特征图，接触孔有缺陷的呈现亮孔，无缺陷的呈现暗孔，这些其它区域的漏电接触孔与多晶硅栅极之间存在着一定的相对位置关系，根据这些相对位置关系，可以测算出接触孔和多晶硅栅极的对准偏差值。

本发明的方法不仅可以统计到接触孔和多晶硅栅极的对准偏差的缺陷分布图和严重程度，还可以为在线监控提供理论基础，为半导体器件的在线制造与良率提升提供保障。

附图说明

图1为6TSRAM结构的透射电子显微镜下的结构示意图

图2为常规的采用光学方法检测接触孔和多晶硅栅极的对准偏差值的流程示意图

图3为本发明的一个较佳实施例的测算接触孔与多晶硅栅极对准偏差值的方法的流程示意图

图4为本发明的一个较佳实施例的接触孔和多晶硅栅极的关键尺寸矩阵

图5-8为本发明的一个较佳实施例中NMOS/P型阱区结构的形成方法各制备步骤示意图

图9为本发明的一个较佳实施例中形成接触孔之后的界面结构示意图

图10为本发明的一个较佳实施例的测试模块矩阵中接触孔不漏电时的影像表征结构原理图

图11为本发明的一个较佳实施例的测试模块矩阵中接触孔漏电时的影像表征结构原理图

图12为本发明的一个较佳实施例的测试模块矩阵中无漏电影像特征示意图

图13为本发明的一个较佳实施例的测试模块矩阵中接触孔漏电影像特征示意图

具体实施方式

体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。

以下结合附图3-13，通过具体实施例对本发明的利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、明晰地达到辅助说明本发明实施例的目的。

首先结合附图3-9，对本发明的测算接触孔与多晶硅栅极对准偏差值的方法作进一步详细说明，其中，图3为本发明的一个较佳实施例的测算接触孔与多晶硅栅极对准偏差值的方法的流程示意图，图4为本发明的一个较佳实施例的接触孔和多晶硅栅极的关键尺寸矩阵，图5-8为本发明的一个较佳实施例中NMOS/P型阱区结构的形成方法各制备步骤示意图，图9为本发明的一个较佳实施例中形成接触孔之后的截面结构示意图。

需要说明的是，本实施例中，所说的接触孔与栅极的对准偏差值是指的栅极之间的接触孔与栅极的对准偏差值。

本发明的测算接触孔与多晶硅栅极对准偏差值的方法，请参阅图3，包括：

步骤S01：在半导体衬底上建立测试模块矩阵；

具体的，本实施例中，测试模块矩阵的建立方法，包括：

步骤S011：在半导体衬底上选取测试区域；本实施例中，半导体衬底可以为任意半导体衬底，比如硅衬底等；根据实际要求，选取合适的测试区域，比如，所选取的测试区域可以为2mm×2mm的正方形区域。

步骤S012：选取要测试的接触孔与多晶硅栅极的关键尺寸，以形成关键尺寸矩阵；本实施例中，请参阅图4，关键尺寸矩阵中，关键尺寸可以按照从小到大的顺序排布，每一组数据由接触孔的关键尺寸和多晶硅栅极的关键尺寸组成。

步骤S013：将关键尺寸矩阵中的每组数据作为一个测试模块区域的数据，根据每组数据建立测试模块区域，将测试模块区域排布在测试区域内，从而得到的测试模块矩阵；

具体地，本实施例中，首先，选取上述关键尺寸矩阵中的数据，考虑到各种不同的情况，比如通孔在栅极上，通孔在有源区上，通孔同时在栅极和有源区上，至少需要3个测试模块，因此，可以选择至少3组数据，在实际工艺中，为了检测的准确性，可以设置多个测试模块矩阵，在本实施例中，不一一赘述；然后，根据这些数据建立测试模块区域，将这些测试模块区域按照一定的顺序排布在所选择的测试区域中，这样就得到了需要的测试模块矩阵，比如，选取9组数据，则得到9个测试模块，然后将这9个测试模块按照3×3的阵列排布；本实施例中的测试模块按照等距排布。

本实施例中，测试模块的排布可以为：N型有源区呈纵向排布，多晶硅栅极呈横向排布。

测试模块矩阵建立好之后，开始进行后续的离子注入、形成接触孔等工艺，如下所描述。

步骤S02：对测试模块矩阵中的各个测试模块区域进行离子注入，使各个测试模块的结构均形成NMOS/P型阱区（NMOS/P-Well）结构；

具体的，本实施例中，NMOS/P-Well结构的测试模块矩阵的形成方法，请参阅图6-8，包括：

步骤S11：请参阅图5，对半导体衬底501进行N型阱区的离子注入，采用光阻503遮挡住测试模块矩阵区域502；

步骤S12：请参阅图6，对半导体衬底501进行P型阱区离子注入，将光阻503去除，半导体器件衬底501形成P型阱区（P-Well）；

需要说明的是，步骤S11和S12的目的是对测试模块矩阵进行P-Well的离子注入，步骤S11对半导体衬底进行N型阱区的离子注入，此时，可以采用在半导体衬底上涂覆一层光刻胶，然后经曝光显影，在光刻胶层中刻蚀出测试模块矩阵区域图案，该图案正是位于测试模块矩阵上方并将其遮盖住，然后在该光刻胶层的保护下，对半导体衬底进行N型阱区离子注入；

由于需要的测试模块矩阵的阱区是P-Well，因此，在进行P-Well离子注入时，将上述光刻胶层去除，把测试模块矩阵区域502暴漏出来，然后可以采用常规的离子注入方法，比如利用光刻工艺，在测试模块矩阵上方形成带有P-Well区域图案的光刻胶层，然后利用该光刻胶层对P-Well区域进行离子注入，这样，在测试模块矩阵中就完成了P-Well的离子注入，即形成了P-Well。

如图6所示，本实施例中，测试模块矩阵中包括有P-Well区域504、505和506，以及多晶硅栅极507和508，P-Well区域离子注入时，同时在P-Well区域504、505和506，以及多晶硅栅极507和508中进行P型离子注入。

步骤S13：请参阅图7，对半导体衬底501进行P型有源区离子注入，采用光阻509遮挡住测试模块矩阵区域502；

步骤S14：请参阅图8，对半导体衬底501进行N型有源区离子注入，将光阻509去除，从而形成NMOS/P型阱区结构的测试模块矩阵。

需要说明的是，如同步骤S11和S12的解释，由于需要测试的模块矩阵的有源区为N型有源区，所以，在进行P型有源区离子注入时，应将测试模块矩阵区域502遮挡住，当进行N型有源区离子注入时，将测试模块矩阵区域502暴漏出来，然后可以采用常规的离子注入方法，比如利用光刻工艺，在测试模块矩阵上方形成带有N型有源区域图案的光刻胶层，然后利用该光刻胶层对N型有源区进行离子注入，这样，就完成了N型有源区的注入，最后，测试模块的结构则为NMOS/P型阱区结构。

如图8所示，本实施例中，测试模块矩阵中包括有P-Well区域504、505和506，以及多晶硅栅极507和508，进行N型有源区的离子注入时，同时在P-Well区域504、505和506，以及多晶硅栅极507和508中进行N型离子注入。

由此，测试模块则包括N型有源区，P-Well，和N型源多晶硅栅极，则形成了NMOS/P-Well测试模块。

步骤S03：请参阅图9，经光刻和刻蚀工艺，在各个测试模块上形成接触孔；

接触孔的形成可以采用常规的刻蚀工艺，比如，可以首先在半导体衬底上涂覆一层介质层，然后经光刻和刻蚀，在介质层中形成接触孔结构，可以但不限于采用等离子体干法刻蚀，最后，在将接触孔结构中填充金属从而形成接触孔。本实施例中，如图9所示，接触孔分别位于N型有源区505和506上、栅极507之间，或者同时位于N型有源区504和栅极508上，也即是接触孔包括栅极间接触孔604、有源区接触孔602和603和栅源共享接触孔601。

步骤S04：平坦化接触孔后，采用电子束缺陷扫描仪在正负载条件下对接触孔进行缺陷检测，得到漏电影像特征图；

本实施例中，电子束缺陷扫描仪采用的着陆电压为500eV-1200eV，电流为80-120nA，电子束缺陷扫描仪采用的像素可以为30-100nm。

由于测试模块的结构为NMOS/P-Well结构，所以，在正负载条件下对接触孔进行扫描检测，如果接触孔和多晶硅栅极之间存在偏差，则可以得到接触孔的漏电影像特征图；

步骤S05：根据漏电影像特征图测算栅极间的接触孔与多晶硅栅极的对准偏差值。

以下结合附图10-13，对采用电子束缺陷扫描仪进行检测的原理进行解释，其中，图10为本发明的一个较佳实施例的测试模块矩阵中接触孔不漏电时的影像表征结构原理图，图11为本发明的一个较佳实施例的测试模块矩阵中接触孔漏电时的影像表征结构原理图，图12为本发明的一个较佳实施例的测试模块矩阵中无漏电影像特征示意图，图13为本发明的一个较佳实施例的测试模块矩阵中接触孔漏电影像特征示意图。

请参阅图10和图11，光斑1、2、3和4分别对应于接触孔601、602、603和604。

当在正负载条件下时，如无漏电情况，则电子束缺陷扫描仪扫描出接触孔601、602、603和604所对应的光斑1、2、3和4为黑色，这是因为：根据电子束缺陷扫描仪的特征，在正负载条件下以及无漏电情况时，在N型源结构上的接触孔表现出黑孔；另外，如前所述，本发明在栅极507和508上先后进行了P型离子注入和N型离子注入，也即是将栅极507和508变为了N型源结构，那么，栅极507之间的接触孔604则表现出的黑色光斑4，如图10中所示；

当在正负载条件下时，如有漏电情况，则电子束缺陷扫描仪扫描出接触孔601、602、603和604都变为亮孔，这是因为：当栅极之间的接触孔和栅极不对准时，就会导致有源区上的接触孔产生漏电现象；根据电子束缺陷扫描仪的特征，在正负载条件下，接触孔产生漏电时，接触孔的影像变亮，如图11所示，光斑1、2、3和4均为白色；

这样，基于上述原理，在栅极之间的接触孔与栅极不对准的情况下，经电子束缺陷扫描仪检测，即可得到接触孔漏电影响特征图；

请参阅图12和13，在正负载条件下，无漏电影像特征图中，栅极1201之间的接触孔为黑色，有源区上1202的接触孔、以及同时在有源区1202和栅极1201上的接触孔为黑色，而位于栅极1201上的接触孔为灰色，由于本发明中栅极上的孔不受任何影响，因此，在本实施例中，不对栅极上的孔做进一步描述。

当接触孔产生漏电时，栅极1201之间的接触孔和有源区1202上的接触孔均变为亮色，这样，就可以找到没有和栅极对准的接触孔的位置，如图13中所示的粗线所示的为发生不对准的栅极。采用电子束缺陷扫描仪避免了传统光学检测方法检测不精确的弊端，比如，有些不对准接触孔用光学检测仪器检测不到等，本发明可以很精确的定位不对准栅极和接触孔。

这里，根据漏电影像特征图测算接触孔与多晶硅栅极的对准偏差值，本实施例中，根据漏电影像特征图找到不对准的栅极和接触孔的位置之后，可以根据常规的计算方法得到对准偏差值，该对准偏差值可以是水平方向上的，也可以是竖直方向上的，比如，将多晶硅栅极的长度方向设为X，则其宽度方向设为Y，可以根据关键尺寸矩阵中所采用的接触孔和多晶硅栅极的关键尺寸得到栅极的宽度以及Y方向上不对准的接触孔和邻近的接触孔的间距，根据漏电影像特征图检测到的从栅极开始明暗程度有变化的接触孔的数值，即可计算出Y方向上的对准偏差值，比如，设定栅极的宽度为W，Y方向上不对准的接触孔和邻近的接触孔的间距为D，从第N个接触孔开始发生亮暗变化，则不对准的接触孔和栅极之间的对准偏差值则为：W/2-N*D。由于可以根据常规的计算方法得到对准偏差值，所以本发明对此计算方法不作任何限制。

综上所述，本发明的利用N型源结构测算接触孔与多晶硅栅极对准偏差值的方法，通过建立测试模块矩阵，利用NMOS/P-Well结构的测试模块，采用电子束缺陷扫描仪在正负载下检测出接触孔漏电影像特征图，再根据漏电影像特征图中接触孔漏电的特征分布从而测算出接触孔和多晶硅栅极的对准偏差值。本发明的方法不仅可以统计到接触孔和多晶硅栅极的对准偏差的缺陷分布图和严重程度，还可以为在线监控提供理论基础，为半导体器件的在线制造与良率提升提供保障。

以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (8)

1.一种利用NMOS/P型测算接触孔与多晶硅栅极对准偏差值的方法，其特征在于，包括：

步骤S01：在半导体衬底上建立测试模块矩阵；

步骤S02：对所述测试模块矩阵中的各个测试模块区域进行离子注入，使所述各个测试模块的结构均形成NMOS/P型阱区结构；所述测试模块包括N型有源区/P型阱区结构，以及N型源多晶硅栅极；

步骤S03：经光刻和刻蚀工艺，在所述各个测试模块上形成接触孔；所述接触孔包括栅极间接触孔、有源区接触孔和栅源共享接触孔；

步骤S04：平坦化所述接触孔后，采用电子束缺陷扫描仪在正负载条件下对所述接触孔进行缺陷检测，得到漏电影像特征图；在正负载条件下，当栅极间接触孔与栅极间对准时，该栅极间接触孔、有源区接触孔和栅源共享接触孔均会显示为黑孔，当栅极间接触孔没有对准栅极间且偏向其中一个栅极时，该栅极间接触孔、与所偏向的其中一个栅极相连的且位于其它P型阱区上的接触孔所在的该其它P型阱区上的所有的有源区接触孔和栅源共享接触孔均会显示为亮孔；

步骤S05：根据漏电影像特征图中发生亮度变化的接触孔所在位置找到不对准的栅极间接触孔及该不对准的栅极间接触孔所偏向的栅极，从而测算所述栅极间的接触孔与所述多晶硅栅极的对准偏差值。

2.根据权利要求1所述的方法，其特征在于，所述NMOS/P型阱区结构的形成方法，包括：

步骤S11：对所述半导体衬底进行N型阱区的离子注入，采用光阻遮挡住所述测试模块矩阵；

步骤S12：对所述半导体衬底进行P型阱区离子注入，将所述光阻去除，所述半导体衬底形成P型阱区；

步骤S13：对所述半导体衬底进行P型有源区离子注入，采用光阻遮挡住所述测试模块矩阵；

步骤S14：对所述半导体衬底进行N型有源区离子注入，将所述光阻去除，从而形成所述NMOS/P型阱区结构的测试模块矩阵。

3.根据权利要求1所述的方法，其特征在于，建立所述的测试模块矩阵的方法，包括：

在所述半导体衬底上选取测试区域；

选取要测试的所述接触孔与所述多晶硅栅极的关键尺寸，以形成关键尺寸矩阵；

将所述的关键尺寸矩阵中的每组数据作为一个测试模块区域的数据，根据所述每组数据建立测试模块区域，将所述测试模块区域排布在所述测试区域内，从而得到所述的测试模块矩阵。

4.根据权利要求3所述的方法，其特征在于，所述测试模块的排布为：所述N型有源区呈纵向排布，所述多晶硅栅极呈横向排布。

5.根据权利要求3所述的方法，其特征在于，所述关键尺寸矩阵中，所述关键尺寸按照从小到大的顺序排布。

6.根据权利要求3所述的方法，其特征在于，所述测试模块矩阵中每行至少有3个所述测试模块，所述测试模块等距排布。

7.根据权利要求1所述的方法，其特征在于，所述电子束缺陷扫描仪采用的着陆电压为500eV-1200eV，电流为80-120nA。

8.根据权利要求1所述的方法，其特征在于，所述电子束缺陷扫描仪采用的像素为30-100nm。